JPS5886748A - チツプキヤリア−群を構成する基板 - Google Patents

チツプキヤリア−群を構成する基板

Info

Publication number
JPS5886748A
JPS5886748A JP18477281A JP18477281A JPS5886748A JP S5886748 A JPS5886748 A JP S5886748A JP 18477281 A JP18477281 A JP 18477281A JP 18477281 A JP18477281 A JP 18477281A JP S5886748 A JPS5886748 A JP S5886748A
Authority
JP
Japan
Prior art keywords
chip carrier
carrier
plating
wiring network
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18477281A
Other languages
English (en)
Inventor
Eiji Hagimoto
萩本 英二
Takashi Miyamoto
隆 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP18477281A priority Critical patent/JPS5886748A/ja
Publication of JPS5886748A publication Critical patent/JPS5886748A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、千ツブキャリアーと称する小型の半導体装置
の製造における組立工程及びそれ以降の工程において、
量産性に富む、チップキャリア一群t−構成する基板に
関する。
チップキャリアーは電子装置の小型化、高密度実装の要
請によシ、また電子装置のコストダウンに効果的である
として誕生し発展してきたものである。そして将来、大
規模に採用されると言われながら、なかなか普及しない
のが現状である。その原因は、使用者側、製造者側双方
にあると考えられる。
使用者側は、従来の規格化されたパッケージであれば、
電子装置に実装する際に必要なプリント基板その他の資
材において、規格化され九ものが容易に入手し得使用し
得るとともに、装置のシステム設計も容易であること、
それに対しチップキャリアーは小型化のメリットはある
ものの、外部リードのない、リードレスタイプが一般的
であるところから、プリント基板等への実装時には、抵
抗、コンデンサーその他のリードのある部品と異なった
取扱いを要し、それらを混載することが取扱い上、必ず
しも便宜ではないからである。
製造者側からは、チップキャリアーは小型でもあり、組
立工程を自動化し、大量に取扱わないとコストダウンの
メリットが活きてこないこと、また、その取扱いのため
、新たな組立装置、治工具等が必要になシ、多額の設備
投資を要することなどがあげられる。
前者に関しては、チップキャリアーの外形寸法、外部接
続端子のピッチ等を規格化する動きがおるとともに、チ
ップコンデンサーやチップ抵抗等のリードレスタイプの
部品の普及によって、チップキャリアーもおおむね同様
に取扱えるところから。
その取扱いが特殊とも言い難い状況になっている。
本発明は、後者に関しての一解決手段を提供するもので
ある。即ち、本発明は、小型のチップキャリアーを取扱
いやすいレベルにまで取まとめて一括処理できるように
し、かつその際には従来の規格化されたパッケージと同
等の取扱いを可能とすることを目的とする。また、その
品質レベルを従来のパッケージと同等レベルに維持する
ことを可能とすることをも目的とする。
るとともに、その各々のチップキャリアーにおける電気
的特性の測定に便宜ならしめ、かつ品質保証のための各
種試験を可能とするような配線網を形成することにある
本発明によれば、半導体装置としたチップキャリアーの
製造工程において、従来設備の多くを流用することがで
き、新たな設備投資を最小とするとともに、合理的な一
貫した工程を組むことができ工数の低減を図ることがで
きる。また、基板としては大量ではなくとも、チップキ
ャリアーとしては大量に取扱うことになシ、その点での
コストダウン、合理化を図ることができることになる。
以下、実施例に基づいて詳細に説明する。
第1図は、本発明実施例に係る電気絶縁基板を示す斜視
図である。即ち、電気絶縁基板l上にチップキャリアー
2(第1図では16個)が多数作られておシ、各チップ
キャリアーの外部導出端子部は、各々のチップキャリア
ーが同一の電気的状態を維持し得るように電気導体配線
網3が形成されている。一枚の電気絶縁基板から取り得
る数は任意に選択でき、それは、主として、基板の取り
扱いやすさ、および、配線網の密度が考慮される。
通常は、少数ピンのチップキャリアーの場合取り得る数
が多く、多ピンのチップキャリアーになるに従い、取り
得る数が減少していくことになる。
電気絶縁基板の材料としては、セラミックスのほか、エ
ポキシ・ガラス、エポキシ・紙、フェノール・紙等の樹
脂基板素材がある、配線用材料としては、上記素材とマ
ツチングした材料1例えば。
W、Cu等が選択できる。配線網の終端4は、他の接続
端子と接続可能な状態圧しておく。通常はリード間隔を
例えば2.54111に規制したいわゆるクリップリー
ドを半田付できるような構造にしておくとよい。終端部
そのものt2.54uの間隔で作っておけば、終端部を
そのまま接続端子とすることもできる。
第2図はチップキャリアーの上面を示す詳細な斜視図で
ある。このチップキャリアーは、半導体素子を搭載する
マウント部、内部リード部、シール部と、半導体装置と
して不可欠な構成部分があれば足りる。したがって、こ
れらの構成部分が同一平面にあっても、また、マウント
部のみ凹んでいても、さらにはマウント部、内部リード
部、シール部と階段状に段差がついていてもよい。構成
部分が同一平面にあれば、電気絶縁基板を薄くすること
ができポリイミドに導体パターンをエツチングして形成
した、フレキシブルな基板とすることも可能である。通
常は、取扱いの便宜の点から厚い基板が用いられる。ま
た、上記構成部分の導体部には必要に応じ、Niメッキ
、Auメッキのメッキを施す。
第3図はチップキャリアーの裏面を示す詳細な斜視図で
ある。第3図においては、チップキャリアーの外部接続
端子には、スルーホール部を介して電気的導通をとる丸
めの配線網の一部を図示する。この配線網は主として、
メッキ作業のための導通線であって、任意に選択できる
ものである。
設けた場合には、後の工程で電気的導通を断つ必要があ
るので、配線網は、その点を考慮して配線するとよい。
第2図、第3図のチップキャリアー外形寸法部には、あ
らかじめ、カッター等で■ないしU字形の溝5金入れて
おくと、後のチップキャリアーを個片に分割する際に便
宜である。この溝は、St入れた方向から裏面に貫通す
ることのない深さであることは当然であり、基板の厚み
の約1/2程度を標準とし、上面、裏面から入れるので
あれば、夫々基板の厚みの1/3程度を目安とする。電
気絶縁基板としてセラミックスを用い、電気的特性の試
験として高温選別を行うのであれば、第2図における配
線網には、抵抗素子(図示せず)を含むようにすると、
さらに便宜である。
プリント基板上に、抵抗素子を作るには、チップ抵抗を
半田付する方法もあるが、あらかじめカーボン抵抗等の
抵抗体を印刷して基板と一体としておくとよい。印刷方
法としては、公知の種々技術本発明に係る電気絶縁基板
を用いて、半導体装置としたチップキャリアーの製造方
法を基板材としてセラミックスを用いた場合で例示する
と次の様になる。
アルミナ等のセラミックスに、添加物、バインダー等を
混合してスラリーとし弾性を有する板とする。これはグ
リーンシートと称され、かかるグリーンシート毎に所定
のスルーホール穴をパンチングし、所定の配線パターン
、ボンデングパッドパターン、マウント部パターンをメ
タライズ印刷し、それらを積層して一体とする。この段
階で、チップキャリアーの分割に便宜な溝を入れておく
こともできる。この段階では焼成前であり、グリーンシ
ートは軟かいので、加工は容易である。次いて、フォー
ミングガス雰囲気中で焼成し、Niメッキ、Auメッキ
を施す。これらの製造工程は従来の積層型セラミックパ
ッケージの製造方法と大差ないので省略し、以下本発明
を特徴づける場合のみ記述する。
第3図に例示した、メッキ用の配線パターンは一ケ所で
外部電源と導通し得るようにしておくと電気メッキの場
合、メッキ作業が楽となる。このメッキ用の配線パター
ンは、電気メッキの場合に必要なのであって1例えば化
学メッキの如く無、電解的にメッキをする方法を採用す
るのであれば不用であシ、あらかじめ配線パターンを設
けておくことは必要ない。メッキ用配線を設けた場合に
は、メッキ後、電気的導通を切る必要がある。以後の各
種試験の工程で支障となるからである。即ち。
各チップキャリアーは各種試験用の配線パターンを除い
て、各々絶縁されている必要があり、かつチップキャリ
アーの各端子も同様である。
切断手段としては、グイサー、グラインダーで溝付けや
表面切削して行うことや1.レーザービーム等の高エネ
ルギー密度ビームで溶断することなどが利用できる。
これらの配線パターンが表面にあればメッキが施されて
しまうが、Auメッキ等の高価なものである場合、これ
ら配線パターン上にアルミナコーテングを施して、メッ
キがかからないようにしておくこともよい。樹脂基板に
おいては、樹脂コーテングがこれに対応する。これらの
コーテングは該基板の製造コストを引下げるのに役立つ
。メッキを施した基板に半導体素子を各チップキャリア
ー毎に搭載し、ボンデングし、封止する。半導体素子の
搭載法としては一般的な低融点金属の合金化反応による
方法のほか、樹脂を用いて行う方法あるいは、半導体素
子が小さい場合には、直接、Auメッキされたマウント
面に合金化反応を起こさせて搭載する方法も可能である
。ボンデング法も% A4 Au等のワイヤーが使用し
得るとともに、半導体素子として、テープキャリア一方
式の半導体素子を利用することもできる。また、封止は
、樹脂によるポツテングが安価、簡便である。高品質と
するのであれば、樹脂材又はガラス付さらにはAu/S
u  8u/Pb等の低融点ロー材付のキャップを用い
て気密封止することでもよい。
これらの組立工程においては、一定外形として該基板単
位で取扱うことができ、各工程の専用作業機を用いるこ
と全可能として、高能率、低工数かつ作業内容の均一化
が図れる。チップキャリアーを個片毎に取扱うことにな
れば、上記専用機はチップキャリアーの外形寸法毎に治
工具を作り、作業条件の設定等に工数をとられることに
なるから、本発明による上記メリットは大きい。
次に1組立の終了した千ツブキャリアーの各種試験の工
程がある。半導体装置としての高品質を保証し、初期不
良を排除するためには、電気的特性の選別工程の前に、
恒温槽内でバイアス電圧を印加して試験を行うのが有効
である。かかる試験を行おうとする場合、従来であれば
、チップキャリアーの外形及びピン数、ビンピッチごと
に専用のソケッ)1用意しなければならない。専用のソ
ケットを作るのはかなり費用t−要するのは勿論。
小型のチップキャリアーを多数取扱う手間もまた莫大で
ある。本発明によれば、該基板の外形寸法を一定の値に
しておくことにより、従来からのコネクター全使用し得
るようにすることができるばかりでなく、チップキャリ
アーをまとめて取扱うのであるから、試験の際の工数を
大幅に引下げることができる。従来からのコネクターを
使用し得る方法には幾つかの方法がある。例えば、プリ
ント基板用コネクターを利用し得るように、引出すべき
端子のピッチ、ピン数を整合させる方法、′また、外部
リードとして、いわゆるクリップリードを後から半田付
等により取付けて外部リード付基板として従来からのソ
ケットを使用し得るようにする方法がある。その他、外
部結納用の導電端子を熱圧着等で取付ける方法もあるが
、これらの方法の選択は、生産量、既存の設備内容に依
存することになる。
試験が終了した後の電気的特性の選別においても、本発
明の特徴を活かすことができる。即ち、千ツブキャリア
ーの各端子ごとに測定ピンを立て、ウェハーの各ペレッ
トごとの特性チェックの如く子ツブキャリアー毎に位置
を移動していけば、該基板は自動的にかつ高能率に選別
することが可能となる。電気的不要のチップキャリアー
には、インカーやレーザービーム等によって目印をつけ
ておき、後の個片にした際に排除する。
最後に該基板からチップキャリアー毎に個片に分割する
ことになるが、この分割の方法も、該基板の焼成前に付
けた溝を利用して、機械的に分割することができる。こ
の分割用溝は、焼成後、ダイサーの様なカッターで該基
板の板厚の約半分まで入れておくことでもよく、チップ
キャリアーの外形形状が厳しく制約を受ける場合であれ
ば%該基板のタイクングの際該基板の下に接着性を有す
るダミーの板を置いておき、該基板の板厚全部切シ離し
てしまうこともできる。また、レーザービーム等によっ
て、分割用の溝や、穴の列を設け、機械的に分割するこ
とでもよい。ユーザーによっては、使用の際の取扱い上
から、分割前の状態が都合がよい場合がある。自動アノ
センブリーヲ考慮した場合、分割前の状態であれば、各
チップキャリアーの位置が正確に出ているからである。
分割前の基板を自動機にセッテングし、各チップキャリ
アーは該自動機の動作毎に分割することにすれば便宜で
ある。この場合には、前記の一体的な分割と異なL各チ
ップキャリアー毎に、チップキャリアーの外形寸法に整
合したポンチとダイスを用いて一個づつ必要に応じて分
割する方法も採用できる。かかる分割方法は、電気絶縁
基板をエポキシ樹脂等の樹脂基板を用いる場合に特に有
効である。基板として樹脂基板を用いて、本発明を実施
すると、かなシ安価なチップキャリアーを揚機すること
ができる。第4図に、分割後のチップキャリアーの例を
示す。
【図面の簡単な説明】
第1図は本発明に係る電気絶縁基板の実施例を示す斜視
図、第2図は電気絶縁基板上に作られたチップキャリア
ー上面を示す斜視図、第3図は電気絶縁基板上に作られ
たチップキャリアー裏面を示す斜視図、第4図(1)、
 (b)は、本発明に係る基板を用いて作られたチップ
キャリアーの実施例であって第4図(a)はロー材によ
りて封止した型式のチップキャリアー、第4図(b)は
樹脂によって封止した型式のチップキャリアー、である
。 なお図において、1・・・・・・電気絶縁基板、2・・
・・・・チップキャリアー、3・・・・・・電気導体配
線網、4・・・・・・配線網終端部、5・・・・・・分
割用溝、6・・・・・・樹脂材料、である。 15 第 2 図 ン′ $ 3 関 213− (+2) 第  4  閉

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁基板に、少くとも半導体素子を載置するマウ
    ント部分と%該半導体素子を電気的に結線すべき内部リ
    ード部分と5核内部リードを電気的に導通してなる外部
    接続端子とを含んで構成されるチップキャリアーが複数
    個形成されており、該各チップキャリアーが同一の電気
    的状態を維持できるように配線された電気導体配線網を
    有することを特徴とするチップキャリア一群t−構成す
    る基板。
  2. (2)絶縁基板としてセラミックスを用い、電気導体配
    線網の一部に回路素子を含むことt−特徴とする特許請
    求の範囲第(1)項記載のチップキャリア一群を構成す
    る基板。
JP18477281A 1981-11-18 1981-11-18 チツプキヤリア−群を構成する基板 Pending JPS5886748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18477281A JPS5886748A (ja) 1981-11-18 1981-11-18 チツプキヤリア−群を構成する基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18477281A JPS5886748A (ja) 1981-11-18 1981-11-18 チツプキヤリア−群を構成する基板

Publications (1)

Publication Number Publication Date
JPS5886748A true JPS5886748A (ja) 1983-05-24

Family

ID=16159040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18477281A Pending JPS5886748A (ja) 1981-11-18 1981-11-18 チツプキヤリア−群を構成する基板

Country Status (1)

Country Link
JP (1) JPS5886748A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248453A (ja) * 1985-04-25 1986-11-05 Fujitsu Ltd セラミツク基板および半導体装置の製造方法
JPH01283883A (ja) * 1988-05-10 1989-11-15 Matsushita Electric Ind Co Ltd 発光ダイオードおよびその電極の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248453A (ja) * 1985-04-25 1986-11-05 Fujitsu Ltd セラミツク基板および半導体装置の製造方法
JPH01283883A (ja) * 1988-05-10 1989-11-15 Matsushita Electric Ind Co Ltd 発光ダイオードおよびその電極の形成方法

Similar Documents

Publication Publication Date Title
KR910002035B1 (ko) 반도체 장치와 그 제조 방법
US5069626A (en) Plated plastic castellated interconnect for electrical components
CA1304170C (en) Highly integrated circuit and method for the production thereof
US5177863A (en) Method of forming integrated leadouts for a chip carrier
US4214120A (en) Electronic device package having solder leads and methods of assembling the package
US4525597A (en) Ceramic leadless packages and a process for manufacturing the same
US5438481A (en) Molded-in lead frames
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
US20040120127A1 (en) Compact circuit module having high mounting accuracy and method of manufacturing the same
US6881906B2 (en) Printed circuit board comprising a contact sleeve that is mounted thereon
KR20160029117A (ko) 측면 엑세스 종결 패드를 갖는 인쇄 회로 기판
US4130722A (en) Thick-film circuit module including a monolithic ceramic cross-over device
WO1989000346A1 (en) Plated plastic castellated interconnect for electrical components
US4064356A (en) Soldered joint
CN103280424A (zh) 一种高集成度功率厚膜混合集成电路的集成方法
JPS5886748A (ja) チツプキヤリア−群を構成する基板
EP0892987B1 (en) Method for manufacturing multi-chip modules utilizing direct lead attach
CA1287693C (en) Tape automated bonding package
EP0907307A1 (en) Heat sink for surface mount power packages
US4611092A (en) Surface mount package for toroids
JPS627109A (ja) ネツトワ−ク電子部品の製造方法
CN220964049U (zh) 一种光器件、封装基座及其电镀结构
JP3263863B2 (ja) ハイブリッドic用基板とこれを用いたハイブリッドicの製造方法
JPS60109295A (ja) 実装基板およびそれを用いた実装体
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지