JP2001144117A - 改良式ｍｅｍｓウェハーレベル・パッケージ - Google Patents
改良式ｍｅｍｓウェハーレベル・パッケージInfo
- Publication number
- JP2001144117A JP2001144117A JP2000305183A JP2000305183A JP2001144117A JP 2001144117 A JP2001144117 A JP 2001144117A JP 2000305183 A JP2000305183 A JP 2000305183A JP 2000305183 A JP2000305183 A JP 2000305183A JP 2001144117 A JP2001144117 A JP 2001144117A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cap
- glass
- cavity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000011521 glass Substances 0.000 claims abstract description 66
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 45
- 238000007789 sealing Methods 0.000 claims description 21
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000005530 etching Methods 0.000 abstract description 11
- 238000004806 packaging method and process Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 193
- 229910000679 solder Inorganic materials 0.000 description 42
- 239000002184 metal Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000010410 layer Substances 0.000 description 25
- 239000010408 film Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000005394 sealing glass Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000004320 controlled atmosphere Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000010137 moulding (plastic) Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000006060 molten glass Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P1/00—Details of instruments
- G01P1/02—Housings
- G01P1/023—Housings for acceleration measuring devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】現状の製造技術を用い個々のチップに切り別け
る前にウェハ上に作り込んだマイクロ電気機械式装置を
最小、最適にパッケージする方法を提供する。 【解決手段】マイクロ電機装置を収納し得るキャビティ
１１５をエッチング加工により設けたシリコンキャップ
ウェハー１１６と能動回路１１２を作り込んだシリコン
ウェハー１１１を、薄膜ガラス１１４及びキャビティ側
壁部１２５で接着することにより密閉されたキャビティ
が形成される。導体１１３は最小の長さに作られ、切り
別けられて最終的に装置に組込まれるときには、ワイヤ
ボンドはホール１１８を通してコンタクトパッド１１３
ａに接続される。
る前にウェハ上に作り込んだマイクロ電気機械式装置を
最小、最適にパッケージする方法を提供する。 【解決手段】マイクロ電機装置を収納し得るキャビティ
１１５をエッチング加工により設けたシリコンキャップ
ウェハー１１６と能動回路１１２を作り込んだシリコン
ウェハー１１１を、薄膜ガラス１１４及びキャビティ側
壁部１２５で接着することにより密閉されたキャビティ
が形成される。導体１１３は最小の長さに作られ、切り
別けられて最終的に装置に組込まれるときには、ワイヤ
ボンドはホール１１８を通してコンタクトパッド１１３
ａに接続される。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体パッケ
ージングに関し、特にマイクロ電気機械式装置用のパッ
ケージに関する。
ージングに関し、特にマイクロ電気機械式装置用のパッ
ケージに関する。
【０００２】
【従来の技術】マイクロ電気機械式装置（ＭＥＭＳ：Ｍ
ｉｃｒｏ ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｄｅ
ｖｉｃｅｓ）は半導体ウェハーの表面に極めて微細なメ
カニズムを形成するのに半導体技術を利用している。こ
れらの装置は、例えば加速度計、圧力センサ、アクチュ
エータ、及び他の型式のセンサ等、広範囲の使用を有し
ている。それらのサイズに起因して、極めて微細なメカ
ニズムは取扱いからのダメージ、微粒子、空気の流れ及
び湿気に対して極端に傷つけられ易く、このため、装置
のパッケージングは従来の集積回路に比してはるかに多
くの課題を提供している。多くの装置は装置を自由に動
かすようにすべく装置を囲むキャビティを必要とする可
動部を有しており、大部分に対して、各装置はキャビテ
ィを有するセラミックまたは金属のパッケージ中にパッ
ケージされている。しかしながら、これらのオプション
は双方共、価格が高く、貧弱に自動化したプロセスであ
り、ウェハー上の個々の装置を分離する際の切出しプロ
セスから生じる微粒子の問題は解消していない。更に、
これらのオプションは装置の信頼性及び性能を必ずしも
最適化するものではない。
ｉｃｒｏ ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｄｅ
ｖｉｃｅｓ）は半導体ウェハーの表面に極めて微細なメ
カニズムを形成するのに半導体技術を利用している。こ
れらの装置は、例えば加速度計、圧力センサ、アクチュ
エータ、及び他の型式のセンサ等、広範囲の使用を有し
ている。それらのサイズに起因して、極めて微細なメカ
ニズムは取扱いからのダメージ、微粒子、空気の流れ及
び湿気に対して極端に傷つけられ易く、このため、装置
のパッケージングは従来の集積回路に比してはるかに多
くの課題を提供している。多くの装置は装置を自由に動
かすようにすべく装置を囲むキャビティを必要とする可
動部を有しており、大部分に対して、各装置はキャビテ
ィを有するセラミックまたは金属のパッケージ中にパッ
ケージされている。しかしながら、これらのオプション
は双方共、価格が高く、貧弱に自動化したプロセスであ
り、ウェハー上の個々の装置を分離する際の切出しプロ
セスから生じる微粒子の問題は解消していない。更に、
これらのオプションは装置の信頼性及び性能を必ずしも
最適化するものではない。
【０００３】この問題をうまく処理する試みにおいて、
個々のチップに分離する前に、この種の装置はウェハー
レベルで封止されていた。このことは分離及びパッケー
ジングプロセスの際に生じる保護されていないメカニズ
ムに対するダメージを回避する技術をもたらす。ウェハ
ーレベルのパッケージングについての極めて初期の作業
では、最終的なウェハー処理段階の際に装置はシリコン
酸化物から成る厚膜層で覆われていた。このことは勿
論、可動部を有する装置にとって完全に不十分であっ
た。
個々のチップに分離する前に、この種の装置はウェハー
レベルで封止されていた。このことは分離及びパッケー
ジングプロセスの際に生じる保護されていないメカニズ
ムに対するダメージを回避する技術をもたらす。ウェハ
ーレベルのパッケージングについての極めて初期の作業
では、最終的なウェハー処理段階の際に装置はシリコン
酸化物から成る厚膜層で覆われていた。このことは勿
論、可動部を有する装置にとって完全に不十分であっ
た。
【０００４】更に満足のいく解法は、参照によって本願
に組み込まれるヴィ．ジェー アダムス（Ｖ．Ｊ．Ａｄ
ａｍｓ）他による米国特許第５，３２３，０５１号に提
供されている。この特許はキャップを形成すべく基板に
第２のシリコンウェハーを固着した状態でシリコンウェ
ハー基板にて能動装置を有するウェハーと、個々の装置
を取り囲むフリットガラスから形成したキャップ上の壁
部のパターンとを説明している。壁部は各装置を取り囲
むようにパターニングされて、ガラスを加熱することに
よってキャップ及び基板を接着した後に、各ユニットの
周囲にハーメチックパッケージを形成できるようにして
いる。キャップ中のホールは、フリットガラス壁部封止
を通り抜ける電極に対する電気的接続に対して設けられ
る。２枚のウェハーの接着に続いて、各装置は切出しプ
ロセスから生じる異物に対して最小の関心を払った状態
で分離され、各装置はハーメチックキャビティ中に収め
られる。シリコンウェハー基板及びキャップシリコンウ
ェハー間の一致した熱膨張係数、各装置の保護、及び低
コストのプラスチックパッケージへの個々の装置のアセ
ンブリに対する潜在的可能性を含め、この従来技術のア
プローチには多くの利点がある。
に組み込まれるヴィ．ジェー アダムス（Ｖ．Ｊ．Ａｄ
ａｍｓ）他による米国特許第５，３２３，０５１号に提
供されている。この特許はキャップを形成すべく基板に
第２のシリコンウェハーを固着した状態でシリコンウェ
ハー基板にて能動装置を有するウェハーと、個々の装置
を取り囲むフリットガラスから形成したキャップ上の壁
部のパターンとを説明している。壁部は各装置を取り囲
むようにパターニングされて、ガラスを加熱することに
よってキャップ及び基板を接着した後に、各ユニットの
周囲にハーメチックパッケージを形成できるようにして
いる。キャップ中のホールは、フリットガラス壁部封止
を通り抜ける電極に対する電気的接続に対して設けられ
る。２枚のウェハーの接着に続いて、各装置は切出しプ
ロセスから生じる異物に対して最小の関心を払った状態
で分離され、各装置はハーメチックキャビティ中に収め
られる。シリコンウェハー基板及びキャップシリコンウ
ェハー間の一致した熱膨張係数、各装置の保護、及び低
コストのプラスチックパッケージへの個々の装置のアセ
ンブリに対する潜在的可能性を含め、この従来技術のア
プローチには多くの利点がある。
【０００５】
【発明が解決しようとする課題】しかしながら、既存技
術に対する製造プロセスはウェハー製造の技術的現状及
び／又はプラスチックアセンブリの施設と両立できるも
のではない。セラミックパッケージ及び基板の製造に以
前は使用されていたが、現在の高容積半導体処理施設に
関して不定型であるフリットガラス化合物をスクリーン
印刷する技術を利用している。更に、ウェハーの表面に
渡って比較的厚いフリットガラスをパターニングするこ
とに頼るプロセスは、各装置の能動領域へ溶融したガラ
スを流し込むことまたは流出させることは勿論、スタン
ドオフの高さの非均一性を被る。能動回路群に対してガ
ラス膜が流出し得るということは、この種の問題を回避
するのに大きな周囲が許容されることを必要とすること
によって、所定の基板上にアセンブルすることができる
装置の数を減少させることとなる。ガラスの流込みを回
避するのに必要な大きな周囲領域はまた、能動回路及び
接触パッド間の導体長さが長いことを必要とすることに
よって、リードのインダクタンスが増大することとな
る。
術に対する製造プロセスはウェハー製造の技術的現状及
び／又はプラスチックアセンブリの施設と両立できるも
のではない。セラミックパッケージ及び基板の製造に以
前は使用されていたが、現在の高容積半導体処理施設に
関して不定型であるフリットガラス化合物をスクリーン
印刷する技術を利用している。更に、ウェハーの表面に
渡って比較的厚いフリットガラスをパターニングするこ
とに頼るプロセスは、各装置の能動領域へ溶融したガラ
スを流し込むことまたは流出させることは勿論、スタン
ドオフの高さの非均一性を被る。能動回路群に対してガ
ラス膜が流出し得るということは、この種の問題を回避
するのに大きな周囲が許容されることを必要とすること
によって、所定の基板上にアセンブルすることができる
装置の数を減少させることとなる。ガラスの流込みを回
避するのに必要な大きな周囲領域はまた、能動回路及び
接触パッド間の導体長さが長いことを必要とすることに
よって、リードのインダクタンスが増大することとな
る。
【０００６】ウェハー製造からまたはプラスチックパッ
ケージ・アセンブリから技術的現状の高容積製造技術を
利用することによって、ウェハーを個々のチップに切り
出す前に半導体ウェハー上に作り込んだマイクロ電気機
械式装置をパッケージ化する方法に対する必要性が存在
している。この方法は、マイクロ機械式部分が自由に動
ける十分に制御したキャビティをもたらし、装置の熱的
特性と近密に一致する熱的特性を有し、電気的接触のた
めのアクセスを可能にし、かつ装置性能に対して最適化
する必要がある。
ケージ・アセンブリから技術的現状の高容積製造技術を
利用することによって、ウェハーを個々のチップに切り
出す前に半導体ウェハー上に作り込んだマイクロ電気機
械式装置をパッケージ化する方法に対する必要性が存在
している。この方法は、マイクロ機械式部分が自由に動
ける十分に制御したキャビティをもたらし、装置の熱的
特性と近密に一致する熱的特性を有し、電気的接触のた
めのアクセスを可能にし、かつ装置性能に対して最適化
する必要がある。
【０００７】
【課題を解決するための手段】本発明は改良式ウェハー
レベルの封止型マイクロ電気機械式装置及び半導体ウェ
ハー上に作り込んだ装置の製造方法を提供する。各能動
装置はキャップの異方性エッチングによってパターン化
されるキャビティを有するキャップウェハーを接着する
ことによってダイシングを行う前にウェハーレベルで封
止される。各キャビティは能動回路の位置に対応してお
り、エッチングされない各部分はパターニングしたマス
クを通してスパッタリングされたガラスから成る薄膜に
よって頂を付けた壁部をもたらしている。キャップウェ
ハーはガラス膜をリフローすると共に各能動回路の周囲
にハーメチックキャビティを形成することによって基板
に固着される。テストプローブ及びボンドワイヤ用の開
口部は、２枚のウェハーの位置合せ及びガラスのリフロ
ーを行う前にキャップウェハーを通して設けられる。ア
センブルされた各ウェハーは従来のテスト装置を用いた
プルービング（ｐｒｏｂｉｎｇ）によってウェハー形態
のままで電気的にテストされる。テストされる各装置
は、自動化ソー（ａｕｔｏｍａｔｅｄ ｓａｗ）を用い
たダイシング、リードフレームへの各装置の固着、キャ
ップ中の開口部を通したワイヤボンディング、及びプラ
スチック成型化合物を用いた封止を含んだ従来のプラス
チック成型パッケージアセンブリ技術を用いて引き続き
処理される。
レベルの封止型マイクロ電気機械式装置及び半導体ウェ
ハー上に作り込んだ装置の製造方法を提供する。各能動
装置はキャップの異方性エッチングによってパターン化
されるキャビティを有するキャップウェハーを接着する
ことによってダイシングを行う前にウェハーレベルで封
止される。各キャビティは能動回路の位置に対応してお
り、エッチングされない各部分はパターニングしたマス
クを通してスパッタリングされたガラスから成る薄膜に
よって頂を付けた壁部をもたらしている。キャップウェ
ハーはガラス膜をリフローすると共に各能動回路の周囲
にハーメチックキャビティを形成することによって基板
に固着される。テストプローブ及びボンドワイヤ用の開
口部は、２枚のウェハーの位置合せ及びガラスのリフロ
ーを行う前にキャップウェハーを通して設けられる。ア
センブルされた各ウェハーは従来のテスト装置を用いた
プルービング（ｐｒｏｂｉｎｇ）によってウェハー形態
のままで電気的にテストされる。テストされる各装置
は、自動化ソー（ａｕｔｏｍａｔｅｄ ｓａｗ）を用い
たダイシング、リードフレームへの各装置の固着、キャ
ップ中の開口部を通したワイヤボンディング、及びプラ
スチック成型化合物を用いた封止を含んだ従来のプラス
チック成型パッケージアセンブリ技術を用いて引き続き
処理される。
【０００８】各ウェハーの薄膜ガラス封止で結合され
た、エッチング済みのキャビティ及び壁部の精度は能動
領域へのガラスの流れ出しまたは流込みを最小化するこ
とによって、回路及びコンタクトを極めて近接して距離
を保つことを可能にし、このことはウェハー上のより高
密度の回路及びより低い抵抗率を有する短いコンタクト
リードを支援するものである。
た、エッチング済みのキャビティ及び壁部の精度は能動
領域へのガラスの流れ出しまたは流込みを最小化するこ
とによって、回路及びコンタクトを極めて近接して距離
を保つことを可能にし、このことはウェハー上のより高
密度の回路及びより低い抵抗率を有する短いコンタクト
リードを支援するものである。
【０００９】基板及び凹型キャップウェハーを接着する
代替的方法はガラスよりもむしろ半田のリフロー処理を
利用する。利点は低温処理、回路を取り囲むアースリン
グに対するポテンシャル、及びエリアアレイパッケージ
と半田コンタクトの両立性を含んでいる。
代替的方法はガラスよりもむしろ半田のリフロー処理を
利用する。利点は低温処理、回路を取り囲むアースリン
グに対するポテンシャル、及びエリアアレイパッケージ
と半田コンタクトの両立性を含んでいる。
【００１０】双方の実施例共に、ウェハー製造及びパッ
ケージングアセンブリ・サイトの技術的現状での現在の
生産において製造装置及びプロセスを利用している。
ケージングアセンブリ・サイトの技術的現状での現在の
生産において製造装置及びプロセスを利用している。
【００１１】
【発明の実施の形態】図１は半導体装置１１２がウェハ
ーレベルパッケージ１２１アセンブリ内のキャビティに
封止されているマイクロ電気機械式（ＭＥＭ：ｍｉｃｒ
ｏ−ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ）装置の断面
図を示している。好ましい実施例では、装置１１２は容
量変化によって制御されるマイクロ電気機械式スイッチ
を備えたＲＦ回路である。装置１１２は、ウェハーが複
数の別個のチップに切り出される前のシリコンのウェハ
ーを備えたシリコン基板ウェハー１１１上に作り込まれ
ている。キャップウェハー１１６は所定位置でこのキャ
ップウェハーを完全に突き抜けている複数のホール１１
８を設けることによって準備される。エッチング済みキ
ャビティ１１５のパターンは、その位置が基板ウェハー
上の装置１１２のパターンに対応している所定の寸法を
有する。ガラスから成る薄膜１１４はキャップウェハー
の末取付け部分、即ち、キャビティ壁部１２４の頂１２
５部分に被着されている。このパターンは、装置１１２
はキャビティ壁部１２４によって完全に取り囲まれてい
るが、ＭＥＭの可動部分は全方向に移動するのに自由と
なっているものである。
ーレベルパッケージ１２１アセンブリ内のキャビティに
封止されているマイクロ電気機械式（ＭＥＭ：ｍｉｃｒ
ｏ−ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ）装置の断面
図を示している。好ましい実施例では、装置１１２は容
量変化によって制御されるマイクロ電気機械式スイッチ
を備えたＲＦ回路である。装置１１２は、ウェハーが複
数の別個のチップに切り出される前のシリコンのウェハ
ーを備えたシリコン基板ウェハー１１１上に作り込まれ
ている。キャップウェハー１１６は所定位置でこのキャ
ップウェハーを完全に突き抜けている複数のホール１１
８を設けることによって準備される。エッチング済みキ
ャビティ１１５のパターンは、その位置が基板ウェハー
上の装置１１２のパターンに対応している所定の寸法を
有する。ガラスから成る薄膜１１４はキャップウェハー
の末取付け部分、即ち、キャビティ壁部１２４の頂１２
５部分に被着されている。このパターンは、装置１１２
はキャビティ壁部１２４によって完全に取り囲まれてい
るが、ＭＥＭの可動部分は全方向に移動するのに自由と
なっているものである。
【００１２】穴をあけるかまたは異方性エッチングによ
って形成したキャップウェハー１１６中の各ホール１１
８によって、電気的に装置に結合した導体リード１１３
から伸長するコンタクトパッド１１３ａにアクセスでき
るようになっている。装置回路はキャップ中のホール１
１８を通して位置決めしたテストプローブを用いること
によって電気的にテストし得る。引き続き、各装置が最
終パッケージ中にアセンブルされるときにワイヤボンド
はホール１１８を通してコンタクトパッド１１３ａに接
続されることとなる。
って形成したキャップウェハー１１６中の各ホール１１
８によって、電気的に装置に結合した導体リード１１３
から伸長するコンタクトパッド１１３ａにアクセスでき
るようになっている。装置回路はキャップ中のホール１
１８を通して位置決めしたテストプローブを用いること
によって電気的にテストし得る。引き続き、各装置が最
終パッケージ中にアセンブルされるときにワイヤボンド
はホール１１８を通してコンタクトパッド１１３ａに接
続されることとなる。
【００１３】キャップウェハー１１６は被着した薄膜ガ
ラス１１４を接着剤として使用して半導体基板ウェハー
１１１に接着される。接着は２枚のウェハーを位置合せ
することと、ガラスを有するキャップウェハー及び基板
ウェハーを十分に高い温度まで加熱してガラスを溶融す
ることと、続いてガラスを固化すべく冷却することとを
含んでいる。このようにして、半導体ウェハーレベルの
パッケージは、半導体基板、キャップウェハー及びガラ
ス薄膜を有するキャビティ壁部の組合せによって形成し
た所定寸法のキャビティ１１５中に気密封止した装置１
１２を有するキャップ付きウェハー構造体の一部分とし
て形成される。薄膜被着及びリフローに好適なガラスは
当業者にとって周知である。
ラス１１４を接着剤として使用して半導体基板ウェハー
１１１に接着される。接着は２枚のウェハーを位置合せ
することと、ガラスを有するキャップウェハー及び基板
ウェハーを十分に高い温度まで加熱してガラスを溶融す
ることと、続いてガラスを固化すべく冷却することとを
含んでいる。このようにして、半導体ウェハーレベルの
パッケージは、半導体基板、キャップウェハー及びガラ
ス薄膜を有するキャビティ壁部の組合せによって形成し
た所定寸法のキャビティ１１５中に気密封止した装置１
１２を有するキャップ付きウェハー構造体の一部分とし
て形成される。薄膜被着及びリフローに好適なガラスは
当業者にとって周知である。
【００１４】比較のために、図２は半導体装置１２がウ
ェハーレベルのパッケージ２１内に封止されている周知
技術の１装置の断面図を示している。装置１２はウェハ
ーが複数の別個のチップに切り出される前の半導体材料
から成るウェハーを備えた半導体基板ウェハー１１上に
作り込まれている。キャップウェハー１６はこのキャッ
プウェハーを完全に突き抜けて伸長する複数のホール１
８を設けることによって準備される。所定寸法を有する
複数のフリットガラス壁部１４はキャップウェハー１６
上に配置されている。所定のパターンは、装置１２がフ
リットガラス壁部によって完全に取り囲まれることとな
るといったものである。フリットガラス壁部１４は有機
結合機及びフリットガラスの混合物のスラリーにパター
ニングしたスクリーンを介してシルクスクリーニングを
施すことによって被着されており、この際、有機結合機
は焼失し、ガラスは２枚のウェハーの接着を可能にする
温度に加熱される。
ェハーレベルのパッケージ２１内に封止されている周知
技術の１装置の断面図を示している。装置１２はウェハ
ーが複数の別個のチップに切り出される前の半導体材料
から成るウェハーを備えた半導体基板ウェハー１１上に
作り込まれている。キャップウェハー１６はこのキャッ
プウェハーを完全に突き抜けて伸長する複数のホール１
８を設けることによって準備される。所定寸法を有する
複数のフリットガラス壁部１４はキャップウェハー１６
上に配置されている。所定のパターンは、装置１２がフ
リットガラス壁部によって完全に取り囲まれることとな
るといったものである。フリットガラス壁部１４は有機
結合機及びフリットガラスの混合物のスラリーにパター
ニングしたスクリーンを介してシルクスクリーニングを
施すことによって被着されており、この際、有機結合機
は焼失し、ガラスは２枚のウェハーの接着を可能にする
温度に加熱される。
【００１５】周知技術の装置１２が可動部分を有する電
気機械式装置であれば、フリットガラス壁部１４は装置
の制限されない移動を可能にする十分な高さに維持され
ることが必要である。有機結合機の焼失及び過熱の際の
ガラスのスランプ化の双方に起因するフリットガラス壁
部の高さの変化は各ウェハーの全表面に渡って均一に制
御するのが困難である。更に、キャップウェハーの重量
がフリットガラスの加熱の際にガラス壁部がつぶれる確
率を大きくする。
気機械式装置であれば、フリットガラス壁部１４は装置
の制限されない移動を可能にする十分な高さに維持され
ることが必要である。有機結合機の焼失及び過熱の際の
ガラスのスランプ化の双方に起因するフリットガラス壁
部の高さの変化は各ウェハーの全表面に渡って均一に制
御するのが困難である。更に、キャップウェハーの重量
がフリットガラスの加熱の際にガラス壁部がつぶれる確
率を大きくする。
【００１６】重要な困難性は、能動装置１２の領域及び
キャビティ壁部を形成するのに必要なフリットガラスの
容積を有する電気的コンタクト領域１３に極端にガラス
が流れたり流れ出したりすることから予期し得る。ガラ
スのリフロー及び流れ出しの特性は順次、フリットガラ
スによって形成する側壁部と能動及びコンタクト領域の
間の空間がガラスの汚染を回避するのに比較的大きく、
これによって増大した抵抗率を有する長い導体経路を押
しやることを要求する。
キャビティ壁部を形成するのに必要なフリットガラスの
容積を有する電気的コンタクト領域１３に極端にガラス
が流れたり流れ出したりすることから予期し得る。ガラ
スのリフロー及び流れ出しの特性は順次、フリットガラ
スによって形成する側壁部と能動及びコンタクト領域の
間の空間がガラスの汚染を回避するのに比較的大きく、
これによって増大した抵抗率を有する長い導体経路を押
しやることを要求する。
【００１７】図１に図示するように、シリコンのキャッ
プウェハー１１６の異方性エッチングによって形成する
本発明のキャビティ壁部１２４は、能動回路１１２及び
導体コンタクトパッド１１３ａの双方と極めて近接して
一定の距離を保っている。装置製造の際にパターニング
した金属トレース１１３は装置に対する電気的結合をも
たらすと共に、コンタクトパッド１１３ａで終端してい
る半導体基板ウェハー上の複数の電極を形成している。
極めて短い導体長さの利点は、ウェハー当りの装置の数
が増大することと、各導体の抵抗がより小さく、このた
め制御式電気パラメータに対する要求を維持することで
ある。
プウェハー１１６の異方性エッチングによって形成する
本発明のキャビティ壁部１２４は、能動回路１１２及び
導体コンタクトパッド１１３ａの双方と極めて近接して
一定の距離を保っている。装置製造の際にパターニング
した金属トレース１１３は装置に対する電気的結合をも
たらすと共に、コンタクトパッド１１３ａで終端してい
る半導体基板ウェハー上の複数の電極を形成している。
極めて短い導体長さの利点は、ウェハー当りの装置の数
が増大することと、各導体の抵抗がより小さく、このた
め制御式電気パラメータに対する要求を維持することで
ある。
【００１８】シリコン基板１１１及びキャップ１１６双
方は厚さが０．２から０．５ｍｍの範囲にあり、理想的
熱膨張及び引張り応力特性のために、封止ガラス上の応
力は最小に保たれる。工業上周知の技術を用いて異方性
エッチングされたキャビティ壁部は厚さが０．０５から
０．２ｍｍの範囲にある。
方は厚さが０．２から０．５ｍｍの範囲にあり、理想的
熱膨張及び引張り応力特性のために、封止ガラス上の応
力は最小に保たれる。工業上周知の技術を用いて異方性
エッチングされたキャビティ壁部は厚さが０．０５から
０．２ｍｍの範囲にある。
【００１９】図３は第１ １２５及び第２ １３５の主
面を有するキャップウェハー１１６の一部分の概略的断
面図を提供している。ホール１１８のアレイはシリコン
ウェハー１１６を通して穿たれるかまたは完全にエッチ
ングされている。所定寸法のキャビティ１１５のアレイ
はシリコンウェハーの異方性エッチングによってパター
ニングされて、正確な寸法の比較的薄いシリコン壁部１
２４を残している。ガラス１１４の薄膜はキャビティ壁
部１２５の頂部面に対応するアパーチャのアレイを有す
るマスクを通してスパッタリングを行うことにより被着
される。ガラス膜１１４は０．５から５．０μｍの範囲
にある。ガラスのパターン解像度は、基板及びキャップ
ウェハーの間に封止をもたらすために壁部１２４の頂部
面が覆われる限り余り重要ではない。各装置は一定の距
離を保って、アセンブルしたウェハーを引き続き個々の
装置に切り分けるためのスクライブストリート１２６の
アレイをもたらすようになっている。スパッタリングに
よる封止ガラスの被着には、集積回路装置の製造におい
て周知で認められる装置及びプロセスが利用される。
面を有するキャップウェハー１１６の一部分の概略的断
面図を提供している。ホール１１８のアレイはシリコン
ウェハー１１６を通して穿たれるかまたは完全にエッチ
ングされている。所定寸法のキャビティ１１５のアレイ
はシリコンウェハーの異方性エッチングによってパター
ニングされて、正確な寸法の比較的薄いシリコン壁部１
２４を残している。ガラス１１４の薄膜はキャビティ壁
部１２５の頂部面に対応するアパーチャのアレイを有す
るマスクを通してスパッタリングを行うことにより被着
される。ガラス膜１１４は０．５から５．０μｍの範囲
にある。ガラスのパターン解像度は、基板及びキャップ
ウェハーの間に封止をもたらすために壁部１２４の頂部
面が覆われる限り余り重要ではない。各装置は一定の距
離を保って、アセンブルしたウェハーを引き続き個々の
装置に切り分けるためのスクライブストリート１２６の
アレイをもたらすようになっている。スパッタリングに
よる封止ガラスの被着には、集積回路装置の製造におい
て周知で認められる装置及びプロセスが利用される。
【００２０】図３ｂはキャップウェハーの第２の面１３
５の一部分の概略図を提供している。スクライブストリ
ート１２６のアレイはアセンブルした装置を分離するた
めに設けられている。ウェハーを突き通るホール１１８
は各装置領域内に設けられている。破線１２７はキャビ
ティ壁部の位置及び領域を表わしている。
５の一部分の概略図を提供している。スクライブストリ
ート１２６のアレイはアセンブルした装置を分離するた
めに設けられている。ウェハーを突き通るホール１１８
は各装置領域内に設けられている。破線１２７はキャビ
ティ壁部の位置及び領域を表わしている。
【００２１】２枚のウェハーは一般に、接着プロセスに
先立って位置合せピンが挿入される各ウェハーに形成し
た位置決めホールを用いて位置合せされる。上部及び下
部装置を同時に検視するためのビジョンシステムはフリ
ップチップ装置を位置合せするために一般に工業上使用
される。キャップ付きウェハーの集合体は、温度プロフ
ァイリング及び加熱能力は勿論のこと、制御された環境
を有するチャンバ内に導かれる。制御された雰囲気中に
ある間、キャップウェハー及び半導体ウェハーは加熱さ
れて相互に接着して、半導体ウェハーレベルのパッケー
ジを形成する。この接着によって、キャビティ内で制御
された雰囲気を捕えたキャップ付きウェハー構造体が気
密封止される。接合部上で最小応力を保証するために、
チャンバはガラス製造業者によって規定されたプログラ
ムレートで冷却される。種々のガラスに対する処理温度
プロファイル及び所要の雰囲気はガラス供給業者によっ
てもたらされ、工業上既知である。キャップ付きウェハ
ー構造体は電気的にテストされ、次いでソーイング、即
ち工業上周知の方法によって複数の個別チップに切り出
される。電気的に良品の各装置は次いで、外部コンタク
トを有する最終パッケージにアセンブルするために準備
ができている。
先立って位置合せピンが挿入される各ウェハーに形成し
た位置決めホールを用いて位置合せされる。上部及び下
部装置を同時に検視するためのビジョンシステムはフリ
ップチップ装置を位置合せするために一般に工業上使用
される。キャップ付きウェハーの集合体は、温度プロフ
ァイリング及び加熱能力は勿論のこと、制御された環境
を有するチャンバ内に導かれる。制御された雰囲気中に
ある間、キャップウェハー及び半導体ウェハーは加熱さ
れて相互に接着して、半導体ウェハーレベルのパッケー
ジを形成する。この接着によって、キャビティ内で制御
された雰囲気を捕えたキャップ付きウェハー構造体が気
密封止される。接合部上で最小応力を保証するために、
チャンバはガラス製造業者によって規定されたプログラ
ムレートで冷却される。種々のガラスに対する処理温度
プロファイル及び所要の雰囲気はガラス供給業者によっ
てもたらされ、工業上既知である。キャップ付きウェハ
ー構造体は電気的にテストされ、次いでソーイング、即
ち工業上周知の方法によって複数の個別チップに切り出
される。電気的に良品の各装置は次いで、外部コンタク
トを有する最終パッケージにアセンブルするために準備
ができている。
【００２２】図４ａは低コスト高容積プラスチックパッ
ケージ４２０として完全にアセンブルされた好ましい実
施例の個別のＭＥＭ装置４０１の断面図を提供してい
る。キャップウェハーに接着した能動シリコン基板を有
するウェハーレベル封止ＭＥＭ装置のアレイは、従来の
自動化ダイシングソーを使用して切り出され、個々の電
気的に良品の装置のおのおのは接着剤によってリードフ
レーム・ダイパッド４２１に固着される。ワイヤボンド
４２４は装置キャップ中のホールを通してコンタクトパ
ッド４１３ａにつながれると共に、リードフレームのイ
ンナリード４２２に固着される。接着された装置は、周
知で工業上の高容積生産に使用される射出成形技術を使
用して高分子成形材料４２５によって封止される。
ケージ４２０として完全にアセンブルされた好ましい実
施例の個別のＭＥＭ装置４０１の断面図を提供してい
る。キャップウェハーに接着した能動シリコン基板を有
するウェハーレベル封止ＭＥＭ装置のアレイは、従来の
自動化ダイシングソーを使用して切り出され、個々の電
気的に良品の装置のおのおのは接着剤によってリードフ
レーム・ダイパッド４２１に固着される。ワイヤボンド
４２４は装置キャップ中のホールを通してコンタクトパ
ッド４１３ａにつながれると共に、リードフレームのイ
ンナリード４２２に固着される。接着された装置は、周
知で工業上の高容積生産に使用される射出成形技術を使
用して高分子成形材料４２５によって封止される。
【００２３】プラスチックアセンブリのための処理温度
は、キャップ及び基板ウェハーを接着するのに使用する
封止ガラスのリフロー温度よりも十分低い。能動装置は
気密封止されて、化学的及び微粒子汚染から保護され
る。
は、キャップ及び基板ウェハーを接着するのに使用する
封止ガラスのリフロー温度よりも十分低い。能動装置は
気密封止されて、化学的及び微粒子汚染から保護され
る。
【００２４】図４ｂは個々の装置に切り出され、ワイヤ
ボンデングされ、かつプラスチックパッケージ４２０中
に封止されるウェハーレベル封止ＭＥＭ装置４０１の切
取図を示している。全体の全ての導体は勿論、能動回路
４０１及びコンタクトパッド４１３ａ間の短いオンチッ
プ薄膜導体４１３、短いワイヤボンド４２４及びリード
４２２の対称性によって、比較的低い抵抗率を有する容
易に制御される電気的パラメータのための手段がもたら
される。
ボンデングされ、かつプラスチックパッケージ４２０中
に封止されるウェハーレベル封止ＭＥＭ装置４０１の切
取図を示している。全体の全ての導体は勿論、能動回路
４０１及びコンタクトパッド４１３ａ間の短いオンチッ
プ薄膜導体４１３、短いワイヤボンド４２４及びリード
４２２の対称性によって、比較的低い抵抗率を有する容
易に制御される電気的パラメータのための手段がもたら
される。
【００２５】本発明の代替的実施例を図５の断面図に示
す。この実施例は複数の別個のチップに切り出す前に半
導体基板ウェハー５１１上に作り込まれたＭＥＭ５０１
ウェハーレベル封止装置５１２を提供するものである。
キャップウェハー５１６は、所定位置においてこのキャ
ップウェハーを完全に突き抜けて伸長する複数のホール
５１８を設けることによって準備される。エッチングし
たキャビティ５１５のパターンその位置が基板ウェハー
５１１上の装置５１２のパターンに対応する所定の寸法
を有する。半田層５４４はキャップウェハーのエッチン
グされていない部分、即ちキャビティ壁部５２４の頂部
面に被着される。このパターンは、装置５１２はキャビ
ティ壁部５２４によって完全に取り囲まれているが、Ｍ
ＥＭの可動部分は全方向に自由に動けることとなるとい
うものである。キャップウェハー５１６のホール５１８
は好ましい実施例にあったように設けられている。キャ
ップウェハー５１６は半田を接着剤として使用して半導
体基板ウェハーに接着されて、各ウェハーを固着すると
共に、各キャビティを封止するようになっている。
す。この実施例は複数の別個のチップに切り出す前に半
導体基板ウェハー５１１上に作り込まれたＭＥＭ５０１
ウェハーレベル封止装置５１２を提供するものである。
キャップウェハー５１６は、所定位置においてこのキャ
ップウェハーを完全に突き抜けて伸長する複数のホール
５１８を設けることによって準備される。エッチングし
たキャビティ５１５のパターンその位置が基板ウェハー
５１１上の装置５１２のパターンに対応する所定の寸法
を有する。半田層５４４はキャップウェハーのエッチン
グされていない部分、即ちキャビティ壁部５２４の頂部
面に被着される。このパターンは、装置５１２はキャビ
ティ壁部５２４によって完全に取り囲まれているが、Ｍ
ＥＭの可動部分は全方向に自由に動けることとなるとい
うものである。キャップウェハー５１６のホール５１８
は好ましい実施例にあったように設けられている。キャ
ップウェハー５１６は半田を接着剤として使用して半導
体基板ウェハーに接着されて、各ウェハーを固着すると
共に、各キャビティを封止するようになっている。
【００２６】図６ａ及び６ｂは半田シール式ウェハース
ケール封止ＭＥＭ装置のための金属及び絶縁体の各層の
より詳細な構成を提供している。図６ａにおいて、能動
回路６１１及びコンタクトパッド６１３ａの間の導体６
１３は、能動回路上にパッシベーションを設けるのと同
様の材料及び技術を使用して、ＳｉＯ2、Ｓｉ3Ｎ4また
はその組合せから成る誘電体膜６２５を被着することに
よって半田及び半田付け可能な金属から電気的に絶縁さ
れている。膜６２５をパターニングしかつエッチングし
て、コンタクトパッド６１３ａを露出すると共に、ＭＥ
Ｍ動作との如何なる干渉をも回避している。Ａｕまたは
Ｐｄ等の半田と両立可能な薄膜金属層６３０が、半田シ
ールによって基板がキャップウェハーに接着されること
となる領域に設けられている。この種の半田付け可能な
金属は絶縁物及び半田付け可能な金属との間に接着層６
２６を必要とする。一般に、工業上既知の接着層はＣ
ｕ、ＣｒまたはＴｉ／Ｗであり、半田付け可能な金属は
Ｐｄ及びＡｕである。金属層６２６及び６３０は工業上
周知で、一般にフリップチップ及び基板処理に使用され
る技術を用いてＣＶＤまたはスパッタリング及びエッチ
ングにより被着される。
ケール封止ＭＥＭ装置のための金属及び絶縁体の各層の
より詳細な構成を提供している。図６ａにおいて、能動
回路６１１及びコンタクトパッド６１３ａの間の導体６
１３は、能動回路上にパッシベーションを設けるのと同
様の材料及び技術を使用して、ＳｉＯ2、Ｓｉ3Ｎ4また
はその組合せから成る誘電体膜６２５を被着することに
よって半田及び半田付け可能な金属から電気的に絶縁さ
れている。膜６２５をパターニングしかつエッチングし
て、コンタクトパッド６１３ａを露出すると共に、ＭＥ
Ｍ動作との如何なる干渉をも回避している。Ａｕまたは
Ｐｄ等の半田と両立可能な薄膜金属層６３０が、半田シ
ールによって基板がキャップウェハーに接着されること
となる領域に設けられている。この種の半田付け可能な
金属は絶縁物及び半田付け可能な金属との間に接着層６
２６を必要とする。一般に、工業上既知の接着層はＣ
ｕ、ＣｒまたはＴｉ／Ｗであり、半田付け可能な金属は
Ｐｄ及びＡｕである。金属層６２６及び６３０は工業上
周知で、一般にフリップチップ及び基板処理に使用され
る技術を用いてＣＶＤまたはスパッタリング及びエッチ
ングにより被着される。
【００２７】図６ｂにおいて、好ましい実施例に対して
説明したように半導体キャップウェハー６１６がパター
ニングされ、ホール６１８が設けられ、かつキャビティ
６１５がエッチング形成される。図６ｂに示すように、
ウェハー全体は二酸化シリコン、窒化物またはその組合
せから成るブランケット層６４１を、所定寸法及び位置
のキャビティ６３０のアレイとウェハーを完全に突き抜
けたホール６１８を有するウェハー上に被着することに
よって絶縁されている。接着層６４３及び半田付け可能
な金属層６４２は、エッチングした壁部６２４の頂部面
に対応するマスクのアパーチャを通してＣＶＤまたはス
パッタ技術によって被着される。半田層６４４はパター
ニングした半田付け可能な金属上にマスクを通してスパ
ッタリングを行うかまたは無電解めっきによって被着さ
れる。
説明したように半導体キャップウェハー６１６がパター
ニングされ、ホール６１８が設けられ、かつキャビティ
６１５がエッチング形成される。図６ｂに示すように、
ウェハー全体は二酸化シリコン、窒化物またはその組合
せから成るブランケット層６４１を、所定寸法及び位置
のキャビティ６３０のアレイとウェハーを完全に突き抜
けたホール６１８を有するウェハー上に被着することに
よって絶縁されている。接着層６４３及び半田付け可能
な金属層６４２は、エッチングした壁部６２４の頂部面
に対応するマスクのアパーチャを通してＣＶＤまたはス
パッタ技術によって被着される。半田層６４４はパター
ニングした半田付け可能な金属上にマスクを通してスパ
ッタリングを行うかまたは無電解めっきによって被着さ
れる。
【００２８】半田は装置のリフロー温度特性及びα線放
射率感度によって決定される正確な組成の選択におい
て、鉛を含んでいる材料または鉛を含んでいない材料の
何れであっても良い。装置を封止するのに有効な半田は
極低温インジウム材料、Ｓｎ、Ａｇ、Ｃｕ及びＳｂから
成る鉛を含まない複合材料（鋳物：Ｃａｓｔｉｎ）、ま
たは従来のＳｎ／Ｐｂ半田の何れかであることができ
る。
射率感度によって決定される正確な組成の選択におい
て、鉛を含んでいる材料または鉛を含んでいない材料の
何れであっても良い。装置を封止するのに有効な半田は
極低温インジウム材料、Ｓｎ、Ａｇ、Ｃｕ及びＳｂから
成る鉛を含まない複合材料（鋳物：Ｃａｓｔｉｎ）、ま
たは従来のＳｎ／Ｐｂ半田の何れかであることができ
る。
【００２９】２枚のウェハーは光学的または機械的手段
によって位置合せされる。ウェハーの集合体は環境制御
式チャンバ中に導かれて、プログラムした温度で加熱し
て半田をリフローさせると共に、個々の装置を封止す
る。温度及び環境上の組成は選択された半田組成に依存
している。半田のリフロープロセスは工業上周知であ
り、特定の条件は半田の製造業者によって提供される。
によって位置合せされる。ウェハーの集合体は環境制御
式チャンバ中に導かれて、プログラムした温度で加熱し
て半田をリフローさせると共に、個々の装置を封止す
る。温度及び環境上の組成は選択された半田組成に依存
している。半田のリフロープロセスは工業上周知であ
り、特定の条件は半田の製造業者によって提供される。
【００３０】能動ＭＥＭ装置を有する基板ウェハー、異
方性エッチングによって形成すると共に半田相容性金属
を有するキャビティ及び壁部のアレイを備えたキャップ
ウェハー、及びキャビティ壁部の頂部面を覆う半田層を
備えたウェハー集合体、それに半田リフローによって接
着した各ウェハーは個々のチップへの切出し及び外部の
電気的コンタクトを有する最終アセンブリに対する準備
ができている。
方性エッチングによって形成すると共に半田相容性金属
を有するキャビティ及び壁部のアレイを備えたキャップ
ウェハー、及びキャビティ壁部の頂部面を覆う半田層を
備えたウェハー集合体、それに半田リフローによって接
着した各ウェハーは個々のチップへの切出し及び外部の
電気的コンタクトを有する最終アセンブリに対する準備
ができている。
【００３１】一実施例において、半導体装置のコンタク
トパッドは能動装置としてオンチップ・メタライゼーシ
ョンのみを有する。絶縁または付加的金属は何ら設けら
れておらず、それなりにこの装置はガラス封止の実施例
で前に説明したようにプラスチックパッケージへのアセ
ンブリに対する準備ができている。
トパッドは能動装置としてオンチップ・メタライゼーシ
ョンのみを有する。絶縁または付加的金属は何ら設けら
れておらず、それなりにこの装置はガラス封止の実施例
で前に説明したようにプラスチックパッケージへのアセ
ンブリに対する準備ができている。
【００３２】図７に示すまた別の実施例において、コン
タクトパッドは以下の金属層、即ち、オンチップ・メタ
ライゼーションと同様の層７１３ａ、接着層７２６及び
半田付け可能な金属層７３０を備えている。接着及び半
田相容性層はＣＶＤまたはスパッタリングによって被着
され、図６ａで説明したと同じオペレーションでパター
ニングされている。コンタクトパッド７１３ａ上のＡｕ
またはＰｄから成る半田付け可能な金属層７３０はワイ
ヤボンディングと両立可能であり、または図７に示すよ
うに、例えばボールグリッドアレイ（ＢＧＡ：ｂａｌｌ
ｇｒｉｄ ａｒｒａｙ）またはチップスケールパッケ
ージ（ＣＳＰ：ｃｈｉｐ ｓｃａｌｅｐａｃｋａｇｅ）
等のエリアアレイパッケージングのために直接基板と接
合するように半田ボール７５０によってキャップ７１６
中のホール７１８を通してコンタクトすることができ
る。
タクトパッドは以下の金属層、即ち、オンチップ・メタ
ライゼーションと同様の層７１３ａ、接着層７２６及び
半田付け可能な金属層７３０を備えている。接着及び半
田相容性層はＣＶＤまたはスパッタリングによって被着
され、図６ａで説明したと同じオペレーションでパター
ニングされている。コンタクトパッド７１３ａ上のＡｕ
またはＰｄから成る半田付け可能な金属層７３０はワイ
ヤボンディングと両立可能であり、または図７に示すよ
うに、例えばボールグリッドアレイ（ＢＧＡ：ｂａｌｌ
ｇｒｉｄ ａｒｒａｙ）またはチップスケールパッケ
ージ（ＣＳＰ：ｃｈｉｐ ｓｃａｌｅｐａｃｋａｇｅ）
等のエリアアレイパッケージングのために直接基板と接
合するように半田ボール７５０によってキャップ７１６
中のホール７１８を通してコンタクトすることができ
る。
【００３３】図８はキャップウェハーの第２の面８３５
の一部分の概略図を提供している。スクライブストリー
ト８２６のアレイはアセンブルした装置を分離するため
に設けられている。ウェハーを通したホール８１８は各
装置領域内に設けられている。電気的導電性金属及び半
田８４４によって覆われている頂部面を有するキャビテ
ィ壁部の位置及び領域は金属によって輪郭を描かれてい
る。キャビティ壁部の導電性頂部面８４４は、前述した
ように、誘電体膜によって能動装置から絶縁分離した電
気的導電性リングをもたらしている。また別の実施例で
は、導電性リングは予め選択した位置で電気的にコンタ
クトして、能動装置のアースリングを形成する。
の一部分の概略図を提供している。スクライブストリー
ト８２６のアレイはアセンブルした装置を分離するため
に設けられている。ウェハーを通したホール８１８は各
装置領域内に設けられている。電気的導電性金属及び半
田８４４によって覆われている頂部面を有するキャビテ
ィ壁部の位置及び領域は金属によって輪郭を描かれてい
る。キャビティ壁部の導電性頂部面８４４は、前述した
ように、誘電体膜によって能動装置から絶縁分離した電
気的導電性リングをもたらしている。また別の実施例で
は、導電性リングは予め選択した位置で電気的にコンタ
クトして、能動装置のアースリングを形成する。
【００３４】ウェハースケール封止装置のガラス封止と
比較した半田の幾つかの利点は、潜在的により低い温度
処理と、各装置の周囲のキャップ封止における電気的ア
ースリングの有用性と、次のレベルの相互接続に対する
半田コンタクトを有するＢＧＡ及びＣＳＰ等のより新し
い領域アレイパッケージと各装置が両立可能であるとい
うことである。
比較した半田の幾つかの利点は、潜在的により低い温度
処理と、各装置の周囲のキャップ封止における電気的ア
ースリングの有用性と、次のレベルの相互接続に対する
半田コンタクトを有するＢＧＡ及びＣＳＰ等のより新し
い領域アレイパッケージと各装置が両立可能であるとい
うことである。
【００３５】シリコン基板及びキャップの中に包まれる
半導体チップを有するウェハーレベルのパッケージにつ
いて好ましい実施例を説明したが、この方法はマルチチ
ップ機能デバイスを形成するウェハーレベルパッケージ
の各キャビティ内の多数のチップに応用可能であること
を了知すべきである。
半導体チップを有するウェハーレベルのパッケージにつ
いて好ましい実施例を説明したが、この方法はマルチチ
ップ機能デバイスを形成するウェハーレベルパッケージ
の各キャビティ内の多数のチップに応用可能であること
を了知すべきである。
【００３６】要約すると、改良式ＭＥＭウェハーレベル
封止装置と、ウェハーが個々の装置に切り出される前に
半導体基板上に作り込んだＭＥＭ装置の製造方法を示し
てきた。各個々の装置は、キャビティの位置が基板ウェ
ハー上の能動装置の位置に対応している第２のシリコン
ウェハーに所定サイズにキャビティをエッチング形成す
ることによってハーメチック・エンクロージャの中に封
止される。キャビティの頂部面はマスク中のアパーチャ
を介してスパッタリングで被着したガラス膜で覆われて
いる。２枚のウェハーは位置合せされ、ガラスをリフロ
ーして、各能動装置の周囲にハーメチックシールを形成
する。キャップを通したホールは、能動回路に電気的に
接続した基板上のコンタクトパッドと位置合せしてい
る。
封止装置と、ウェハーが個々の装置に切り出される前に
半導体基板上に作り込んだＭＥＭ装置の製造方法を示し
てきた。各個々の装置は、キャビティの位置が基板ウェ
ハー上の能動装置の位置に対応している第２のシリコン
ウェハーに所定サイズにキャビティをエッチング形成す
ることによってハーメチック・エンクロージャの中に封
止される。キャビティの頂部面はマスク中のアパーチャ
を介してスパッタリングで被着したガラス膜で覆われて
いる。２枚のウェハーは位置合せされ、ガラスをリフロ
ーして、各能動装置の周囲にハーメチックシールを形成
する。キャップを通したホールは、能動回路に電気的に
接続した基板上のコンタクトパッドと位置合せしてい
る。
【００３７】薄いガラスはガラスの流れ出しを最小限に
抑え、狭いキャビティ壁部と結合し、能動回路及び露出
したコンタクトパッドの間の導体の長さを短く維持でき
るようにすることによって、導体の抵抗を最小化してい
る。このコンパクトな設計は更に、より大きな導体スペ
ーシングを必要とするプロセスにおけるよりもウェハー
当りより多くの装置の製造を可能にする。プロセス及び
設備は高容積半導体生産におけるプロセス及び設備と矛
盾がない。
抑え、狭いキャビティ壁部と結合し、能動回路及び露出
したコンタクトパッドの間の導体の長さを短く維持でき
るようにすることによって、導体の抵抗を最小化してい
る。このコンパクトな設計は更に、より大きな導体スペ
ーシングを必要とするプロセスにおけるよりもウェハー
当りより多くの装置の製造を可能にする。プロセス及び
設備は高容積半導体生産におけるプロセス及び設備と矛
盾がない。
【００３８】装置が半田のリフローによって封止され
る、同一のエッチングしたキャップウェハー及び基板ウ
ェハーを利用する代替的プロセスについて説明した。
る、同一のエッチングしたキャップウェハー及び基板ウ
ェハーを利用する代替的プロセスについて説明した。
【００３９】以上、この発明の好ましい実施例及び幾つ
かの代替的応用について説明したが、特許請求の範囲で
述べているこの発明の精神及び範囲から逸脱することな
く本願で説明した特定の詳細事項から種々の修正を行い
得ることが了知される。
かの代替的応用について説明したが、特許請求の範囲で
述べているこの発明の精神及び範囲から逸脱することな
く本願で説明した特定の詳細事項から種々の修正を行い
得ることが了知される。
【００４０】以上の説明に関して更に以下の項を開示す
る。
る。
【００４１】（１）マイクロ電気機械式ウェハーレベル
封止装置において、半導体基板ウェハー上に作り込んだ
複数の装置と、シリコンウェハーから形成したキャップ
ウェハー、前記基板ウェハー上の能動装置に対応するパ
ターンにエッチングした所定高さのキャビティのアレ
イ、及びエッチングされない領域を覆うガラスから成る
薄膜と、前記個別装置のおのおのが所定寸法のキャビテ
ィ中に封止されるように接着剤として前記薄膜ガラスを
使用して前記キャップウェハーを前記半導体ウェハーに
接着することによって形成したハーメチック・シール
と、前記半導体ウェハー上に作り込んだ各装置との電気
的結合をもたらす前記基板ウェハーの表面に形成した少
なくとも１つの導体と、前記キャビティの外部から前記
導体のおのおのに対するアクセスをもたらす前記キャッ
プウェハー中に作り込んだホールのアレイと、を具備し
たことを特徴とするマイクロ電気機械式装置。
封止装置において、半導体基板ウェハー上に作り込んだ
複数の装置と、シリコンウェハーから形成したキャップ
ウェハー、前記基板ウェハー上の能動装置に対応するパ
ターンにエッチングした所定高さのキャビティのアレ
イ、及びエッチングされない領域を覆うガラスから成る
薄膜と、前記個別装置のおのおのが所定寸法のキャビテ
ィ中に封止されるように接着剤として前記薄膜ガラスを
使用して前記キャップウェハーを前記半導体ウェハーに
接着することによって形成したハーメチック・シール
と、前記半導体ウェハー上に作り込んだ各装置との電気
的結合をもたらす前記基板ウェハーの表面に形成した少
なくとも１つの導体と、前記キャビティの外部から前記
導体のおのおのに対するアクセスをもたらす前記キャッ
プウェハー中に作り込んだホールのアレイと、を具備し
たことを特徴とするマイクロ電気機械式装置。
【００４２】（２）第１項記載のマイクロ電気機械式装
置において、前記装置はＲＦはスイッチを備えたことを
特徴とする前記マイクロ電気機械式装置。
置において、前記装置はＲＦはスイッチを備えたことを
特徴とする前記マイクロ電気機械式装置。
【００４３】（３）第１項記載のマイクロ電気機械式装
置において、前記各導体は等しい長さと抵抗率を有する
ことを特徴とする前記マイクロ電気機械式装置。
置において、前記各導体は等しい長さと抵抗率を有する
ことを特徴とする前記マイクロ電気機械式装置。
【００４４】（４）第１項記載のマイクロ電気機械式装
置において、前記ガラスの厚さは０．５から５．０μｍ
の範囲であることを特徴とする前記マイクロ電気機械式
装置。
置において、前記ガラスの厚さは０．５から５．０μｍ
の範囲であることを特徴とする前記マイクロ電気機械式
装置。
【００４５】（５）第１項記載のマイクロ電気機械式装
置において、前記キャビティの各壁部は厚さが０．０５
から０．２ｍｍの範囲にあるシリコンを備えたことを特
徴とする前記マイクロ電気機械式装置。
置において、前記キャビティの各壁部は厚さが０．０５
から０．２ｍｍの範囲にあるシリコンを備えたことを特
徴とする前記マイクロ電気機械式装置。
【００４６】（６）ＲＦスイッチマイクロ電気機械式ウ
ェハーレベル封止装置において、半導体基板ウェハー上
に作り込んだ複数の装置と、前記基板ウェハー上の能動
装置のおのおのに対応するパターンにエッチングした所
定高さのキャビティのアレイを有するシリコンウェハー
から形成したキャップウェハーであって、前記キャビテ
ィの各壁部の厚さが０．０５から０．２ｍｍの範囲にあ
り、かつエッチングされない領域を覆うガラスからなる
薄膜の厚さが０．５から５．０μｍの範囲にある前記キ
ャップウェハーと、各個別装置が所定寸法のキャビティ
中に封止されるように、前記薄膜ガラスを接着剤として
使用して前記半導体ウェハーに前記キャップウェハーを
接着することによって形成するハーメチック・シール
と、前記基板ウェハー上に作り込んだ各装置に対する電
気的結合をもたらす前記基板ウェハーの表面に形成した
等しい長さ及び抵抗率の１つ以上の導体と、キャビティ
の外部からの前記導体のおのおのに対するアクセスをも
たらす前記キャップウェハー中に作り込んだボールのア
レイと、を具備したことを特徴とする前記ＲＦスイッチ
マイクロ電気機械式ウェハーレベル封止装置。
ェハーレベル封止装置において、半導体基板ウェハー上
に作り込んだ複数の装置と、前記基板ウェハー上の能動
装置のおのおのに対応するパターンにエッチングした所
定高さのキャビティのアレイを有するシリコンウェハー
から形成したキャップウェハーであって、前記キャビテ
ィの各壁部の厚さが０．０５から０．２ｍｍの範囲にあ
り、かつエッチングされない領域を覆うガラスからなる
薄膜の厚さが０．５から５．０μｍの範囲にある前記キ
ャップウェハーと、各個別装置が所定寸法のキャビティ
中に封止されるように、前記薄膜ガラスを接着剤として
使用して前記半導体ウェハーに前記キャップウェハーを
接着することによって形成するハーメチック・シール
と、前記基板ウェハー上に作り込んだ各装置に対する電
気的結合をもたらす前記基板ウェハーの表面に形成した
等しい長さ及び抵抗率の１つ以上の導体と、キャビティ
の外部からの前記導体のおのおのに対するアクセスをも
たらす前記キャップウェハー中に作り込んだボールのア
レイと、を具備したことを特徴とする前記ＲＦスイッチ
マイクロ電気機械式ウェハーレベル封止装置。
【００４７】（７）第１項記載のマイクロ電気機械式ウ
ェハーレベル封止装置において、前記装置は多数のチッ
プを備えたことを特徴とする前記マイクロ電気機械式ウ
ェハーレベル封止装置。
ェハーレベル封止装置において、前記装置は多数のチッ
プを備えたことを特徴とする前記マイクロ電気機械式ウ
ェハーレベル封止装置。
【００４８】（８）プラスチック封止型マイクロ電気機
械式装置において、シリコンキャップ中のキャビティ内
に封止される半導体装置であって、前記キャップがガラ
スから成る薄膜によって装置基板に接着されてなる前記
半導体装置と、前記装置に電気的に結合すると共に、封
止したキャビティの外部に伸長し、かつおのおのが前記
キャップ中のホールによってアクセス可能である前記装
置基板上の１つ以上の導体と、前記導体のおのおの及び
リードフレーム間の各ワイヤボンド接続部と、を具備
し、前記各装置がプラスチック成形材料中に封されるこ
と、を特徴とする前記プラスチック封止型マイクロ電気
機械式装置。
械式装置において、シリコンキャップ中のキャビティ内
に封止される半導体装置であって、前記キャップがガラ
スから成る薄膜によって装置基板に接着されてなる前記
半導体装置と、前記装置に電気的に結合すると共に、封
止したキャビティの外部に伸長し、かつおのおのが前記
キャップ中のホールによってアクセス可能である前記装
置基板上の１つ以上の導体と、前記導体のおのおの及び
リードフレーム間の各ワイヤボンド接続部と、を具備
し、前記各装置がプラスチック成形材料中に封されるこ
と、を特徴とする前記プラスチック封止型マイクロ電気
機械式装置。
【００４９】（９）マイクロ電気機械式ウェハーレベル
封止装置を形成する方法において、各装置と電気的に結
合する表面に少なくとも１つの導体を有する半導体基板
ウェハー上に作り込んだ複数の装置をもたらす段階と、
前記基板ウェハー上の能動装置に対応するパターンにエ
ッチングした所定高さのキャビティのアレイを有するシ
リコンウェハーから形成したキャップウェハー、エッチ
ングされない領域を覆うガラスから成る薄膜、及び前記
導体のおのおのに対するアクセスをもたらす前記キャッ
プ中に作り込んだ少なくとも１つのホールをもたらす段
階と、前記基板ウェハー及びキャップウェハーを位置合
せする段階と、各個別装置を所定寸法のキャビティ中に
封止するように前記薄膜ガラスを接着剤として使用して
加熱によって前記キャップウェハーを前記半導体ウェハ
ーに接着する段階と、ウェハー集合体を個々のチップに
切断する段階と、を具備したことを特徴とする前記方
法。
封止装置を形成する方法において、各装置と電気的に結
合する表面に少なくとも１つの導体を有する半導体基板
ウェハー上に作り込んだ複数の装置をもたらす段階と、
前記基板ウェハー上の能動装置に対応するパターンにエ
ッチングした所定高さのキャビティのアレイを有するシ
リコンウェハーから形成したキャップウェハー、エッチ
ングされない領域を覆うガラスから成る薄膜、及び前記
導体のおのおのに対するアクセスをもたらす前記キャッ
プ中に作り込んだ少なくとも１つのホールをもたらす段
階と、前記基板ウェハー及びキャップウェハーを位置合
せする段階と、各個別装置を所定寸法のキャビティ中に
封止するように前記薄膜ガラスを接着剤として使用して
加熱によって前記キャップウェハーを前記半導体ウェハ
ーに接着する段階と、ウェハー集合体を個々のチップに
切断する段階と、を具備したことを特徴とする前記方
法。
【００５０】（１０）第９項記載の方法において、前記
キャップウェハー中の各キャビティは、フォトリソグラ
フィックパターンを通してシリコンを異方性エッチング
することによって形成することを特徴とする前記方法。
キャップウェハー中の各キャビティは、フォトリソグラ
フィックパターンを通してシリコンを異方性エッチング
することによって形成することを特徴とする前記方法。
【００５１】（１１）第９項記載の方法において、アパ
ーチャの所定のパターンを有するマスクを通してスパッ
タリングすることにより、ガラスを被着することを特徴
とする前記方法。
ーチャの所定のパターンを有するマスクを通してスパッ
タリングすることにより、ガラスを被着することを特徴
とする前記方法。
【００５２】（１２）第９項記載の方法において、前記
薄膜ガラスはフォトリソグラフィ及びエッチングを使用
してパターニング形成することを特徴とする前記方法。
薄膜ガラスはフォトリソグラフィ及びエッチングを使用
してパターニング形成することを特徴とする前記方法。
【００５３】（１３）第９項記載の方法において、前記
キャップウェハー中の各ホールはフォトリソグラフィッ
クパターンを通して異方性エッチングを行うことによっ
て形成することを特徴とする前記方法。
キャップウェハー中の各ホールはフォトリソグラフィッ
クパターンを通して異方性エッチングを行うことによっ
て形成することを特徴とする前記方法。
【００５４】（１４）第９項記載の方法において、各装
置は前記キャップウェハー中の各ホールを介してプロー
ブを位置決めすると共に、前記各導体とコンタクトする
ことによってウェハーの状態で電気的にテストすること
を特徴とする前記方法。
置は前記キャップウェハー中の各ホールを介してプロー
ブを位置決めすると共に、前記各導体とコンタクトする
ことによってウェハーの状態で電気的にテストすること
を特徴とする前記方法。
【００５５】（１５）マイクロ電気機械式ウェハーレベ
ル封止装置において、半導体基板ウェハー上に作り込ん
だ複数の装置と、前記基板ウェハー上の各能動装置に対
応するパターンにエッチングした所定高さの各キャビテ
ィのアレイを有するシリコンウェハーから形成したキャ
ップウェハー、及びエッチングされていない領域を覆う
半田相容性金属から成る層に接着した半田から成る膜
と、前記半導体ウェハー上に作り込んだ各装置に対する
電気的結合をもたらす前記基板ウェハーの表面上に形成
した少なくとも１つの導体であって、該導体は更に誘電
体膜及び半田相容性金属層によって覆われてなる前記導
体と、装置が所定寸法のキャビティ中に封止されるよう
に、前記半田を接着剤として使用して前記半導体ウェハ
ーに前記キャップウェハーを接着することによって生成
するハーメチック・シールと、キャビティの外部から前
記導体のおのおのに対するアクセスをもたらす前記キャ
ップウェハー中に作り込んだホールのアレイと、を具備
したことを特徴とする前記マイクロ電気機械式装置。
ル封止装置において、半導体基板ウェハー上に作り込ん
だ複数の装置と、前記基板ウェハー上の各能動装置に対
応するパターンにエッチングした所定高さの各キャビテ
ィのアレイを有するシリコンウェハーから形成したキャ
ップウェハー、及びエッチングされていない領域を覆う
半田相容性金属から成る層に接着した半田から成る膜
と、前記半導体ウェハー上に作り込んだ各装置に対する
電気的結合をもたらす前記基板ウェハーの表面上に形成
した少なくとも１つの導体であって、該導体は更に誘電
体膜及び半田相容性金属層によって覆われてなる前記導
体と、装置が所定寸法のキャビティ中に封止されるよう
に、前記半田を接着剤として使用して前記半導体ウェハ
ーに前記キャップウェハーを接着することによって生成
するハーメチック・シールと、キャビティの外部から前
記導体のおのおのに対するアクセスをもたらす前記キャ
ップウェハー中に作り込んだホールのアレイと、を具備
したことを特徴とする前記マイクロ電気機械式装置。
【００５６】（１６）第１５項記載のマイクロ電気機械
式装置において、前記キャップ中の前記各ホールを通し
て各導体に固着される半田ボールを更に具備したことを
特徴とする前記マイクロ電気機械式装置。
式装置において、前記キャップ中の前記各ホールを通し
て各導体に固着される半田ボールを更に具備したことを
特徴とする前記マイクロ電気機械式装置。
【００５７】（１７）第１５項記載のマイクロ電気機械
式装置において、前記キャップ上の各金属層によって生
成した各個別装置を取り囲む電気的アースリングを更に
具備したことを特徴とする前記マイクロ電気機械式装
置。
式装置において、前記キャップ上の各金属層によって生
成した各個別装置を取り囲む電気的アースリングを更に
具備したことを特徴とする前記マイクロ電気機械式装
置。
【００５８】（１８）マイクロ電気機械式ウェハーレベ
ル封止装置を形成する方法において、各装置に電気的に
結合した表面上の少なくとも１つの導体を有する半導体
基板上に作り込んだ複数の装置をもたらす段階と、前記
基板ウェハー上の能動装置のおのおのに対応するパター
ンにエッチングした所定高さのキャビティのアレイを有
する、シリコンウェハーから形成したキャップウェハ
ー、エッチングされない領域を覆う半田相容性金属から
成る層及び半田から成る層、及び前記導体のおのおのに
対するアクセスをもたらす前記キャップ中に形成した１
つのホールのアレイをもたらす段階と、前記基板ウェハ
ー及びキャップウェハーを位置合せする段階と、各個別
装置が所定寸法のキャビティ中に封止されるように、前
記半田及び各金属層を接着剤として使用して前記半導体
ウェハーに前記キャップウェハーを接着する段階と、ウ
ェハー集合体を個々の装置に切断する段階と、を具備し
たことを特徴とする前記方法。
ル封止装置を形成する方法において、各装置に電気的に
結合した表面上の少なくとも１つの導体を有する半導体
基板上に作り込んだ複数の装置をもたらす段階と、前記
基板ウェハー上の能動装置のおのおのに対応するパター
ンにエッチングした所定高さのキャビティのアレイを有
する、シリコンウェハーから形成したキャップウェハ
ー、エッチングされない領域を覆う半田相容性金属から
成る層及び半田から成る層、及び前記導体のおのおのに
対するアクセスをもたらす前記キャップ中に形成した１
つのホールのアレイをもたらす段階と、前記基板ウェハ
ー及びキャップウェハーを位置合せする段階と、各個別
装置が所定寸法のキャビティ中に封止されるように、前
記半田及び各金属層を接着剤として使用して前記半導体
ウェハーに前記キャップウェハーを接着する段階と、ウ
ェハー集合体を個々の装置に切断する段階と、を具備し
たことを特徴とする前記方法。
【００５９】（１９）第１８項記載の方法において、前
記半田相容性金属及び半田はアパーチャの所定のパター
ンを有するマスクを通してスパッタリングすることによ
って被着することを特徴とする前記方法。
記半田相容性金属及び半田はアパーチャの所定のパター
ンを有するマスクを通してスパッタリングすることによ
って被着することを特徴とする前記方法。
【００６０】（２０）第１８項記載の方法において、前
記半田は無電解めっきによって被着することを特徴とす
る前記方法。
記半田は無電解めっきによって被着することを特徴とす
る前記方法。
【００６１】（２１）半導体ウェハー上に作り込んだ改
良式ウェハーレベル封止型マイクロ電気機械式装置及び
技術的現状のウェハー形成及びパッケージングを使用し
たその製造方法。この装置は、各装置を取り囲むキャビ
ティを有するエッチングしたシリコンウェハーに能動回
路を有するシリコンウェハーを接着すると共に、薄膜ガ
ラス封止または半田封止の何れかによって２板のウェハ
ーを接着することによって生成されるハーメチックキャ
ビティ内に含まれる。エッチングしたウェハー及び薄膜
によって各導体は最小の長さに保たれると共に、回路の
改良式電気的制御にマッチする。更に、この装置は半田
封止型装置のアースリングに対する能力を有する。各装
置はワイヤボンド技術を用いてプラスチックパッケージ
中にパッケージするか、またはエリアアレイ半田接続式
パッケージに半田接続することができる。
良式ウェハーレベル封止型マイクロ電気機械式装置及び
技術的現状のウェハー形成及びパッケージングを使用し
たその製造方法。この装置は、各装置を取り囲むキャビ
ティを有するエッチングしたシリコンウェハーに能動回
路を有するシリコンウェハーを接着すると共に、薄膜ガ
ラス封止または半田封止の何れかによって２板のウェハ
ーを接着することによって生成されるハーメチックキャ
ビティ内に含まれる。エッチングしたウェハー及び薄膜
によって各導体は最小の長さに保たれると共に、回路の
改良式電気的制御にマッチする。更に、この装置は半田
封止型装置のアースリングに対する能力を有する。各装
置はワイヤボンド技術を用いてプラスチックパッケージ
中にパッケージするか、またはエリアアレイ半田接続式
パッケージに半田接続することができる。
【図１】エッチングしたキャップ及び薄膜ガラスボンデ
ィングを有するウェハーレベルのパッケージ内に封止し
た装置の断面図である。
ィングを有するウェハーレベルのパッケージ内に封止し
た装置の断面図である。
【図２】フリットガラス壁部を有する半導体ウェハーレ
ベルパッケージ内に封止した装置（従来技術）の斜視断
面図である。
ベルパッケージ内に封止した装置（従来技術）の斜視断
面図である。
【図３】ａは基板への接着の前のキャップウェハーの断
面図であり、ｂはキャップウェハーの一部分の平面図で
ある。
面図であり、ｂはキャップウェハーの一部分の平面図で
ある。
【図４】ａはウェハーレベルのパッケージ内に封止した
装置を収めるプラスチックパッケージの断面図であり、
ｂはウェハーレベルのパッケージ内に封止した装置を収
めるプラスチックパッケージの切取り平面図である。
装置を収めるプラスチックパッケージの断面図であり、
ｂはウェハーレベルのパッケージ内に封止した装置を収
めるプラスチックパッケージの切取り平面図である。
【図５】エッチングしたキャップ及びキャップと基板ウ
ェハー間の半田封止を有するウェハーレベルパッケージ
内に封止した装置の断面図である。
ェハー間の半田封止を有するウェハーレベルパッケージ
内に封止した装置の断面図である。
【図６】ａはキャップウェハーに対する半田封止の前の
基板ウェハー上の絶縁体及び金属層の断面図であり、ｂ
はキャップウェハーに対する半田封止の前のキャップウ
ェハー上の絶縁体及び金属層の断面図である。
基板ウェハー上の絶縁体及び金属層の断面図であり、ｂ
はキャップウェハーに対する半田封止の前のキャップウ
ェハー上の絶縁体及び金属層の断面図である。
【図７】エッチングしたキャップ及びキャップと基板間
の半田封止を有すると共に、導体に固着する半田ボール
を有するウェハーレベルのパッケージ内に封止した装置
の断面図である。
の半田封止を有すると共に、導体に固着する半田ボール
を有するウェハーレベルのパッケージ内に封止した装置
の断面図である。
【図８】アースリングをもたらすことができる金属リン
グを有するキャップウェハーの平面図である。
グを有するキャップウェハーの平面図である。
１１１，５１１ 基板ウェハー １１２ 半導体装置 １１３ 導体リード １１３ａ，６１３ａ，７１３ａ コンタクトパッド １１４ ガラス薄膜 １１５，５１５，６１５ キャビティ １１６，５１６，６１６，７１６ キャップウェハー １１８，５１８，６１８，７１８ ホール １２１ ウェハーレベルパッケージ １２４，５２４ キャビティ壁部 １２５ 第１の主面（頂部） １２６ スクライブストリート １３５ 第２の主面 ５０１ ＭＥＭ ５１２ ウェハーレベル封止装置 ５４４，６４４ 半田層 ６１１ 能動回路 ６１３ 導体 ６２５ 誘電体膜 ６２６，６４３，７２６ 接着層 ６３０，７３０ 金属層 ７５０ 半田ボール ８４４ 電気的導電性リング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ツェン − フワン リン アメリカ合衆国 テキサス、ダラス、ベン チマーク ドライブ 18011
Claims (2)
- 【請求項１】 マイクロ電気機械式ウェハーレベル封止
装置において、 半導体基板ウェハー上に作り込んだ複数の装置と、 シリコンウェハーから形成したキャップウェハー、前記
基板ウェハー上の能動装置に対応するパターンにエッチ
ングした所定高さのキャビティのアレイ、及びエッチン
グされない領域を覆うガラスから成る薄膜と、 前記個別装置のおのおのが所定寸法のキャビティ中に封
止されるように接着剤として前記薄膜ガラスを使用して
前記キャップウェハーを前記半導体ウェハーに接着する
ことによって形成したハーメチック・シールと、 前記半導体ウェハー上に作り込んだ各装置との電気的結
合をもたらす前記基板ウェハーの表面に形成した少なく
とも１つの導体と、 前記キャビティの外部から前記導体のおのおのに対する
アクセスをもたらす前記キャップウェハー中に作り込ん
だホールのアレイと、を具備したことを特徴とするマイ
クロ電気機械式装置。 - 【請求項２】 マイクロ電気機械式ウェハーレベル封止
装置を形成する方法において、 各装置と電気的に結合する表面に少なくとも１つの導体
を有する半導体基板ウェハー上に作り込んだ複数の装置
をもたらす段階と、 前記基板ウェハー上の能動装置に対応するパターンにエ
ッチングした所定高さのキャビティのアレイを有するシ
リコンウェハーから形成したキャップウェハー、エッチ
ングされない領域を覆うガラスから成る薄膜、及び前記
導体のおのおのに対するアクセスをもたらす前記キャッ
プ中に作り込んだ少なくとも１つのホールをもたらす段
階と、 前記基板ウェハー及びキャップウェハーを位置合せする
段階と、 各個別装置を所定寸法のキャビティ中に封止するように
前記薄膜ガラスを接着剤として使用して加熱によって前
記キャップウェハーを前記半導体ウェハーに接着する段
階と、 ウェハー集合体を個々のチップに切断する段階と、を具
備したことを特徴とする前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15756099P | 1999-10-04 | 1999-10-04 | |
| US157560 | 1999-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144117A true JP2001144117A (ja) | 2001-05-25 |
Family
ID=22564273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000305183A Abandoned JP2001144117A (ja) | 1999-10-04 | 2000-10-04 | 改良式ｍｅｍｓウェハーレベル・パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6452238B1 (ja) |
| JP (1) | JP2001144117A (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002056031A1 (en) * | 2001-01-10 | 2002-07-18 | Silverbrook Research Pty. Ltd. | Accelerometer protected by caps applied at the wafer scale |
| JP2003204005A (ja) * | 2001-12-20 | 2003-07-18 | Agilent Technol Inc | シリコンガスケットを含むウエハレベルパッケージ |
| WO2003065050A2 (en) * | 2002-01-29 | 2003-08-07 | Sensfab Pte Ltd | Method of manufacturing an accelerometer |
| KR20030083912A (ko) * | 2002-04-23 | 2003-11-01 | 전자부품연구원 | Ｍｅｍｓ 밀폐구조 일괄제조방법 |
| WO2003095357A2 (en) * | 2002-05-08 | 2003-11-20 | The Regents Of The University Of Michigan | On-wafer packaging for rf-mems |
| US6673697B2 (en) * | 2002-04-03 | 2004-01-06 | Intel Corporation | Packaging microelectromechanical structures |
| AU2002218868B2 (en) * | 2001-01-10 | 2005-02-03 | Silverbrook Research Pty Ltd | Accelerometer protected by caps applied at the wafer scale |
| JP2005503659A (ja) * | 2001-09-17 | 2005-02-03 | スタフォード，ジョン | マイクロ磁気ラッチ・リレーのパッケージおよびパッケージの方法 |
| US6893574B2 (en) * | 2001-10-23 | 2005-05-17 | Analog Devices Inc | MEMS capping method and apparatus |
| JP2005129888A (ja) * | 2003-10-03 | 2005-05-19 | Matsushita Electric Works Ltd | センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法 |
| US6900072B2 (en) | 2001-03-15 | 2005-05-31 | Reflectivity, Inc. | Method for making a micromechanical device by using a sacrificial substrate |
| KR100497154B1 (ko) * | 2002-07-25 | 2005-06-23 | 한국과학기술연구원 | 실리콘 캐비티를 이용하여 봉지화한 유기발광소자 및 그제조방법 |
| US6933163B2 (en) | 2002-09-27 | 2005-08-23 | Analog Devices, Inc. | Fabricating integrated micro-electromechanical systems using an intermediate electrode layer |
| US6940636B2 (en) | 2001-09-20 | 2005-09-06 | Analog Devices, Inc. | Optical switching apparatus and method of assembling same |
| WO2005104228A1 (en) * | 2004-04-22 | 2005-11-03 | Matsushita Electric Works, Ltd. | Sensor device, sensor system and methods for manufacturing them |
| US6964882B2 (en) | 2002-09-27 | 2005-11-15 | Analog Devices, Inc. | Fabricating complex micro-electromechanical systems using a flip bonding technique |
| US6995034B2 (en) | 2000-12-07 | 2006-02-07 | Reflectivity, Inc | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| KR100631211B1 (ko) | 2005-02-01 | 2006-10-04 | 삼성전자주식회사 | 웨이퍼 레벨 패키징 캡 및 그 캡의 제조방법 |
| US7164199B2 (en) | 2003-10-30 | 2007-01-16 | Texas Instruments Incorporated | Device packages with low stress assembly process |
| US7173324B2 (en) | 2003-10-01 | 2007-02-06 | Samsung Electro-Mechanics Co., Ltd. | Wafer level package for micro device |
| JP2007317663A (ja) * | 2006-05-24 | 2007-12-06 | Commiss Energ Atom | エネルギー回復と貯蔵機能を結合する一体化されたマイクロ部品 |
| US7307775B2 (en) | 2000-12-07 | 2007-12-11 | Texas Instruments Incorporated | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US7402878B2 (en) | 2003-05-22 | 2008-07-22 | Texas Instruments Incorporated | Packaging method for microstructure and semiconductor devices |
| US7408250B2 (en) | 2005-04-05 | 2008-08-05 | Texas Instruments Incorporated | Micromirror array device with compliant adhesive |
| US7642114B2 (en) | 2006-07-19 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical device and manufacturing method thereof |
| US7767543B2 (en) | 2005-09-06 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a micro-electro-mechanical device with a folded substrate |
| US7820470B2 (en) | 2005-07-15 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of micro-electro-mechanical device |
| CN106477510A (zh) * | 2016-11-29 | 2017-03-08 | 合肥芯福传感器技术有限公司 | 堆叠式mems传感器封装体、芯片及其制作方法 |
| TWI832831B (zh) * | 2017-12-20 | 2024-02-21 | 德商羅伯特博斯奇股份有限公司 | 用於製造微機械裝置之雷射接合方法、微機械組件及包含雷射接合連接之微機械裝置 |
Families Citing this family (119)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6550337B1 (en) * | 2000-01-19 | 2003-04-22 | Measurement Specialties, Inc. | Isolation technique for pressure sensing structure |
| US6621137B1 (en) * | 2000-10-12 | 2003-09-16 | Intel Corporation | MEMS device integrated chip package, and method of making same |
| US7345316B2 (en) * | 2000-10-25 | 2008-03-18 | Shipley Company, L.L.C. | Wafer level packaging for optoelectronic devices |
| US6932519B2 (en) | 2000-11-16 | 2005-08-23 | Shipley Company, L.L.C. | Optical device package |
| US6883977B2 (en) * | 2000-12-14 | 2005-04-26 | Shipley Company, L.L.C. | Optical device package for flip-chip mounting |
| AUPR244801A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | A method and apparatus (WSM01) |
| US6812061B1 (en) * | 2001-01-17 | 2004-11-02 | Innovative Micro Technology | Method and apparatus for assembling an array of micro-devices |
| KR100396551B1 (ko) * | 2001-02-03 | 2003-09-03 | 삼성전자주식회사 | 웨이퍼 레벨 허메틱 실링 방법 |
| US7049175B2 (en) * | 2001-11-07 | 2006-05-23 | Board Of Trustees Of The University Of Arkansas | Method of packaging RF MEMS |
| US6660564B2 (en) * | 2002-01-25 | 2003-12-09 | Sony Corporation | Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby |
| US6962514B2 (en) * | 2002-08-08 | 2005-11-08 | Applied Materials, Inc. | Method and apparatus used in fabrication of MEMS stacks |
| US6906846B2 (en) * | 2002-08-14 | 2005-06-14 | Triquint Technology Holding Co. | Micro-electro-mechanical system device and method of making same |
| US6877209B1 (en) * | 2002-08-28 | 2005-04-12 | Silicon Light Machines, Inc. | Method for sealing an active area of a surface acoustic wave device on a wafer |
| US7138293B2 (en) * | 2002-10-04 | 2006-11-21 | Dalsa Semiconductor Inc. | Wafer level packaging technique for microdevices |
| FR2849014B1 (fr) * | 2002-12-20 | 2005-06-10 | Commissariat Energie Atomique | Microstruture encapsulee et procede de fabrication d'une telle microstructure |
| US6770504B2 (en) * | 2003-01-06 | 2004-08-03 | Honeywell International Inc. | Methods and structure for improving wafer bow control |
| US7754537B2 (en) * | 2003-02-25 | 2010-07-13 | Tessera, Inc. | Manufacture of mountable capped chips |
| US6888233B2 (en) * | 2003-03-10 | 2005-05-03 | Honeywell International Inc. | Systems for buried electrical feedthroughs in a glass-silicon MEMS process |
| US6812558B2 (en) * | 2003-03-26 | 2004-11-02 | Northrop Grumman Corporation | Wafer scale package and method of assembly |
| US6987304B2 (en) * | 2003-05-07 | 2006-01-17 | Honeywell International Inc. | Methods and apparatus for particle reduction in MEMS devices |
| US7045868B2 (en) * | 2003-07-31 | 2006-05-16 | Motorola, Inc. | Wafer-level sealed microdevice having trench isolation and methods for making the same |
| US6777263B1 (en) * | 2003-08-21 | 2004-08-17 | Agilent Technologies, Inc. | Film deposition to enhance sealing yield of microcap wafer-level package with vias |
| US7275424B2 (en) | 2003-09-08 | 2007-10-02 | Analog Devices, Inc. | Wafer level capped sensor |
| US20050054133A1 (en) * | 2003-09-08 | 2005-03-10 | Felton Lawrence E. | Wafer level capped sensor |
| US7247246B2 (en) * | 2003-10-20 | 2007-07-24 | Atmel Corporation | Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity |
| US7823789B2 (en) | 2004-12-21 | 2010-11-02 | Cognex Technology And Investment Corporation | Low profile illumination for direct part mark readers |
| US6936918B2 (en) * | 2003-12-15 | 2005-08-30 | Analog Devices, Inc. | MEMS device with conductive path through substrate |
| US20050170609A1 (en) * | 2003-12-15 | 2005-08-04 | Alie Susan A. | Conductive bond for through-wafer interconnect |
| US20050132803A1 (en) * | 2003-12-23 | 2005-06-23 | Baldwin David J. | Low cost integrated MEMS hybrid |
| US7104129B2 (en) * | 2004-02-02 | 2006-09-12 | Invensense Inc. | Vertically integrated MEMS structure with electronics in a hermetically sealed cavity |
| US20050184304A1 (en) * | 2004-02-25 | 2005-08-25 | Gupta Pavan O. | Large cavity wafer-level package for MEMS |
| US7816999B2 (en) | 2004-04-12 | 2010-10-19 | Siverta, Inc. | Single-pole double-throw MEMS switch |
| US20050253283A1 (en) * | 2004-05-13 | 2005-11-17 | Dcamp Jon B | Getter deposition for vacuum packaging |
| US7381583B1 (en) | 2004-05-24 | 2008-06-03 | The United States Of America As Represented By The Secretary Of The Air Force | MEMS RF switch integrated process |
| US7145213B1 (en) | 2004-05-24 | 2006-12-05 | The United States Of America As Represented By The Secretary Of The Air Force | MEMS RF switch integrated process |
| US7608534B2 (en) * | 2004-06-02 | 2009-10-27 | Analog Devices, Inc. | Interconnection of through-wafer vias using bridge structures |
| TWI236111B (en) * | 2004-06-30 | 2005-07-11 | Ind Tech Res Inst | Apparatus and method for wafer level packaging |
| US20060076631A1 (en) * | 2004-09-27 | 2006-04-13 | Lauren Palmateer | Method and system for providing MEMS device package with secondary seal |
| US20060076634A1 (en) | 2004-09-27 | 2006-04-13 | Lauren Palmateer | Method and system for packaging MEMS devices with incorporated getter |
| US7259449B2 (en) * | 2004-09-27 | 2007-08-21 | Idc, Llc | Method and system for sealing a substrate |
| US20060102597A1 (en) * | 2004-11-16 | 2006-05-18 | Exponent, Inc. | Electron beam welding method and apparatus using controlled volumetric heating |
| US7482193B2 (en) * | 2004-12-20 | 2009-01-27 | Honeywell International Inc. | Injection-molded package for MEMS inertial sensor |
| TWI287634B (en) * | 2004-12-31 | 2007-10-01 | Wen-Chang Dung | Micro-electromechanical probe circuit film, method for making the same and applications thereof |
| US7442570B2 (en) * | 2005-03-18 | 2008-10-28 | Invensence Inc. | Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom |
| US20060211233A1 (en) * | 2005-03-21 | 2006-09-21 | Skyworks Solutions, Inc. | Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure |
| US7287687B2 (en) * | 2005-03-22 | 2007-10-30 | I.C.A.R.D., L.L.C. | System and method for regulating alcohol consumption |
| US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
| US7576426B2 (en) * | 2005-04-01 | 2009-08-18 | Skyworks Solutions, Inc. | Wafer level package including a device wafer integrated with a passive component |
| US7228177B2 (en) * | 2005-04-26 | 2007-06-05 | Medtronic, Inc. | Chip level biostable interconnect for implantable medical devices |
| TW200644165A (en) * | 2005-05-04 | 2006-12-16 | Icemos Technology Corp | Silicon wafer having through-wafer vias |
| US20080099924A1 (en) * | 2005-05-04 | 2008-05-01 | Icemos Technology Corporation | Silicon Wafer Having Through-Wafer Vias With A Predetermined Geometric Shape |
| WO2006124597A2 (en) * | 2005-05-12 | 2006-11-23 | Foster Ron B | Infinitely stackable interconnect device and method |
| US7337671B2 (en) | 2005-06-03 | 2008-03-04 | Georgia Tech Research Corp. | Capacitive microaccelerometers and fabrication methods |
| US7521351B2 (en) | 2005-06-30 | 2009-04-21 | Infineon Technologies Ag | Method for forming a semiconductor product and semiconductor product |
| US8217473B2 (en) * | 2005-07-29 | 2012-07-10 | Hewlett-Packard Development Company, L.P. | Micro electro-mechanical system packaging and interconnect |
| US20070048887A1 (en) * | 2005-08-26 | 2007-03-01 | Innovative Micro Technology | Wafer level hermetic bond using metal alloy |
| US7491567B2 (en) * | 2005-11-22 | 2009-02-17 | Honeywell International Inc. | MEMS device packaging methods |
| US20070114643A1 (en) * | 2005-11-22 | 2007-05-24 | Honeywell International Inc. | Mems flip-chip packaging |
| US7561334B2 (en) | 2005-12-20 | 2009-07-14 | Qualcomm Mems Technologies, Inc. | Method and apparatus for reducing back-glass deflection in an interferometric modulator display device |
| US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US20070178666A1 (en) * | 2006-01-31 | 2007-08-02 | Stats Chippac Ltd. | Integrated circuit system with waferscale spacer system |
| US7414310B2 (en) * | 2006-02-02 | 2008-08-19 | Stats Chippac Ltd. | Waferscale package system |
| WO2007120887A2 (en) * | 2006-04-13 | 2007-10-25 | Qualcomm Mems Technologies, Inc | Packaging a mems device using a frame |
| US7578189B1 (en) | 2006-05-10 | 2009-08-25 | Qualtre, Inc. | Three-axis accelerometers |
| EP1860418A1 (en) * | 2006-05-23 | 2007-11-28 | Sensirion AG | A method for fabricating a pressure sensor using SOI wafers |
| EP1860417B1 (en) * | 2006-05-23 | 2011-05-25 | Sensirion Holding AG | A pressure sensor having a chamber and a method for fabricating the same |
| US7767484B2 (en) * | 2006-05-31 | 2010-08-03 | Georgia Tech Research Corporation | Method for sealing and backside releasing of microelectromechanical systems |
| EP2029473A2 (en) | 2006-06-21 | 2009-03-04 | Qualcomm Incorporated | Method for packaging an optical mems device |
| US7635606B2 (en) * | 2006-08-02 | 2009-12-22 | Skyworks Solutions, Inc. | Wafer level package with cavities for active devices |
| US20080087979A1 (en) * | 2006-10-13 | 2008-04-17 | Analog Devices, Inc. | Integrated Circuit with Back Side Conductive Paths |
| KR100786848B1 (ko) * | 2006-11-03 | 2007-12-20 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
| DE102007002725A1 (de) * | 2007-01-18 | 2008-07-31 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Gehäuse für in mobilen Anwendungen eingesetzte mikromechanische und mikrooptische Bauelemente |
| US7652305B2 (en) * | 2007-02-23 | 2010-01-26 | Corning Incorporated | Methods and apparatus to improve frit-sealed glass package |
| US20080217708A1 (en) * | 2007-03-09 | 2008-09-11 | Skyworks Solutions, Inc. | Integrated passive cap in a system-in-package |
| FR2916056A1 (fr) * | 2007-05-10 | 2008-11-14 | St Microelectronics Sa | Exploration d'une cavite avec plusieurs capteurs d'image |
| KR100826393B1 (ko) * | 2007-05-22 | 2008-05-02 | 삼성전기주식회사 | 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법 |
| DE102007034888B3 (de) * | 2007-07-16 | 2009-01-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mikrosystem und Verfahren zum Herstellen eines Mikrosystems |
| US8324728B2 (en) * | 2007-11-30 | 2012-12-04 | Skyworks Solutions, Inc. | Wafer level packaging using flip chip mounting |
| US8900931B2 (en) * | 2007-12-26 | 2014-12-02 | Skyworks Solutions, Inc. | In-situ cavity integrated circuit package |
| DE102008012384A1 (de) * | 2008-03-04 | 2009-09-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Deckel für Mikro-Systeme und Verfahren zur Herstellung eines Deckels |
| KR20090109969A (ko) * | 2008-04-17 | 2009-10-21 | 한국전자통신연구원 | 웨이퍼 레벨 패키지 및 그 제조 방법 |
| US20100020382A1 (en) * | 2008-07-22 | 2010-01-28 | Qualcomm Mems Technologies, Inc. | Spacer for mems device |
| TW201004857A (en) * | 2008-07-23 | 2010-02-01 | Ind Tech Res Inst | A packaging structure and method for integration of microelectronics and MEMS devices by 3D stacking |
| EP2159558A1 (en) * | 2008-08-28 | 2010-03-03 | Sensirion AG | A method for manufacturing an integrated pressure sensor |
| MY149251A (en) * | 2008-10-23 | 2013-07-31 | Carsem M Sdn Bhd | Wafer-level package using stud bump coated with solder |
| US8196475B2 (en) * | 2009-03-16 | 2012-06-12 | Kavlico Corporation | Cointegrated MEMS sensor and method |
| TWI388038B (zh) * | 2009-07-23 | 2013-03-01 | Ind Tech Res Inst | 感測元件結構與製造方法 |
| US9097524B2 (en) | 2009-09-11 | 2015-08-04 | Invensense, Inc. | MEMS device with improved spring system |
| US8534127B2 (en) | 2009-09-11 | 2013-09-17 | Invensense, Inc. | Extension-mode angular velocity sensor |
| US8379392B2 (en) | 2009-10-23 | 2013-02-19 | Qualcomm Mems Technologies, Inc. | Light-based sealing and device packaging |
| US8567246B2 (en) | 2010-10-12 | 2013-10-29 | Invensense, Inc. | Integrated MEMS device and method of use |
| US9664750B2 (en) | 2011-01-11 | 2017-05-30 | Invensense, Inc. | In-plane sensing Lorentz force magnetometer |
| US8860409B2 (en) | 2011-01-11 | 2014-10-14 | Invensense, Inc. | Micromachined resonant magnetic field sensors |
| US8947081B2 (en) | 2011-01-11 | 2015-02-03 | Invensense, Inc. | Micromachined resonant magnetic field sensors |
| US20120199920A1 (en) * | 2011-02-03 | 2012-08-09 | Zhuqing Zhang | Structured glass wafer for packaging a microelectromechanical-system (mems) wafer |
| US8546240B2 (en) | 2011-11-11 | 2013-10-01 | International Business Machines Corporation | Methods of manufacturing integrated semiconductor devices with single crystalline beam |
| US9105751B2 (en) | 2011-11-11 | 2015-08-11 | International Business Machines Corporation | Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure |
| US8629036B2 (en) | 2011-11-11 | 2014-01-14 | International Business Machines Corporation | Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure |
| US8779531B2 (en) | 2011-12-28 | 2014-07-15 | Utc Fire & Security Corporation | Two-wafer MEMS ionization device |
| US8791557B2 (en) | 2012-05-02 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Microelectromechanical device with integrated package |
| EP2883242A1 (de) | 2012-08-10 | 2015-06-17 | Gottfried Wilhelm Leibniz Universität Hannover | Verfahren zum herstellen eines hermetisch abgeschlossenen gehäuses |
| US20140306327A1 (en) | 2013-04-13 | 2014-10-16 | Infineon Technologies Ag | Semiconductor device and method of manufacturing thereof |
| US9859179B2 (en) * | 2013-09-27 | 2018-01-02 | Kyocera Corporation | Lid body, package, and electronic apparatus |
| EP3367082A1 (en) | 2013-11-06 | 2018-08-29 | Invensense, Inc. | Pressure sensor |
| EP2871455B1 (en) | 2013-11-06 | 2020-03-04 | Invensense, Inc. | Pressure sensor |
| DE102014202220B3 (de) * | 2013-12-03 | 2015-05-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung eines Deckelsubstrats und gehäustes strahlungsemittierendes Bauelement |
| US9162874B2 (en) * | 2014-01-22 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method forming the same |
| EP3257074A1 (en) | 2015-02-11 | 2017-12-20 | InvenSense, Inc. | 3D INTEGRATION USING Al-Ge EUTECTIC BOND INTERCONNECT |
| EP3076146B1 (en) | 2015-04-02 | 2020-05-06 | Invensense, Inc. | Pressure sensor |
| US10192850B1 (en) | 2016-09-19 | 2019-01-29 | Sitime Corporation | Bonding process with inhibited oxide formation |
| US10301171B1 (en) | 2017-11-13 | 2019-05-28 | Globalfoundries Singapore Pte. Ltd. | Wafer level packaging for MEMS device |
| US10793421B2 (en) | 2017-11-13 | 2020-10-06 | Vanguard International Semiconductor Singapore Pte. Ltd. | Wafer level encapsulation for MEMS device |
| US10574025B2 (en) * | 2018-01-26 | 2020-02-25 | Lightwave Logic Inc. | Hermetic capsule and method for a monolithic photonic integrated circuit |
| US11764117B2 (en) | 2018-04-03 | 2023-09-19 | Corning Incorporated | Hermetically sealed optically transparent wafer-level packages and methods for making the same |
| US11225409B2 (en) | 2018-09-17 | 2022-01-18 | Invensense, Inc. | Sensor with integrated heater |
| US11326972B2 (en) | 2019-05-17 | 2022-05-10 | Invensense, Inc. | Pressure sensor with improve hermeticity |
| KR102298516B1 (ko) * | 2020-02-28 | 2021-09-27 | 주식회사 웨이브피아 | 임피던스 매칭 기능이 내장된 허매틱 알에프 칩 패키지용 리드 프레임 |
| US11804416B2 (en) * | 2020-09-08 | 2023-10-31 | UTAC Headquarters Pte. Ltd. | Semiconductor device and method of forming protective layer around cavity of semiconductor die |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873871A (en) * | 1988-06-17 | 1989-10-17 | Motorola, Inc. | Mechanical field effect transistor sensor |
| US5608263A (en) * | 1994-09-06 | 1997-03-04 | The Regents Of The University Of Michigan | Micromachined self packaged circuits for high-frequency applications |
| DE19757197A1 (de) * | 1997-12-22 | 1999-06-24 | Bosch Gmbh Robert | Herstellungsverfahren für mikromechanische Vorrichtung |
| US6091082A (en) * | 1998-02-17 | 2000-07-18 | Stmicroelectronics, Inc. | Electrostatic discharge protection for integrated circuit sensor passivation |
| US6326682B1 (en) * | 1998-12-21 | 2001-12-04 | Kulite Semiconductor Products | Hermetically sealed transducer and methods for producing the same |
| US6310371B1 (en) * | 1999-10-08 | 2001-10-30 | United Microelectronics Corp. | Fingerprint sensor chip |
-
2000
- 2000-09-27 US US09/671,487 patent/US6452238B1/en not_active Expired - Lifetime
- 2000-10-04 JP JP2000305183A patent/JP2001144117A/ja not_active Abandoned
-
2002
- 2002-07-23 US US10/200,979 patent/US6743656B2/en not_active Expired - Lifetime
Cited By (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995040B2 (en) | 2000-12-07 | 2006-02-07 | Reflectivity, Inc | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US6969635B2 (en) | 2000-12-07 | 2005-11-29 | Reflectivity, Inc. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US7655492B2 (en) | 2000-12-07 | 2010-02-02 | Texas Instruments Incorporated | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US7586668B2 (en) | 2000-12-07 | 2009-09-08 | Texas Instruments Incorporated | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US7449358B2 (en) | 2000-12-07 | 2008-11-11 | Texas Instruments Incorporated | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US7307775B2 (en) | 2000-12-07 | 2007-12-11 | Texas Instruments Incorporated | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US7671428B2 (en) | 2000-12-07 | 2010-03-02 | Texas Instruments Incorporated | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US7198982B2 (en) | 2000-12-07 | 2007-04-03 | Texas Instruments Incorporated | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US6995034B2 (en) | 2000-12-07 | 2006-02-07 | Reflectivity, Inc | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US7284976B2 (en) | 2001-01-10 | 2007-10-23 | Silverbrook Research Pty Ltd | Moulding assembly for forming at least one protective cap |
| AU2002218868B2 (en) * | 2001-01-10 | 2005-02-03 | Silverbrook Research Pty Ltd | Accelerometer protected by caps applied at the wafer scale |
| US6925875B2 (en) | 2001-01-10 | 2005-08-09 | Silverbrook Research Pty Ltd | Packaged accelerometer |
| WO2002056031A1 (en) * | 2001-01-10 | 2002-07-18 | Silverbrook Research Pty. Ltd. | Accelerometer protected by caps applied at the wafer scale |
| AU2002218868C1 (en) * | 2001-01-10 | 2005-11-10 | Silverbrook Research Pty Ltd | Accelerometer protected by caps applied at the wafer scale |
| US6900072B2 (en) | 2001-03-15 | 2005-05-31 | Reflectivity, Inc. | Method for making a micromechanical device by using a sacrificial substrate |
| US7629190B2 (en) | 2001-03-15 | 2009-12-08 | Texas Instruments Incorporated | Method for making a micromechanical device by using a sacrificial substrate |
| JP2005503659A (ja) * | 2001-09-17 | 2005-02-03 | スタフォード，ジョン | マイクロ磁気ラッチ・リレーのパッケージおよびパッケージの方法 |
| US6940636B2 (en) | 2001-09-20 | 2005-09-06 | Analog Devices, Inc. | Optical switching apparatus and method of assembling same |
| US6893574B2 (en) * | 2001-10-23 | 2005-05-17 | Analog Devices Inc | MEMS capping method and apparatus |
| JP4567607B2 (ja) * | 2001-12-20 | 2010-10-20 | アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド | ウエハレベルパッケージの製造方法 |
| JP2006121109A (ja) * | 2001-12-20 | 2006-05-11 | Agilent Technol Inc | ウエハレベルパッケージの製造方法 |
| JP2003204005A (ja) * | 2001-12-20 | 2003-07-18 | Agilent Technol Inc | シリコンガスケットを含むウエハレベルパッケージ |
| WO2003065050A3 (en) * | 2002-01-29 | 2004-03-25 | Sensfab Pte Ltd | Method of manufacturing an accelerometer |
| WO2003065050A2 (en) * | 2002-01-29 | 2003-08-07 | Sensfab Pte Ltd | Method of manufacturing an accelerometer |
| US6673697B2 (en) * | 2002-04-03 | 2004-01-06 | Intel Corporation | Packaging microelectromechanical structures |
| KR20030083912A (ko) * | 2002-04-23 | 2003-11-01 | 전자부품연구원 | Ｍｅｍｓ 밀폐구조 일괄제조방법 |
| WO2003095357A3 (en) * | 2002-05-08 | 2004-12-02 | Univ Michigan | On-wafer packaging for rf-mems |
| WO2003095357A2 (en) * | 2002-05-08 | 2003-11-20 | The Regents Of The University Of Michigan | On-wafer packaging for rf-mems |
| KR100497154B1 (ko) * | 2002-07-25 | 2005-06-23 | 한국과학기술연구원 | 실리콘 캐비티를 이용하여 봉지화한 유기발광소자 및 그제조방법 |
| US6933163B2 (en) | 2002-09-27 | 2005-08-23 | Analog Devices, Inc. | Fabricating integrated micro-electromechanical systems using an intermediate electrode layer |
| US6964882B2 (en) | 2002-09-27 | 2005-11-15 | Analog Devices, Inc. | Fabricating complex micro-electromechanical systems using a flip bonding technique |
| US7402878B2 (en) | 2003-05-22 | 2008-07-22 | Texas Instruments Incorporated | Packaging method for microstructure and semiconductor devices |
| US7517734B2 (en) | 2003-10-01 | 2009-04-14 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a wafer level package with a cap structure for hermetically sealing a micro device |
| US7173324B2 (en) | 2003-10-01 | 2007-02-06 | Samsung Electro-Mechanics Co., Ltd. | Wafer level package for micro device |
| JP4539155B2 (ja) * | 2003-10-03 | 2010-09-08 | パナソニック電工株式会社 | センサシステムの製造方法 |
| JP2005129888A (ja) * | 2003-10-03 | 2005-05-19 | Matsushita Electric Works Ltd | センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法 |
| US7164199B2 (en) | 2003-10-30 | 2007-01-16 | Texas Instruments Incorporated | Device packages with low stress assembly process |
| WO2005104228A1 (en) * | 2004-04-22 | 2005-11-03 | Matsushita Electric Works, Ltd. | Sensor device, sensor system and methods for manufacturing them |
| US7642611B2 (en) | 2004-04-22 | 2010-01-05 | Panasonic Electric Works Co., Ltd. | Sensor device, sensor system and methods for manufacturing them |
| KR100631211B1 (ko) | 2005-02-01 | 2006-10-04 | 삼성전자주식회사 | 웨이퍼 레벨 패키징 캡 및 그 캡의 제조방법 |
| US7408250B2 (en) | 2005-04-05 | 2008-08-05 | Texas Instruments Incorporated | Micromirror array device with compliant adhesive |
| US7820470B2 (en) | 2005-07-15 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of micro-electro-mechanical device |
| US8093088B2 (en) | 2005-07-15 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of micro-electro-mechanical device |
| US8058145B2 (en) | 2005-09-06 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Micro-electro-mechanical device and manufacturing method for the same |
| US7767543B2 (en) | 2005-09-06 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a micro-electro-mechanical device with a folded substrate |
| US8552473B2 (en) | 2005-09-06 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Micro-electro-mechanical device and manufacturing method for the same |
| JP2007317663A (ja) * | 2006-05-24 | 2007-12-06 | Commiss Energ Atom | エネルギー回復と貯蔵機能を結合する一体化されたマイクロ部品 |
| US8030651B2 (en) | 2006-07-19 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical device and manufacturing method thereof |
| US8455928B2 (en) | 2006-07-19 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical device and manufacturing method thereof |
| US7642114B2 (en) | 2006-07-19 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical device and manufacturing method thereof |
| US8759887B2 (en) | 2006-07-19 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical device and manufacturing method thereof |
| CN106477510A (zh) * | 2016-11-29 | 2017-03-08 | 合肥芯福传感器技术有限公司 | 堆叠式mems传感器封装体、芯片及其制作方法 |
| CN106477510B (zh) * | 2016-11-29 | 2018-03-20 | 合肥芯福传感器技术有限公司 | 堆叠式mems传感器封装体、芯片及其制作方法 |
| TWI832831B (zh) * | 2017-12-20 | 2024-02-21 | 德商羅伯特博斯奇股份有限公司 | 用於製造微機械裝置之雷射接合方法、微機械組件及包含雷射接合連接之微機械裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6452238B1 (en) | 2002-09-17 |
| US6743656B2 (en) | 2004-06-01 |
| US20020179986A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001144117A (ja) | 改良式ｍｅｍｓウェハーレベル・パッケージ | |
| US10913655B2 (en) | Manufacturing of integrated circuit resonator | |
| KR100370398B1 (ko) | 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법 | |
| JP3303146B2 (ja) | 半導体ウエハ・レベル・パッケージ | |
| JP5834098B2 (ja) | 微小電気機械部品の製造方法、および微小電気機械部品とその用途 | |
| US6624003B1 (en) | Integrated MEMS device and package | |
| US8569090B2 (en) | Wafer level structures and methods for fabricating and packaging MEMS | |
| US6384353B1 (en) | Micro-electromechanical system device | |
| US6953985B2 (en) | Wafer level MEMS packaging | |
| US7026223B2 (en) | Hermetic electric component package | |
| KR100934291B1 (ko) | 웨이퍼 패키징 환경에서의 ａｉ/ｇｅ 본딩 제조 방법 및생산 제품 | |
| US6828674B2 (en) | Hermetically sealed microstructure package | |
| US20040016995A1 (en) | MEMS control chip integration | |
| EP2121511B1 (en) | Method of packaging an electronic or micromechanical component | |
| US20050205951A1 (en) | Flip chip bonded micro-electromechanical system (MEMS) device | |
| US6465281B1 (en) | Method of manufacturing a semiconductor wafer level package | |
| JPH1167820A (ja) | 半導体装置及びその製造方法 | |
| CN101346815A (zh) | 微小电子机械装置及其制造方法 | |
| US7285844B2 (en) | Multiple internal seal right micro-electro-mechanical system vacuum package | |
| US20040166662A1 (en) | MEMS wafer level chip scale package | |
| JP2006186357A (ja) | センサ装置及びその製造方法 | |
| US7791183B1 (en) | Universal low cost MEM package | |
| WO2009145726A1 (en) | Micro electro mechanical device package and method of manufacturing a micro electro mechanical device package | |
| JP2007013017A (ja) | 電子デバイス装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081210 |