KR19980069960A - 저 열전도성 삽입물을 사용하여 고 열전도성 기판을 기밀 밀봉시키는 방법 - Google Patents

저 열전도성 삽입물을 사용하여 고 열전도성 기판을 기밀 밀봉시키는 방법 Download PDF

Info

Publication number
KR19980069960A
KR19980069960A KR1019970048180A KR19970048180A KR19980069960A KR 19980069960 A KR19980069960 A KR 19980069960A KR 1019970048180 A KR1019970048180 A KR 1019970048180A KR 19970048180 A KR19970048180 A KR 19970048180A KR 19980069960 A KR19980069960 A KR 19980069960A
Authority
KR
South Korea
Prior art keywords
thermal conductivity
thermally conductive
substrate
tin
insert
Prior art date
Application number
KR1019970048180A
Other languages
English (en)
Other versions
KR100260686B1 (ko
Inventor
이코노미코스라에티스
헤론레스터윈
인터란트마리오제이
Original Assignee
포만제프리엘
인터내셔널비지네스머신즈코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만제프리엘, 인터내셔널비지네스머신즈코포레이션 filed Critical 포만제프리엘
Publication of KR19980069960A publication Critical patent/KR19980069960A/ko
Application granted granted Critical
Publication of KR100260686B1 publication Critical patent/KR100260686B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 일반적으로, 저 열전도성 삽입물(interposer) 및 그의 구조물을 사용하여 질화 알루미늄 기판과 같은 고 열전도성 기판을 기밀 밀봉(hermetically sealing)시키는 신규한 방법에 관한 것이다. 더욱 특히는, 본 발명은 신규한 열 삽입물을 사용하여 질화 알루미늄 기판에 고정되는 기밀 캡(cap)에 관한 것이다. 신규한 열 삽입물은 기본적으로 저 열전도성인 금속성 물질의 코어층이 샌드위치된 비교적 고 열전도성의 금속성 물질의 층으로 이루어져 있다.

Description

저 열전도성 삽입물을 사용하여 고 열전도성 기판을 기밀 밀봉시키는 방법
본 발명은 일반적으로 저 열전도성 삽입물과 그의 구조물을 사용하여 질화 알루미늄 기판과 같은 고 열전도성 기판을 기밀 밀봉시키는 신규한 방법에 관한 것이다. 더욱 특히는, 본 발명은 신규한 열 삽입물을 사용하여 질화 알루미늄 기판에 고정되는 기밀 캡에 관한 것이다. 신규한 열 삽입물은 기본적으로 저 열전도성인 금속성 물질의 코어층이 샌드위치된 비교적 고 열전도성인 금속성 물질의 층으로 이루어져 있다.
반도체 소자는 신규한 기술의 발전으로 인해 점점 더 작아지고 점점 더 조밀해지고 있다. 그러나, 회로 밀도가 증가함에 따라서 경쟁성을 유지하기 위한 전체 칩 요건이 그에 상응하게 증가하고 있다. 따라서 칩의 제조 방법과 칩을 제조하는데 사용되는 재료를 개선시키는 신규한 방법을 개발함으로써 고품질의 칩을 제조하려는 칩 제조사들의 연구가 계속되고 있다. 공정 변수를 없애거나 감소시키는 것은 현저하게 개선되었지만 공정을 개선한 것만으로는 수율과 신뢰도 둘다를 개선시키는데 충분하지는 않다. 그러므로, 반도체 제조사가 경쟁력을 유지하려면 신규한 방법과 구조물을 발견해야 한다.
미국 특허 제 4,020,987 호(하스코에(Hascoe))는 용기를 기밀 밀봉시키는데 사용하기 위한 천공된 연납 예비성형물 환(solder preform ring)을 성형하도록 천공된, 상부 및 하부가 얇은 합금으로 코팅된 두꺼운 합금 코어를 개시한다.
미국 특허 제 5,159,432 호(오쿠보(Ohkubo))는 우수한 열 복사성을 갖고 저 융점 유리로 기밀 밀봉되는 질화 알루미늄(AlN) 기판을 사용하는 반도체 소자용 패키지를 개시한다.
미국 특허 제 5,463,248 호(야노(Yano))는 반도체 요소가 적재된 질화 알루미늄 기판과, 밀봉 유리(sealing glass) 및 고정 유리(fixing glass)에 의해 상기 기판에 고정된 세라믹 밀봉 부재 또는 캡을 포함하는 반도체 패키지를 교시한다.
전술된 방법은 모두 기밀 밀봉을 위해서 전체 패키지가 용해로(furnace)에서 재유동(reflow)될 것을 요구한다.
그러나, 접합부 밀봉법(seam sealing)이라고 알려진 저항 연납땜 방법(resistance soldering process)을 사용하여 세라믹 기판상에 금속성 리드(lid)를 기밀 밀봉(연납땜/경납땜(solder/braze))시킬 수 있다. 세라믹 또는 유리-세라믹 패키지를 기재로 한 상기 종래의 알루미나 기판은 비교적 낮은 열전도성을 갖기 때문에, 접합부 밀봉 공정을 사용하여 연납/경납 접합부를 재유동시키는데 필요한 국소적인 가열이 쉽다.
그러나, 질화 알루미늄(AlN) 기판은 비교적 높은 열전도성을 갖도록 구성되어 있기 때문에 열 캡 또는 리드와 AlN 기판상의 밀봉 환상 금속화물 사이의 경납땜/연납땜 접합부의 습윤화(wetting)/재유동을 완결시키는데 필요한 충분한 국소적인 가열을 유지시키기가 매우 어렵다.
그러나 본 발명인들은 열 캡 또는 리드와 AlN 기판사이에 혁신적인 밀봉 환상 열 삽입물(seal ring thermal interposer)을 사용함으로써, 전자 소자를 AlN 기판의 표면에 적재시킴과 동시에 열 캡 또는 리드를 예를 들면 AlN 기판과 같은 비교적 열전도성이 높은 기판에 고정시키는데 있어서의 문제점들을 극복할 수 있는 방법을 발견하였다.
본 발명의 목적은 열 삽입물 및 그의 구조물을 사용하여 질화 알루미늄 기판과 같은 높은 열전도성 기판을 기밀 밀봉시키는 신규한 방법을 제공하는 것이다.
따라서, 본 발명의 한 목적은 신규한 열 삽입물을 사용하여 질화 알루미늄 기판과 같은 높은 열전도성 기판에 고정된 기밀 캡을 제공하는 방법 및 구조물을 제공하는 것이다.
본 발명의 또다른 목적은 기본적으로 저 열전도성인 금속성 물질의 코어층이 샌드위치된 고 열전도성인 금속성 물질의 층으로 이루어진 신규한 열 삽입물을 제공하는 것이다.
본 발명의 또다른 목적은 삽입물 코어의 TCE(열팽창계수)를 AlN 기판의 TCE와 일치시키는 것이다.
본 발명의 또다른 목적은 비교적 낮은 열전도성을 갖는 열 삽입물의 코어층을 제공하는 것이다.
본 발명의 또다른 목적은 AlN 기판의 TCE를 일치시키고 기밀 밀봉을 제공하는, 비교적 낮은 열전도성을 갖는 물질로 이루어진 리드 또는 열 캡을 제공하는 것이다.
그러므로, 한 실시태양에서 본 발명은 ① 고 열전도성 기판의 표면상에 액자(picture frame)를 형성시키는 하나이상의 밀봉 밴드(seal band)를 고 열전도성 기판의 주변부에 고정시키는 단계; ② 하나이상의 제 1 고 열전도성 물질을 상기 하나이상의 밀봉 밴드에 고정시키는 단계; ③ 하나이상의 저 열전도성 물질을 상기 하나이상의 제 1 고 열전도성 물질에 고정시키는 단계; ④ 하나이상의 제 2 열전도성 물질을 상기 하나이상의 저 열전도성 물질에 고정시키는 단계; ⑤ 상기 저 열전도성 캡을 상기 하나이상의 제 2 고 열전도성 물질에 고정시키는 단계를 포함하는, 저 열전도성 캡을 저 열전도성 기판에 고정시키는 방법을 포함한다.
또다른 실시태양에서 본 발명은 밀봉 밴드에 의해 고 열전도성 기판에 고정된 저 열전도성 캡, 제 1 고 열전도성 물질, 저 열전도성 물질 및 제 2 고 열전도성 물질을 포함하는 반도체 패키지를 포함한다.
도 1은 본 발명의 열 삽입물이 AlN 기판에 고정된 것을 보여주는 본 발명의 실시태양을 예시한다.
도 2는 캡이 본 발명의 열 삽입물을 통해 캡이 AlN 기판에 고정된 것을 보여주는 본 발명의 완전한 실시태양을 예시한다.
질화 알루미늄(AlN) 기판의 기밀 밀봉은 전형적으로는 용해로 재유동(furnace reflow) 방법에 의해 수행된다. 용해로 재유동 방법에서는 기본적으로 전체 AlN 패키지가 용해로 안에 놓인다.
이어서 용해로의 온도를 AlN 패키지의 밀봉에 사용되는 연납/경납의 재유동 온도로 상승시킨다. 용해로 재유동 방법에서 통상적으로 사용되는 연납/경납 온도는 약 225℃ 내지 약 400℃이다. 상기 높은 재유동 온도로 인해서, 몇 개만 예를 들면 반도체 칩, 디커플링 커패시터, 임의의 박막 와이어링과 같은 전자적 요소 또는 부품들을 표면 적재시키는데 심각한 결과가 생긴다.
용해로 재유동 방법을 사용했을 때 일어날 수 있는 다른 문제점은 임의의 열적 열화 뿐만 아니라 후속되는 재유동로 인한 부착된 부품들의 신뢰도이다.
접합부 밀봉법은 사용되고 있는 또다른 방법이다. 접합부 밀봉법은 전극이 접촉되는 국소적인 영역에 있는 연납/경납을 재유동시키는 저항 용접(resistance welding)을 사용한다.
접합부 밀봉법은 외부 리드-밀봉 영역에 근접한 전극 휠(electrode wheel)을 사용함을 포함한다. 이어서 전극 휠을 리드-밀봉 영역에서 제거하고 리드-밀봉 영역에서 고온을 사용하여 경납 또는 연납을 재유동시키고 이어서 리드를 리드-밀봉 영역에서 밀봉시킨다.
금속 리드의 종래의 접합부 밀봉법을 일반적으로 알루미나 및 유리-세라믹과 같은 저 열전도성 기판상에서 수행시킨다. 전극에 가해진 펄스 전류는 소간격 펄스(milisec)이다.
그러나, 질화 알루미늄과 같은 고 열전도성 기판에 상기 종래의 접합부 밀봉 방법을 사용하는 경우, 기판으로의 열 소산이 너무나 빨라 기판 밀봉 밴드로의 경납/연납의 재유동 및 습윤화가 불완전하게 된다.
그러나, 본 발명인들은 AlN 기판과 같은 고 열전도성 기판을 저 열전도성 삽입물과 함께 접합부 밀봉법을 사용하여 기밀 밀봉시킬 수 있음을 발견하였다. 이해를 쉽게 하기 위해서, 고 열전도성 기판을 AlN 기판의 구체적인 실시예에 의해 예시하였다.
본 발명의 접합부 밀봉법에서는, 리드-밀봉 영역에서만 열을 집중시키는 삽입물의 낮은 열전도성 때문에 AlN 기판상에서 국소적인 가열로 인한 신뢰도 문제가 없다.
본 발명은 바람직하게는 질화 알루미늄 기판과 같은 고 열전도성 기판의 열팽창계수(TCE)를 일치시키는 열 삽입물의 사용을 포함한다. 열 삽입물을 사용하였더니 질화 알루미늄 기판으로의 열 소산이 현저하게 감소되어 연납/경납의 용융 및 기판 밀봉 환의 후속적인 습윤화가 완전하게 달성되었다. 열 삽입물은 비교적 불량한 열전도성을 가져야 한다.
본 발명의 양태는 신규하다고 생각되며 본 발명에 특징적인 요소는 특히 첨부된 특허청구범위에서 설정되어 있다. 도면은 단지 예시 목적으로 제시되었으며 일정 비율로 도시된 것은 아니다. 더욱이, 동일한 번호는 도면에서 동일한 부분을 나타낸다. 그러나, 본 발명의 구성 및 사용 방법 그 자체는 첨부된 도면과 관련하여 기술된 상세한 설명에 따라 가장 잘 이해될 수 있을 것이다.
도 1은 본 발명의 열 삽입물(23)이 AlN 기판(10)과 같은 고 열전도성 기판(10)에 고정된 본 발명의 실시태양을 예시한다. 우선 AlN 기판(10)에서, 예를 들면 연납/경납층(13)과 같은 하나이상의 제 1 고 열전도성 물질층(13)을 질화 알루미늄 기판(10)상에 놓인 니켈/금 도금된 금속화 밀봉 환(19)과 같은 밀봉 밴드 또는 환(19)상에 형성시킨다. 고 열전도성 기판(10)은 바람직하게는 약 140W/mK 내지 약 210W/mK(와트/미터 캘빈)의 열전도성을 갖는다.
밀봉 밴드 또는 환(19)을 밴드 또는 액자와 유사한 방식으로 AlN 기판(10)의 외부 주변부에서 형성시킨다. 밀봉 밴드층(19)으로서 바람직한 물질은 몇 개만 예를 들자면 니켈/금, 금/주석, 주석/은 또는 그의 합금으로 이루어진 그룹으로부터 선택된다.
제 1 고 열전도성 물질층(13) 또는 연납/경납층(13)으로서 바람직한 물질은 몇 개만 예를 들자면 금/주석, 주석/은, 주석/납 또는 그의 합금으로 이루어진 그룹으로부터 선택된다.
이어서 제 1 연납/경납층(13)상에 하나이상의 열 삽입물 코어(23)를 형성시킨다. 열 삽입물(23)로서 바람직한 물질은 몇 개만 예를 들자면 니켈/철, 알로이(Alloy) 42, 알로이 45 또는 그의 합금으로 이루어진 그룹으로부터 선택된다. 바람직하게는, 저 열전도성 삽입물(23)은 약 14W/mK내지 약 20W/mK의 열전도성을 갖는다.
알로이 42 또는 열 삽입물(23)로서 사용할 수 있는 임의의 기타 유사한 물질을 사용하여 AlN 기판(10)의 TCE(열팽창계수)와 매우 유사한 TCE를 갖는 열 삽입물(23)을 제조할 수 있다.
예를 들면 디커플링 커패시터 또는 반도체 칩(27)과 같은 표면 적재 전자 부품(27)을 연납볼(17)과 같은 상호접속물(17)을 사용하는 것과 같은 당해 분야에 잘 공지된 방법에 의해 AlN 기판(10)에 부착시킬 수 있다. 도 2에 도시되는 바와 같이 리드 또는 캡(20)을 고정시키기 전 임의의 시점에서 전자 부품(27)을 AlN 기판(10)상에 적재시킬 수 있다. 그러나, AlN 기판(10)은 이해를 돕기 위해서 도시하지 않은 박막 와이어링 등과 같은 기타 전자 부품들을 가질 수 있다.
연납/경납층(15)과 같은 하나이상의 제 2 고 열전도성 물질층(15)을 열 삽입물(23)상에 형성시킬 수 있다. 제 2 연납/경납층(15)으로서 바람직한 물질은 몇 개만 예를 들자면 금/주석, 주석/은, 주석/납 또는 그의 합금으로 이루어진 그룹으로부터 선택된다.
제 1 열전도성 물질(13) 또는 제 2 열전도성 물질(15)의 열전도성은 바람직하게는 약 50W/mK 내지 약 60W/mK이다.
도 2는 저 열전도성 캡(20)과 같은 열 캡 또는 리드(20)가 종래의 접합부 밀봉법에 의해 본 발명의 열 삽입물(23)를 통해 AlN 기판(10)상에 고정된, 본 발명의 완전한 실시태양인 AlN 패키지(25)를 예시한다. 열 캡 또는 리드(20)는 바람직하게는 알로이 42 리드(20)이다.
리드(20)를 열 삽입물(23)상에 적당히 접합부 밀봉시킴으로써 기밀 전자 패키지(25)를 제조한다.
열 삽입물(23)을 연납/경납층(13)으로 밀봉 밴드(19)에 예비-경납땜시킴으로써 접합부 밀봉 공정 동안에 질화 알루미늄(AlN) 기판(10)으로의 열 소산이 현저히 감소됨이 밝혀졌다.
열 삽입물(23)은 또한 밀봉 밴드(19)로의 습윤화가 완결될 정도로 충분히 긴 시간동안 AlN 기판(10)으로의 열에너지의 소산을 방지한다는 것을 알았다. 이로써 전자 패키지(25)를 위한 재생가능한 기밀성(reproducible hermeticity)이 수득된다.
상기 공정에서 용해로 재유동 방법을 사용하여 제 1 연납/경납층(13) 및 삽입물 코어(23)를 밀봉 밴드(19)를 통해 AlN 기판(10)에 고정시킬 수 있다. 제 1 연납/경납층(13)의 용해로 재유동에 의해 AlN 기판(10)상에서 밀봉 환(19)으로의 열 삽입물(23)의 우수한 습윤화/연결이 보장된다. 질소와 수소의 대기를 사용하였을 때 최적의 용해로 재유동이 달성되었다. 연납/경납중의 공극이 최소화되었고 열 삽입물(23)의 상부 표면이 접합부 밀봉 공정동안에 깨끗함을 유지하였다.
열 삽입물(23)이 AlN 기판(10)으로의 열 전달을 현저하게 늦추어 재생가능한 기밀 밀봉을 달성하게 할 뿐만 아니라, 기판/납땜 계면에서 응력 감소기(stress reducer)로서도 작용한다는 것이 밝혀졌다.
AlN 기판(10)상에 밀봉 환(19)상에 예비-경납땜된 열 삽입물(23)을 사용하면 접합부 밀봉 공정 동안에 열 캡 또는 리드(20)를 삽입물(23)에 부착시키는 경납 예비성형물(15)이 균일하게 국소적인 재유동을 하게 된다.
이는 전술된 바와 같이 AlN 기판(10)으로의 열 소산이 열 삽입물(23)의 비교적 불량한 열전도성으로 인해 현저히 감소하기 때문에 일어난다. 이로써 경납 예비성형물(15)에 의해 삽입물(23) 및 리드 표면(20)의 습윤화가 완전해지고 우수한 기밀성이 보장된다.
실시예
하기 실시예는 본 발명을 추가로 예시하기 위한 것이며 어떠한 방식으로라도 본 발명의 범위를 제한하고자 함이 아니다.
실시예 1
열 삽입물(23)을 갖지 않는 질화 알루미늄 패키지를 표준 접합부 밀봉 공정에 의해 제조하고 그 기밀성을 시험하였다. 이들 모든 패키지는 액체에서 액체로(liquid to liquid)(-65℃ 내지 150℃) 시험에서 실패하였다.
추가의 시험으로서, 금속 리드(20)를 AlN 기판(10)상에 접합부 밀봉시킬 경우, 임의의 경납 또는 연납 물질이 액체 상태가 되자마자 열이 AlN 기판(10)으로 빠르게 소산되기에 완벽한 열 전도 경로가 생성되어, 밀봉 밴드(19)와 삽입물(23)사이의 필릿팅(filleting) 또는 습윤화가 불완전해짐이 밝혀졌다. AlN 기판(10)의 TCE는 약 3.4×10-6ppm이었다.
실시예 2
열 삽입물(23)을 갖는 질화 알루미늄 패키지(25)를 본 발명의 접합부 밀봉 공정에 의해 제조하고, 액체에서 액체로(-65℃ 내지 150℃) 시험을 사용하여 그 기밀성을 시험하였다. 열 삽입물(23)을 갖는 AlN 패키지(25)는 2,000 사이클이 넘은 후에도 기밀성을 가졌다.
사용된 알로이 42의 TCE는 약 4.3×10-6ppm인 반면에 AlN 기판(10)의 TCE는 약 3.4×10-6ppm이었다.
본 발명을 특히 구체적인 바람직한 실시태양과 관련하여 기술하였으나, 당해 분야의 숙련자들이라면 전술된 설명으로부터 다른 많은 변경, 개조 및 변화가 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 첨부된 특허청구범위는 본 발명의 진정한 범위 및 개념에 들어가는 임의의 이러한 변경, 개조 및 변화를 포함할 것이다.
본 발명에서는 열 캡 또는 리드와 AlN 기판사이에 혁신적인 밀봉 환상 열 삽입물을 사용함으로써, 전자 소자를 AlN 기판의 표면에 적재시킴과 동시에 열 캡 또는 리드를 예를 들면 AlN 기판과 같은 비교적 열전도성이 높은 기판에 고정시키는데 있어서의 종래의 문제점들을 극복할 수 있다.

Claims (15)

  1. 반도체 패키지에 있어서,
    밀봉 밴드(seal band)에 의해 고 열전도성 기판에 고정된 저 열전도성 캡(cap), 제 1 고 열전도성 물질, 저 열전도성 물질, 제 2 고 열전도성 물질을 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 밀봉 밴드가 니켈/금, 금/주석, 주석/은, 그의 합금을 포함하는 그룹으로부터 선택된 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제 1 고 열전도성 물질이 금/주석, 주석/은, 주석/납, 그의 합금을 포함하는 그룹으로부터 선택된 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 제 2 고 열전도성 물질이 금/주석, 주석/은, 주석/납, 그의 합금으로부터 선택된 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 저 열전도성 물질이 니켈/철, 알로이(Alloy) 42, 알로이 45, 그의 합금으로 이루어진 그룹으로부터 선택된 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 저 열전도성 캡이 니켈/철, 알로이 42, 알로이 45, 그의 합금으로 이루어진 그룹으로부터 선택된 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 고 열전도성 기판이 질화 알루미늄 기판인 반도체 패키지.
  8. 제 1 항에 있어서,
    용해로 재유동(furnace reflow) 방법에 의해 상기 제 1 고 열전도성 물질이 상기 고 열전도성 기판상의 상기 밀봉 밴드에 고정된 반도체 패키지.
  9. 제 1 항에 있어서,
    접합부 밀봉(seam sealing) 방법에 의해 상기 저 열전도성 캡이 상기 제 2 고 열전도성 물질에 고정된 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 저 열전도성 캡이 상기 고 열전도성 기판과 기밀 밀봉(hermetic seal)을 형성하는 반도체 패키지.
  11. 제 1 항에 있어서,
    하나이상의 반도체 소자가 상기 고 열전도성 기판에 고정된 반도체 패키지.
  12. 제 1 항에 있어서,
    하나이상의 반도체 소자가 상기 고 열전도성 기판에 고정되고, 상기 반도체 소자가 반도체 칩, 박막 와이어링, 디커플링 커패시터를 포함하는 그룹으로부터 선택된 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 고 열전도성 기판이 약 140W/mK 내지 약 210W/mK의 열전도성을 갖는 반도체 패키지.
  14. 제 1 항에 있어서,
    상기 저 열전도성 물질이 약 14W/mK 내지 약 20W/mK의 열전도성을 갖는 반도체 패키지.
  15. 제 1 항에 있어서,
    상기 제 1 또는 제 2 고 열전도성 물질이 약 50W/mK 내지 약 60W/mK의 열전도성을 갖는 반도체 패키지.
KR1019970048180A 1997-01-31 1997-09-23 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법 KR100260686B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/797,678 1997-01-31
US08/797,678 US5945735A (en) 1997-01-31 1997-01-31 Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity

Publications (2)

Publication Number Publication Date
KR19980069960A true KR19980069960A (ko) 1998-10-26
KR100260686B1 KR100260686B1 (ko) 2000-07-01

Family

ID=25171514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048180A KR100260686B1 (ko) 1997-01-31 1997-09-23 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법

Country Status (3)

Country Link
US (1) US5945735A (ko)
JP (1) JP3207150B2 (ko)
KR (1) KR100260686B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US6070321A (en) * 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
JPH11330283A (ja) 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP4204206B2 (ja) * 2001-06-01 2009-01-07 三菱電機株式会社 半導体装置
US6548893B1 (en) * 2001-07-03 2003-04-15 Bigbear Networks, Inc. Apparatus and method for hermetically sealing and EMI shielding integrated circuits for high speed electronic packages
US7132745B2 (en) * 2004-03-23 2006-11-07 Motorola, Inc. Method for attaching shields on substrates
US8077475B2 (en) * 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
JP5248179B2 (ja) * 2008-04-17 2013-07-31 新光電気工業株式会社 電子装置の製造方法
US9254532B2 (en) * 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
US20110304554A1 (en) * 2010-06-10 2011-12-15 Research In Motion Limited Keypad stiffener and method of manufacture
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020987A (en) * 1975-09-22 1977-05-03 Norman Hascoe Solder preform for use in hermetically sealing a container
US4656499A (en) * 1982-08-05 1987-04-07 Olin Corporation Hermetically sealed semiconductor casing
JPS6288344A (ja) * 1985-10-15 1987-04-22 Sumitomo Electric Ind Ltd Ｉｃ用パツケ−ジ
JPS62154763A (ja) * 1985-12-27 1987-07-09 Hitachi Vlsi Eng Corp 気密封止型半導体装置
JP2579315B2 (ja) * 1987-06-17 1997-02-05 新光電気工業株式会社 セラミツクパツケ−ジ
JP2572823B2 (ja) * 1988-09-22 1997-01-16 日本碍子株式会社 セラミック接合体
JPH02174144A (ja) * 1988-12-26 1990-07-05 Sumitomo Electric Ind Ltd 半導体装置用パッケージ
JPH0770641B2 (ja) * 1989-03-17 1995-07-31 三菱電機株式会社 半導体パッケージ
JPH04150056A (ja) * 1990-10-12 1992-05-22 Nec Corp 半導体装置
JPH05144956A (ja) * 1991-11-18 1993-06-11 Kyocera Corp 半導体素子収納用パツケージ
JP3012091B2 (ja) * 1992-06-08 2000-02-21 日本特殊陶業株式会社 シールリング及びその製造方法
JP2750248B2 (ja) * 1992-10-07 1998-05-13 京セラ株式会社 半導体素子収納用パッケージ
JPH06163729A (ja) * 1992-11-20 1994-06-10 Toshiba Corp 半導体装置のシール構造
JP3515141B2 (ja) * 1993-05-18 2004-04-05 株式会社東芝 半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법

Also Published As

Publication number Publication date
JPH10223793A (ja) 1998-08-21
KR100260686B1 (ko) 2000-07-01
JP3207150B2 (ja) 2001-09-10
US5945735A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
US5956576A (en) Enhanced protection of semiconductors with dual surface seal
US4506108A (en) Copper body power hybrid package and method of manufacture
KR100260686B1 (ko) 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법
US6037193A (en) Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US5923083A (en) Packaging technology for Schottky die
JP2534881B2 (ja) 気密封止回路装置
JPH06204352A (ja) 半導体セラミックパッケージ用基体及び蓋体
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP2001144215A (ja) フリップチップ実装体
JP4332047B2 (ja) 電子装置
JPS6041858B2 (ja) 半導体装置
JPS5851424B2 (ja) 半導体装置
JPH05121577A (ja) 高電流用密封パツケージ
JPH0155584B2 (ko)
JPH06140527A (ja) 半導体用封止装置部品
US20020121072A1 (en) Solder coated lid
JPH08204060A (ja) 半導体装置
JPH0746040A (ja) 温度補償型水晶発振器
JPH0432253A (ja) 半導体集積回路装置の実装構造およびそれに用いる実装基板
JPH09246414A (ja) パッケージの製造方法
JP2001085596A (ja) 段差式パッケージ
JPS5842764A (ja) メツキ方法
JPS637655A (ja) 半導体用気密封止金属パッケージの製造方法
JPH02129946A (ja) 高電力用厚膜ハイブリッドｉｃのパッケージ
JPH0661299A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee