CN117174724A - 一种晶圆级封装方法及封装结构 - Google Patents
一种晶圆级封装方法及封装结构 Download PDFInfo
- Publication number
- CN117174724A CN117174724A CN202311017114.2A CN202311017114A CN117174724A CN 117174724 A CN117174724 A CN 117174724A CN 202311017114 A CN202311017114 A CN 202311017114A CN 117174724 A CN117174724 A CN 117174724A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- metal layer
- melting
- level packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 118
- 239000002184 metal Substances 0.000 claims abstract description 118
- 238000002844 melting Methods 0.000 claims abstract description 37
- 230000008018 melting Effects 0.000 claims abstract description 29
- 238000007747 plating Methods 0.000 claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 229910000765 intermetallic Inorganic materials 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 6
- 238000009736 wetting Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 230000008595 infiltration Effects 0.000 claims description 2
- 238000001764 infiltration Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 121
- 239000000463 material Substances 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000000428 dust Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Abstract
本发明涉及半导体封装技术领域，具体涉及一种晶圆级封装方法及封装结构，包括如下步骤：S1、将盖板晶圆和芯片晶圆键合：先在相互键合的两个第一键合面上分别镀第一金属层，并在其中一个第一金属层上镀第二金属层，将两个第一键合面对准，然后熔融第二金属层，将两侧的第一金属层连接；S2、划片，得到晶圆级封装结构。本发明通过熔融第二金属层，将两侧的第一金属层连接，从而实现盖板晶圆和芯片晶圆的键合，不仅工艺简单、成本低，而且适用于工业大批量生产。
Description
技术领域
本发明涉及半导体封装技术领域，具体涉及一种晶圆级封装方法及封装结构。
背景技术
由于具备成本低、产量大等优点，晶圆级封装在半导体封装中的应用越来越广泛。晶圆级封装结构主要由芯片和窗口组成，通过在盖板晶圆上蚀刻深腔来形成封装腔体，一般需要在盖帽上镀膜，确保特定波段的光学透过率。
由于蚀刻工艺蚀刻深度有限，一般仅为0.1mm，造成窗口与成像焦平面距离很近，导致窗口上的微小缺陷以及外部的微小灰尘极易引起成像质量问题。窗口微小缺陷造成成像不良导致窗口加工工艺窗口窄，良率低；外部灰尘影响成像导致用户体验差。
因此有必要设计一种晶圆级封装方法及封装结构，以克服上述问题。
发明内容
本发明的目的在于提供一种晶圆级封装方法及封装结构，可以简化工艺，降低成本，适用于工业大批量生产。
为实现上述目的，本发明的技术方案为一种晶圆级封装方法，包括如下步骤：
S1、将盖板晶圆和芯片晶圆键合：先在相互键合的两个第一键合面上分别镀第一金属层，并在其中一个第一金属层上镀第二金属层，将两个第一键合面对准，然后熔融第二金属层，将两侧的第一金属层连接；
S2、划片，得到晶圆级封装结构。
作为一种实施方式，所述盖板晶圆和/或所述芯片晶圆为组合结构，所述组合结构包括相互键合的晶圆本体和中间结构圆片，所述中间结构圆片的背离所述晶圆本体的端面为所述第一键合面。
作为一种实施方式，所述中间结构圆片和所述晶圆本体的相对面为第二键合面，两个第二键合面的键合方法与步骤S1中的键合方法相同。
作为一种实施方式，所述组合结构先期制作完成，再执行步骤S1。
作为一种实施方式，所述第一金属层为高熔点金属层，所述第二金属层为低熔点金属层；低熔点金属层熔融后向高熔点金属层扩散，形成金属间化合物层，将两侧残留的高熔点金属层连在一起。
作为实施方式之一，残留的高熔点金属层的厚度不小于0.1μm。
作为另一种实施方式，所述第一金属层为金属浸润层，所述第二金属层为焊料层；焊料层熔融后，将两侧的金属浸润层焊接在一起。
作为实施方式之一，所述焊料层为采用蒸镀、溅射或电镀工艺制备的焊料薄膜。
作为实施方式之一，在镀第一金属层之前，在第一键合面和/或第二键合面上依次镀粘附层和阻挡层，形成复合金属基层。
本发明还提供一种采用以上任一项所述的晶圆级封装方法制作的晶圆级封装结构。
与现有技术相比，本发明具有以下有益效果：
(1)本发明通过熔融第二金属层，将两侧的第一金属层连接，从而实现盖板晶圆和芯片晶圆的键合，不仅工艺简单、成本低，而且适用于工业大批量生产；
(2)本发明通过在芯片晶圆与盖板晶圆之间增加中间结构圆片，可以增加芯片晶圆与盖板晶圆之间的距离，减小窗口上的微小缺陷以及外部的微小灰尘对光学器件的成像质量的影响，提高窗口良率，同时提升用户体验；
(3)本发明通过熔融低熔点金属层，使低熔点金属层熔融后向高熔点金属层中扩散形成金属间化合物层，将两侧残留的高熔点金属层连在一起，实现芯片的封装，不仅可以在低温下键合，工艺成本低，而且生成的金属间化合物层熔点高，封装结构可以在高温下使用，适用范围更广。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的盖板晶圆、中间结构、芯片晶圆的一种示意图；
图2为本发明实施例提供的一种晶圆级封装方法的流程图；
图3为本发明实施例提供的盖板晶圆、中间结构、芯片晶圆的另一种示意图；
图4为本发明实施例提供的另一种晶圆级封装方法的流程图；
图5为图2和图4中形成的单个晶圆级封装结构的示意图；
图中：1、盖板晶圆；2、中间结构圆片；3、芯片晶圆；4、复合金属基层；5、高熔点金属层；6、低熔点金属层；7、金属间化合物层；8、吸气剂。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
如图1-图5所示，本实施例提供一种晶圆级封装方法，具体为一种红外探测器的晶圆级封装方法，包括如下步骤：
S1、将盖板晶圆1和芯片晶圆3键合：先在相互键合的两个第一键合面上分别镀第一金属层，并在其中一个第一金属层上镀第二金属层，将两个第一键合面对准，然后熔融第二金属层，将两侧的第一金属层连接；本实施例中，所述芯片晶圆3为红外探测器芯片晶圆3；
S2、划片，去除盖板晶圆1的无效区域；
S3、划片，将芯片晶圆3切割开，形成单个的晶圆级封装结构。
本实施例通过熔融第二金属层，将两侧的第一金属层连接，从而实现盖板晶圆1和芯片晶圆3的键合，不仅工艺简单、成本低，而且适用于工业大批量生产。
优化上述实施例，所述盖板晶圆1和/或所述芯片晶圆3为组合结构，所述组合结构包括相互键合的晶圆本体和中间结构圆片2，即所述盖板晶圆1包括相互键合的盖板晶圆本体和中间结构圆片2和/或所述芯片晶圆3包括相互键合的芯片晶圆本体和中间结构圆片2，所述中间结构圆片2的背离所述晶圆本体的端面为所述第一键合面。本实施例通过在芯片晶圆3与盖板晶圆1之间增加中间结构圆片2，可以增加芯片晶圆3与盖板晶圆1之间的距离，减小窗口上的微小缺陷以及外部的微小灰尘对红外探测器成像质量的影响，提高窗口良率，同时提升用户体验。
进一步地，所述组合结构中的所述中间结构圆片2和所述晶圆本体的相对面为第二键合面，两个第二键合面的键合方法与步骤S1中的键合方法相同。两个第二键合面键合时所采用的第一金属层和第二金属层的材料与两个第一键合面键合时所采用的第一金属层和第二金属层的材料可以是相同的也可以是不同的，两个第一键合面上的第一金属层或者两个第二键合面上的第一金属层的材质一般是相同的，当然也可以不同。
更进一步地，所述组合结构先期制作完成，再执行步骤S1。作为一种实施方式，先在一定温度(高于第二金属层的熔点、低于第一金属层的熔点)和压力下，将盖板晶圆1与中间结构圆片2键合，形成组合结构，再将组合结构与芯片晶圆3在一定温度(高于第二金属层的熔点、低于第一金属层的熔点)和压力下键合，然后执行步骤S1。作为另一种实施方式，先在一定温度(高于第二金属层的熔点、低于第一金属层的熔点)和压力下，将中间结构圆片2与芯片晶圆3键合，形成组合结构，再将组合结构与盖板晶圆1在一定温度(高于第二金属层的熔点、低于第一金属层的熔点)和压力下键合，然后执行步骤S1。以上两种实施方式中，在步骤S2中通过划片同时去除中间结构圆片2的无效区域。
优化上述实施例，所述第二金属层的熔融温度高于所述第二金属层的熔点，且低于所述第一金属层的熔点。本实施例在低于第一金属层熔点、高于第二金属层熔点的温度下熔融第二金属层，确保第二金属层熔融时，第一金属层不会熔融。
作为一种实施方式，所述第一金属层为高熔点金属层5，所述第二金属层为低熔点金属层6；低熔点金属层6熔融后向高熔点金属层5扩散，形成金属间化合物层7，将两侧残留的高熔点金属层5连在一起。如图1-图4所示，本实施例通过熔融低熔点金属层6，使低熔点金属层6熔融后向高熔点金属层5中扩散形成金属间化合物层7，将两侧残留的高熔点金属层5连在一起，实现芯片的封装，不仅可以在低温下键合，工艺成本低，而且生成的金属间化合物层7熔点高，封装结构可以在高温下使用，适用范围更广。
其中，高熔点金属层5的厚度为0.1-2μm，可采用Cu、Au等高熔点金属材料；低熔点金属层6的厚度为0.1-2μm，可采用Sn、In等低熔点金属材料，高熔点金属层5和低熔点金属层6均可采用蒸镀、溅射或电镀工艺进行制备。低熔点金属与厚高熔点金属形成的金属间化合物可以为AuSn、AuIn、CuSn等。
下面通过一个具体的实施例对上述的键合方法进行说明。
本实施例中，对单独的盖板晶圆1与芯片晶圆3进行键合，具体键合方法如下：
1、在盖板晶圆1的键合面上依次蒸镀Au材料的高熔点金属层5以及Sn材料的低熔点金属层6，在芯片晶圆3的键合面上蒸镀Sn材料的高熔点金属层5；
2、将盖板晶圆1与芯片晶圆3置于键合设备的腔体内并将二者的键合面对准；
3、在腔体内抽真空，至1×10-2Pa以下；或在腔体内充入保护气体(如N2)；
4、将盖板晶圆1与芯片晶圆3加热至240～260度，保温8～12min，使Sn材料熔融；
5、对盖板晶圆1与芯片晶圆2施加压力至100N以上进行键合，使两片晶圆充分接触；
6、在加压的状态下保温1min以上，使Sn充分扩散，与Au之间形成金属间化合物AuSn；
7、冷热至室温，至此键合完成。
当所述盖板晶圆与芯片晶圆为组合结构时，或者采用其他的高熔点金属材料及低熔点金属材料进行键合时，其键合方法与上述实施例是类似的，在此不再赘述。
进一步地，高熔点金属层5在低熔点金属层6熔融、扩散后至少残留一定厚度，残留的高熔点金属层5的厚度不小于0.1μm，确保低熔点金属层6反应完，避免产品在高温下，残留的低熔点金属层6熔融造成气密性失效。
作为另一种实施方式，所述第一金属层为金属浸润层，所述第二金属层为焊料层；焊料层熔融后，将两侧的金属浸润层焊接在一起。
其中，金属浸润层可采用Cu、Au等材料，焊料层可采用纯In、InAg、InSn、SnAg、AuSn等材料。
进一步地，所述焊料层为采用蒸镀、溅射或电镀工艺制备的焊料薄膜，相比于在金属浸润层之间直接夹装焊料，可以简化工艺，提高封装效率。
优化上述实施例，在镀第一金属层之前，在第一键合面和/或第二键合面上依次镀粘附层和阻挡层，形成复合金属基层4，再在复合金属基层4上镀第一金属层。进一步地，所述复合金属基层4的厚度为0.1-5μm。其中，阻挡层可以阻止高熔点金属层5和金属间化合物层7的金属扩散，保证键合强度，可采用Ni、Cu、Pd、Pt等金属中的一种；粘附层可以改善阻挡层与盖板晶圆1/中间结构/芯片晶圆3之间的粘附性能，避免出现脱落，可采用Cr、Ti、V等金属中的一种。
本实施例的中间结构圆片2具体可采用硅、锗、玻璃、陶瓷等材料，中间结构圆片2的外形尺寸可以与盖板晶圆1相同，其上开设有阵列通孔，中间结构圆片2与芯片晶圆3和盖板晶圆1键合后，形成阵列封装腔。中间结构圆片2最后经切割形成单个中间结构形态。
对于高真空封装器件，每个封装腔中都沉积有吸气剂8，用于维持高真空，吸气剂8具体可采用锆、钛、钴、钍、钽中的一种或多种。吸气剂8可以沉积在盖板晶圆1的内板面上、中间结构的内壁上或者读出电路上的非焦平面区域，可以在键合过程中或者键合完成后，加热激活吸气剂8。作为一种实施方式，吸气剂8沉积在盖板晶圆1的内板面上，可以在中间结构圆片2与芯片晶圆3键合得到的组合结构与盖板晶圆1键合的过程中或者中间结构圆片2与芯片晶圆3和盖板晶圆1键合完成后，加热激活吸气剂8，使吸气剂8具备吸气能力，以维持封装腔内长期真空环境，提高器件工作的稳定性和可靠性，延长器件的使用寿命。
进一步地，所述芯片晶圆3包括阵列焦平面，焦平面设置于读出电路上，且位于对应的封装腔中。焦平面可以接收外部光信号，通过读出电路处理为电信号，实现光学成像功能。芯片晶圆3最后经切割形成单个芯片形态。中间结构圆片2用于增加焦平面与盖板晶圆1之间的距离，通过中间结构圆片2和键合结构使焦平面与盖板晶圆1之间的距离不小于0.2mm，可以保证能够降低窗口内、外表面缺陷及窗口外表面灰尘对红外探测器成像的影响。
进一步地，所述盖板晶圆1具有可容特定波段的光透过的多个窗口区，多个窗口区与多个焦平面一一对应，且窗口区的面积大于对应的焦平面的面积，也可以盖板晶圆1的所有区域均为窗口区。窗口区可以透过特定波段的光，并滤过不需要的杂光。窗口区可采用硅、锗、蓝宝石、玻璃、陶瓷等材料。根据透过率要求，窗口表面镀增透膜，提高特定波段的光的透过率。盖板晶圆1最后经切割形成单个窗口形态。
本实施例的晶圆级封装方法还可以用于光开关、数字微镜器件等光学器件以及绝对压力传感器、基于谐振原理的惯性传感器(如加速度计，角速度传感器，陀螺仪)的晶圆级封装。
本发明还提供一种采用以上任一项所述的晶圆级封装方法制作的晶圆级封装结构。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种晶圆级封装方法，其特征在于，包括如下步骤：
S1、将盖板晶圆和芯片晶圆键合：先在相互键合的两个第一键合面上分别镀第一金属层，并在其中一个第一金属层上镀第二金属层，将两个第一键合面对准，然后熔融第二金属层，将两侧的第一金属层连接；
S2、划片，得到晶圆级封装结构。
2.如权利要求1所述的晶圆级封装方法，其特征在于：所述盖板晶圆和/或所述芯片晶圆为组合结构，所述组合结构包括相互键合的晶圆本体和中间结构圆片，所述中间结构圆片的背离所述晶圆本体的端面为所述第一键合面。
3.如权利要求2所述的晶圆级封装方法，其特征在于：所述中间结构圆片和所述晶圆本体的相对面为第二键合面，两个第二键合面的键合方法与步骤S1中的键合方法相同。
4.如权利要求2所述的晶圆级封装方法，其特征在于：所述组合结构先期制作完成，再执行步骤S1。
5.如权利要求1-4中任一项所述的晶圆级封装方法，其特征在于：所述第一金属层为高熔点金属层，所述第二金属层为低熔点金属层；低熔点金属层熔融后向高熔点金属层扩散，形成金属间化合物层，将两侧残留的高熔点金属层连在一起。
6.如权利要求5所述的晶圆级封装方法，其特征在于：残留的高熔点金属层的厚度不小于0.1μm。
7.如权利要求1-4中任一项所述的晶圆级封装方法，其特征在于：所述第一金属层为金属浸润层，所述第二金属层为焊料层；焊料层熔融后，将两侧的金属浸润层焊接在一起。
8.如权利要求7所述的晶圆级封装方法，其特征在于：所述焊料层为采用蒸镀、溅射或电镀工艺制备的焊料薄膜。
9.如权利要求1-4中任一项所述的晶圆级封装方法，其特征在于：在镀第一金属层之前，在第一键合面和/或第二键合面上依次镀粘附层和阻挡层，形成复合金属基层。
10.一种采用如权利要求1-9任一项所述的晶圆级封装方法制作的晶圆级封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311017114.2A CN117174724A (zh) | 2023-08-14 | 2023-08-14 | 一种晶圆级封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311017114.2A CN117174724A (zh) | 2023-08-14 | 2023-08-14 | 一种晶圆级封装方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117174724A true CN117174724A (zh) | 2023-12-05 |
Family
ID=88930903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311017114.2A Pending CN117174724A (zh) | 2023-08-14 | 2023-08-14 | 一种晶圆级封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117174724A (zh) |
-
2023
- 2023-08-14 CN CN202311017114.2A patent/CN117174724A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686653B2 (en) | Miniature microdevice package and process for making thereof | |
| JP3864134B2 (ja) | 低温の酸化防止ハーメチックシーリング方法 | |
| US7943411B2 (en) | Apparatus and method of wafer bonding using compatible alloy | |
| US7077969B2 (en) | Miniature microdevice package and process for making thereof | |
| JP4665959B2 (ja) | 真空パッケージ | |
| US7164199B2 (en) | Device packages with low stress assembly process | |
| US8581357B2 (en) | Package comprising an electrical circuit | |
| US7667324B2 (en) | Systems, devices, components and methods for hermetically sealing electronic modules and packages | |
| US8956904B2 (en) | Apparatus and method of wafer bonding using compatible alloy | |
| EP2778120B1 (en) | Mems sensor packaging and method thereof | |
| KR20080075122A (ko) | 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법 | |
| JP4475976B2 (ja) | 気密封止パッケージ | |
| CN103224218B (zh) | 一种mems器件的封装方法 | |
| US7772041B2 (en) | Method of sealing or welding two elements to one another | |
| CN117174724A (zh) | 一种晶圆级封装方法及封装结构 | |
| CN116105856B (zh) | 红外探测器及其制备方法 | |
| JP2002033519A (ja) | 光通信用パッケージ及びその窓部材並びにその製造方法 | |
| CN117174725A (zh) | 一种芯片封装结构 | |
| JP2008298205A (ja) | 真空封止装置 | |
| JP2005191313A (ja) | 蓋体およびこれを用いた光半導体素子収納用パッケージ | |
| KR101521763B1 (ko) | 캡슐화장치를 제조하는 방법 | |
| JP2011035436A (ja) | 真空パッケージの製造方法 | |
| JP2013219237A (ja) | 真空パッケージおよびその製造方法 | |
| TWI798286B (zh) | 製作陶瓷封裝件中之密封電氣連接的方法以及包含此封裝件的影像增強管 | |
| CA2410430C (en) | Miniature microdevice package and process for making thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |