JP3567793B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP3567793B2 JP3567793B2 JP11974699A JP11974699A JP3567793B2 JP 3567793 B2 JP3567793 B2 JP 3567793B2 JP 11974699 A JP11974699 A JP 11974699A JP 11974699 A JP11974699 A JP 11974699A JP 3567793 B2 JP3567793 B2 JP 3567793B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cap wafer
- glass frit
- positioning
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ベースウェハの上面にガラスフリットを介して接着一体化したキャップウェハで気密封止される半導体素子の製造方法に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】
ベースウェハの上面に設けられ、かつ、ガラスフリットを介して前記ベースウェハに接着一体化したキャップウェハで気密封止される半導体素子の製造方法としては、例えば、特開平５−２９１３８８号公報がある。
【０００３】
すなわち、下面に環状のガラスフリットを形成したキャップウェハを、ベースウェハの上面に位置決めし、加熱，加圧して接着一体化する方法である。この方法では、加熱温度が転移温度以上になると、ガラスフリットが固体から流動体に変化し、温度が上昇するにつれてガラスフリットの粘度が低くなり、流動性が増加する。そして、温度が転移温度以下になり、ガラスフリットが流動体から固体に戻るときに接触していた材料に接着する性質を利用している。
【０００４】
しかしながら、この方法では、所定の接着強度を確保すべく、流動体となったガラスフリットにキャップウェハあるいはベースウェハの重み、および／または、接合機の圧力により、加圧したままの状態で加熱，冷却していた。このため、加熱によって流動体となったガラスフリットは低くなると同時に、厚くなって固化していた。したがって、前述の方法では、前記ガラスフリットを所定の均一な高さに維持するための調整作業が困難であった。特に、１枚のウェハ上に多数個の製品を製造する場合には、製品個々の高さ寸法にバラツキが生じやすい。
【０００５】
また、密封される半導体素子が高くなるにつれてガラスフリットを高くする必要がある。この場合、ガラスフリットの高さ，厚さを大きくすれば可能である。しかし、接合の際の圧力によってガラスフリットの厚さ寸法がより一層増加する。このため、製品個々の床面積が大きくなり、ウェハ１枚から得られる製品の個数が少なくなるので、製品の単価が高いという問題点がある。
【０００６】
本発明は、前記問題点に鑑み、寸法精度が高く安価に製造できる半導体素子の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明に係る半導体素子の製造方法は、前記目的を達成するため、上面に半導体素子を設けたベースウェハに、下面に環状のガラスフリットを形成したキャップウェハを接着一体化し、前記半導体素子を密封した半導体素子の製造方法において、前記ベースウェハおよび前記キャップウェハの対向面のいずれか一方に、少なくとも１つの位置決め突部を設けた構成としてある。
【０００８】
前記位置決め突部は、前記キャップウェハの対向面に形成してもよい。また、前記位置決め突部は、３個以上設けてもよい。
【０００９】
前記位置決め突部は、前記半導体素子の周囲を包囲する突条であってもよい。また、前記位置決め突部は、ダイシング領域に配置しておいてもよい。
【００１０】
【発明の実施の形態】
本発明の実施形態は、図１ないし図２８に示すように、マイクロリレーに適用した場合について説明する。特に、図１ないし図１８は、一個のマイクロリレーを製造する場合の第１実施形態を示し、図１９ないし図２８は、多数個のマイクロリレーを同時に製造する場合の第２，第３，第４実施形態を示す。
【００１１】
第１実施形態にかかるマイクロリレーは、図１ないし図３に示すように、パイレックス等の絶縁材からなるベースウェハ１０と、環状のガラスフリット３０と、パイレックス等の絶縁材からなるキャップウェハ４０とからなるものである。
【００１２】
前記ベースウェハ１０の上面には、図３に示すように、固定電極１１、４本の配線１３，１４，１５，１６、可動素子２０および一対の突部１７ａ，１７ｂが設けられている。
前記固定電極１１は、前記ベースウェハ１０の上面中央に平面略Π字形に形成され、その表面は絶縁膜１２で被覆されている（図４（Ｃ））。
４本の前記配線うち、その２本の配線１４，１５は、その一端部が接続パッド１４ａ，１５ａとなっている一方、その他端部が前記固定電極１１の中央にそれぞれ延在し、固定接点部１４ｂ，１５ｂとなっている。また、他の１本の配線１３は、その一端部が接続パッド１３ａとなっている一方、その他端部が前記固定電極１１に接続されている。さらに、残る他の１本の配線１６は、その一端部が接続パッド１６ａとなっている一方、その他端部が可動素子２０に電気接続されている。
そして、位置決め突部１７ａ，１７ｂは、前記ベースウェハ１０上面の隣り合う隅部に設けられている。
【００１３】
可動素子２０は、図３に示すように、平面略Ｃ字形のアンカ２２から延在する４本の支持梁２３を介し、可動電極２４を板厚方向に駆動可能に支持したものである。前記支持梁２３は、スリット２１を設けることにより、形成されている。また、前記可動電極２４は、その中央部に２本のスリット２５，２５を並設することにより、可動接触片２６が切り出されている。この可動接触片２６の下面中央には、絶縁層２７を介して可動接点２８が設けられている（図１３）。この可動接点２８は前記固定接点１４ｂ，１５ｂに接離可能に対向している。
【００１４】
そして、ガラスットフリット３０を介して前記ベースウェハ１０と前記キャップウェハ４０との間に形成される空間内に、前記可動素子２０が気密封止されている。
【００１５】
次に、本実施形態の製造方法について説明する。なお、図４ないし図８は図３のＡ−Ａ線断面図に従って切断した場合のプロセス工程図を示す。図９ないし図１３は図３のＢ−Ｂ線断面図に従って切断した場合のプロセス工程図を示す。図１４ないし図１８は図３のＣ−Ｃ線断面図に従って切断した場合のプロセス工程図を示す。
【００１６】
図４（Ａ）、図９（Ａ）および図１４（Ａ）に示すパイレックス等のガラスウェハ１０の上面に、平面略Π字形の電極１１および配線１３，１４，１５，１６をスパッタリング、蒸着、メッキ、スクリーン印刷等で所定の位置に形成する（図４（Ｂ）、図９（Ｂ）、図１４（Ｂ））。さらに、前記電極１１の表面を絶縁膜１２で被覆する（図４（Ｃ）、図９（Ｃ）、図１４（Ｃ））。
【００１７】
図５（Ａ）、図１０（Ａ）および図１５（Ａ）に示すように、結晶方位（１００）の単結晶シリコンウェハからなるＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）シリコンウェハ２９を用意する。そして、所望の支持梁厚さ及び可動電極厚さを確保するため、前記ＳＯＩシリコンウェハ２９の活性層２９ａ側の表面にＴＭＡＨ（アルカリエッチング液）エッチングを施し、アンカ２２および突部１７ａ，１７ｂを形成する（図５（Ｂ）、図１０（Ｂ）、図１５（Ｂ））。同様に、ＴＭＡＨエッチングで前記アンカ２２に段部２２ａを形成する（図５（Ｃ））。さらに、酸化膜２７を形成した後、導電材をスパッタリング、蒸着、メッキ、スクリーン印刷等により、可動接点２８を形成するとともに、中継接続部２２ｂを形成する（図５（Ｄ）、図１０（Ｄ））。ついで、可動接点２８の下方側に位置する酸化膜だけを除き、酸化膜２７を除去する（図５（Ｅ）、図５（Ｅ）、図１５（Ｅ））。
【００１８】
図６、図１１および図１６に示すように、ベースウェハ１０に前記ＳＯＩウェハ２９を位置決めし、陽極接合を行う（図６（Ａ）、図１１（Ａ）、図１６（Ａ））。そして、ＳＯＩウェハ２９の上面をＴＭＡＨ、ＫＯＨ等のアルカリエッチング液で除去してシンニングする（図６（Ｂ））。このアルカリエッチング液の酸化膜エッチングレートはシリコンに比し、極端に遅い。このため、埋設されている酸化膜２９ｂでエッチングを止めることができ、膜厚精度の高いシンニングを行うことができる。その後、露出した前記酸化膜２９ｂを、突部１７ａ，１７ｂの上方に位置する部分を除き、ＨＦ等で除去する（図１１（Ｂ）、図１６（Ｂ））。酸化膜２９ｂを残存させるのは、キャップウェハ４０との接着強度を高めるためである。さらに、残っているＳＯＩウェハ２９の活性層２９ａにドライエッチングを施してスリット２１，２５を形成することにより、可動電極２４および可動接触片２６を切り出す（図６（Ｃ）、図１１（Ｃ）、図１６（Ｃ））。この結果、位置決め突部１７ａ，１７ｂがそれぞれ単独で自立する。
【００１９】
図７、図１２および図１７に示すように、キャップウェハ４０に用いるパイレックス等のガラスウェハの下面に、凹所４１を形成する。さらに、この凹所４１の周辺縁部に環状のガラスフリット３０をスクリーン印刷で形成する。そして、図８（Ａ）、図１３（Ａ）および図１８（Ａ）で示すように、ベースウェハ１０にガラスフリット３０を介してキャップウェハ４０を加熱，加圧して接着一体化する。ついで、配線１３，１４，１５，１６の接続パッド１３ａ，１４ａ，１５ａ，１６ａを覆うキャップウェハ４０の一部をダイシングで除去する（図８（Ｂ）、図１３（Ｂ）、図１８（Ｂ））。
【００２０】
次に、前述の構成からなるマイクロリレーの動作を説明する。
配線１３，１６の接続パッド１３ａ，１６ａから固定電極１１と可動電極２４との間に電界が印加されていない場合、可動接点２８が固定接点部１４ｂ，１５ｂから開離している（図１３（Ｂ））。
【００２１】
そして、配線１３，１６の接続パッド１３ａ，１６ａから固定電極１１と可動電極２４との間に電界を印加すると、両電極の間に生じる静電力で固定電極１１に可動電極２４が吸引される。このため、支持梁２３のバネ力に抗して可動電極２４が板厚方向に下降し、その可動接点２８が固定接点部１４ｂ，１５ｂに接触した後、可動電極２４が固定電極１１に絶縁膜１２を介して吸着する。
【００２２】
ついで、前述の電圧の印加を停止することにより、可動電極２４が支持梁２３のバネ力で復帰し、固定接点部１４ｂ，１５ｂから可動接点２８が開離して元の状態に復帰する。
【００２３】
第２実施形態は、図１９に示すように、１枚のウェハから多数個のマイクロリレーを製造する場合である。特に、本実施形態では、１枚のパイレックス等からなるベースウェハ１０の上面に多数のマイクロリレーユニット１９を形成するとともに、４本の位置決め突部１７を形成している（図１９（Ａ））。一方、キャップウェハ４０の下面のうち、前記マイクロリレーユニット１９と対応する位置に環状のガラスフリット３０を形成してある（図１９（Ｂ））。そして、前記ベースウェハ１０にキャップウェハ４０を重ね合わせ、所定の位置に位置決めするとともに、前記位置決め突部１７にキャップウェハ４０を当接させる。ついで、ベースウェハ１０にガラスフリット３０を介してキャップウェハ４０を接着一体化する（図１９（Ｃ））。
【００２４】
第３実施形態は、図２０に示すように、１枚のベースウェハ１０の上面に多数のマイクロリレーユニット１０を格子状に配置するとともに、各交差点に位置決め突部１７を形成したものである（図２０（Ａ））。
本実施形態によれば、デッドスペースであったマイクロリレーユニット１９間の空隙を有効に利用でき、位置決め突部１７を設けるために特別なスペースを必要としない。このため、１枚のウェハからより多くのマイクロリレーを切り出すことができ、製造単価を低減できるという利点がある。
【００２５】
第４実施形態は、図２１示すように、１枚のベースウェハ１０の上面に多数のマイクロリレーユニット１９を格子状に配置する。さらに、前記マイクロリレーユニット１９間の間隙に位置決め突条１８を格子状に形成した場合である。
【００２６】
本実施形態の製造方法を、図２２ないし図２８の添付図面について説明する。まず、図２４（Ａ）に示すパイレックス等のガラスウエハ１０の上面に、平面略Π字形の固定電極１１および配線１３，１４，１５，１６をスパッタリング、蒸着、メッキ、スクリーン印刷等で所定の位置に形成する（図２４（Ｂ））。さらに、前記固定電極１１の表面を絶縁膜１２で被覆する（図２４（Ｃ））。
【００２７】
そして、図２５（Ａ）に示すように、結晶方位（１００）の単結晶シリコンウェハからなるＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）シリコンウェハ２９を用意する。そして、所望の支持梁厚さ及び可動電極厚さを確保するため、前記ＳＯＩシリコンウェハ２９の活性層２９ａ側の表面にＴＭＡＨ（アルカリエッチング液）エッチングを施し、アンカ２２および突条１８を形成する（図２５（Ｂ））。同様に、ＴＭＡＨエッチングで前記アンカ２２の基部に段部２２ａを形成する（図２５（Ｃ））。さらに、酸化膜２７を形成した後、導電材をスパッタリング、蒸着、メッキ、スクリーン印刷等により、パターンニングを施して可動接点（図示せず）を形成するとともに、中継接続部２２ｂを形成する（図２５（Ｄ））。ついで、前記可動接点の下方側に位置する酸化膜だけを除き、酸化膜２７を除去する（図２５（Ｅ））。
【００２８】
ついで、図２６に示すように、ベースウェハ１０に前記ＳＯＩウェハ２９を位置決めし、陽極接合を行う（図２６（Ａ））。そして、ＳＯＩウェハ２９の上面をＴＭＡＨ、ＫＯＨ等のアルカリエッチング液で除去してシンニングする（図２６（Ｂ））。このとき、各マイクロリレーユニット１９は位置決め突条１８で仕切られているので、シンニングするためのエッチング液でマイクロリレーユニット１９が損傷することはない。
そして、露出した前記酸化膜２９ｂ（図２６（Ｂ））をＨＦ等で除去する。さらに、残存するＳＯＩウェハ２９の活性層２９ａにドライエッチングでスリットを形成することにより、可動電極２４を切り出し（図２６（Ｃ））、マイクロリレーユニット１９が完成する。このとき、位置決め突条１８も格子状に残存している。
【００２９】
図２７に示すように、パイレックス等のガラスウェハからなるキャップウェハ４０の下面に、凹所４１を形成するとともに、その周辺縁部に環状のガラスフリット３０をスクリーン印刷で形成する。そして、図２８（Ａ）に示すように、前記ベースウェハ１０にキャップウェハ４０を重ね合わせ、前記位置決め突条１８にキャップウェハ４０を当接させるとともに、所定の位置に位置決めする。ついで、ベースウェハ１０にキャップウェハ４０を加熱，加圧しながら接着一体化する。ついで、前記キャップウェハ４０をダイシングで個々に切り離す（図２８（Ｂ））。最後に、前記位置決め突条１８に沿ってダイシングし、ベースウェハ１０を個々に切り離すことにより、マイクロリレーが完成する（図２８（Ｃ））。
【００３０】
なお、前述の実施形態に係る各マイクロリレーの動作は、第１実施形態とほぼ同様であるので、説明を省略する。
【００３１】
第３，第４実施形態によれば、デッドスペースであったマイクロリレーユニット１９間の空隙を有効に利用でき、位置決め突部１７，突条１８を設けるために特別なスペースを必要としない。このため、１枚のウェハからより多くのマイクロリレーを切り出すことができ、製造単価を低減できる。
また、前記位置決め突条１８によってマイクロリレーユニット１９が仕切られている。このため、ベースウェハ１０にキャップウェハ４０を接着一体化した後、前記キャップウェハ４０をシンニングする場合に、エッチング液が前記ユニット１９内に侵入できない。このため、エッチング液によるマイクロリレーユニット１９の損傷を抑制できるという利点がある。
【００３２】
本発明はマイクロリレーに限らず、例えば、マイクロスイッチ等の他の半導体素子に適用できる。
【００３３】
【発明の効果】
請求項１に記載の発明によれば、ベースウェハにキャップウェハを接着一体化する際に、両者の対向面の少なくともいずれか一方に設けた位置決め突部が、両者間の対向距離を規制する。このため、対向面間の距離にバラツキがなくなり、高い寸法精度の半導体素子が得られる。
また、両者を接着一体化する際に従来例のようにガラスフリットが押し潰されることがない。このため、ガラスフリットは背が高く薄肉のままで固化するので、床面積の小さい半導体素子が得られる。この結果、１枚のウエハからより多くの製品が得られ、製造単価の安い製品が得られる。
【００３４】
請求項２によれば、位置決め突部をキャップウェハに形成できるので、設計の自由度が大きくなる。
【００３５】
請求項３によれば、少なくとも３個の位置決め突部を設けるので、ベースウェハおよびキャップウェハを平行に対向させることができる。このため、より寸法精度の高い半導体素子が得られることになる。
【００３６】
請求項４によれば、半導体素子を位置決め突条が包囲する。このため、ベースウェハにキャップウェハを接着一体化した後にシンニングを行っても、エッチング液による半導体素子の損傷を抑制できる。
【００３７】
請求項５によれば、ダイシング領域に位置決め突部を形成してある。このため、ダイシングすると同時に、位置決め突部を除去して切り離すことができる。この結果、生産工数が少なくなり、生産性が向上するという効果がある。
【図面の簡単な説明】
【図１】本発明にかかるマイクロリレーの第１実施形態を示す斜視図である。
【図２】図１の平面図である。
【図３】図１のキャップウエハを取り外した場合の平面図である。
【図４】図３のＡ−Ａ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図５】図３のＡ−Ａ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図６】図３のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図７】図３のＡ−Ａ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図８】図３のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図９】図３のＢ−Ｂ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図１０】図３のＢ−Ｂ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図１１】図３のＢ−Ｂ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１２】図３のＢ−Ｂ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図１３】図３のＢ−Ｂ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１４】図３のＣ−Ｃ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図１５】図３のＣ−Ｃ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図１６】図３のＣ−Ｃ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１７】図３のＣ−Ｃ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図１８】図３のＣ−Ｃ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１９】本発明にかかるマイクロリレーの第２実施形態を示す概略プロセス工程図である。
【図２０】本発明にかかるマイクロリレーの第３実施形態を示す概略プロセス工程図である。
【図２１】本発明にかかるマイクロリレーの第４実施形態を示す概略プロセス工程図である。
【図２２】図１９（Ａ）の拡大平面図である。
【図２３】図２１（Ｃ）の拡大平面図である。
【図２４】図２２のＡ−Ａ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図２５】図２２のＡ−Ａ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図２６】図２２のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図２７】図２２のＡ−Ａ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図２８】図２２のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【符号の説明】
１０…ベースウェハ、１１…固定電極、１２…絶縁膜、１３，１４，１５，１６…配線、１３ａ，１４ａ，１５ａ，１６ａ…接続パッド、１４ｂ，１５ｂ…固定接点部、１７，１７ａ，１７ｂ…位置決め突部、１８…位置決め突条、１９…マイクロリレーユニット、２０…可動素子、２１…スリット、２２…アンカ、２３…支持梁、２４…可動電極、２５…スリット、２６…可動接触片、２７…絶縁層、２８…可動接点、２９…ＳＯＩシリコンウェハ、３０…ガラスフリット、４０…キャップウェハ。
【発明の属する技術分野】
本発明は、ベースウェハの上面にガラスフリットを介して接着一体化したキャップウェハで気密封止される半導体素子の製造方法に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】
ベースウェハの上面に設けられ、かつ、ガラスフリットを介して前記ベースウェハに接着一体化したキャップウェハで気密封止される半導体素子の製造方法としては、例えば、特開平５−２９１３８８号公報がある。
【０００３】
すなわち、下面に環状のガラスフリットを形成したキャップウェハを、ベースウェハの上面に位置決めし、加熱，加圧して接着一体化する方法である。この方法では、加熱温度が転移温度以上になると、ガラスフリットが固体から流動体に変化し、温度が上昇するにつれてガラスフリットの粘度が低くなり、流動性が増加する。そして、温度が転移温度以下になり、ガラスフリットが流動体から固体に戻るときに接触していた材料に接着する性質を利用している。
【０００４】
しかしながら、この方法では、所定の接着強度を確保すべく、流動体となったガラスフリットにキャップウェハあるいはベースウェハの重み、および／または、接合機の圧力により、加圧したままの状態で加熱，冷却していた。このため、加熱によって流動体となったガラスフリットは低くなると同時に、厚くなって固化していた。したがって、前述の方法では、前記ガラスフリットを所定の均一な高さに維持するための調整作業が困難であった。特に、１枚のウェハ上に多数個の製品を製造する場合には、製品個々の高さ寸法にバラツキが生じやすい。
【０００５】
また、密封される半導体素子が高くなるにつれてガラスフリットを高くする必要がある。この場合、ガラスフリットの高さ，厚さを大きくすれば可能である。しかし、接合の際の圧力によってガラスフリットの厚さ寸法がより一層増加する。このため、製品個々の床面積が大きくなり、ウェハ１枚から得られる製品の個数が少なくなるので、製品の単価が高いという問題点がある。
【０００６】
本発明は、前記問題点に鑑み、寸法精度が高く安価に製造できる半導体素子の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明に係る半導体素子の製造方法は、前記目的を達成するため、上面に半導体素子を設けたベースウェハに、下面に環状のガラスフリットを形成したキャップウェハを接着一体化し、前記半導体素子を密封した半導体素子の製造方法において、前記ベースウェハおよび前記キャップウェハの対向面のいずれか一方に、少なくとも１つの位置決め突部を設けた構成としてある。
【０００８】
前記位置決め突部は、前記キャップウェハの対向面に形成してもよい。また、前記位置決め突部は、３個以上設けてもよい。
【０００９】
前記位置決め突部は、前記半導体素子の周囲を包囲する突条であってもよい。また、前記位置決め突部は、ダイシング領域に配置しておいてもよい。
【００１０】
【発明の実施の形態】
本発明の実施形態は、図１ないし図２８に示すように、マイクロリレーに適用した場合について説明する。特に、図１ないし図１８は、一個のマイクロリレーを製造する場合の第１実施形態を示し、図１９ないし図２８は、多数個のマイクロリレーを同時に製造する場合の第２，第３，第４実施形態を示す。
【００１１】
第１実施形態にかかるマイクロリレーは、図１ないし図３に示すように、パイレックス等の絶縁材からなるベースウェハ１０と、環状のガラスフリット３０と、パイレックス等の絶縁材からなるキャップウェハ４０とからなるものである。
【００１２】
前記ベースウェハ１０の上面には、図３に示すように、固定電極１１、４本の配線１３，１４，１５，１６、可動素子２０および一対の突部１７ａ，１７ｂが設けられている。
前記固定電極１１は、前記ベースウェハ１０の上面中央に平面略Π字形に形成され、その表面は絶縁膜１２で被覆されている（図４（Ｃ））。
４本の前記配線うち、その２本の配線１４，１５は、その一端部が接続パッド１４ａ，１５ａとなっている一方、その他端部が前記固定電極１１の中央にそれぞれ延在し、固定接点部１４ｂ，１５ｂとなっている。また、他の１本の配線１３は、その一端部が接続パッド１３ａとなっている一方、その他端部が前記固定電極１１に接続されている。さらに、残る他の１本の配線１６は、その一端部が接続パッド１６ａとなっている一方、その他端部が可動素子２０に電気接続されている。
そして、位置決め突部１７ａ，１７ｂは、前記ベースウェハ１０上面の隣り合う隅部に設けられている。
【００１３】
可動素子２０は、図３に示すように、平面略Ｃ字形のアンカ２２から延在する４本の支持梁２３を介し、可動電極２４を板厚方向に駆動可能に支持したものである。前記支持梁２３は、スリット２１を設けることにより、形成されている。また、前記可動電極２４は、その中央部に２本のスリット２５，２５を並設することにより、可動接触片２６が切り出されている。この可動接触片２６の下面中央には、絶縁層２７を介して可動接点２８が設けられている（図１３）。この可動接点２８は前記固定接点１４ｂ，１５ｂに接離可能に対向している。
【００１４】
そして、ガラスットフリット３０を介して前記ベースウェハ１０と前記キャップウェハ４０との間に形成される空間内に、前記可動素子２０が気密封止されている。
【００１５】
次に、本実施形態の製造方法について説明する。なお、図４ないし図８は図３のＡ−Ａ線断面図に従って切断した場合のプロセス工程図を示す。図９ないし図１３は図３のＢ−Ｂ線断面図に従って切断した場合のプロセス工程図を示す。図１４ないし図１８は図３のＣ−Ｃ線断面図に従って切断した場合のプロセス工程図を示す。
【００１６】
図４（Ａ）、図９（Ａ）および図１４（Ａ）に示すパイレックス等のガラスウェハ１０の上面に、平面略Π字形の電極１１および配線１３，１４，１５，１６をスパッタリング、蒸着、メッキ、スクリーン印刷等で所定の位置に形成する（図４（Ｂ）、図９（Ｂ）、図１４（Ｂ））。さらに、前記電極１１の表面を絶縁膜１２で被覆する（図４（Ｃ）、図９（Ｃ）、図１４（Ｃ））。
【００１７】
図５（Ａ）、図１０（Ａ）および図１５（Ａ）に示すように、結晶方位（１００）の単結晶シリコンウェハからなるＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）シリコンウェハ２９を用意する。そして、所望の支持梁厚さ及び可動電極厚さを確保するため、前記ＳＯＩシリコンウェハ２９の活性層２９ａ側の表面にＴＭＡＨ（アルカリエッチング液）エッチングを施し、アンカ２２および突部１７ａ，１７ｂを形成する（図５（Ｂ）、図１０（Ｂ）、図１５（Ｂ））。同様に、ＴＭＡＨエッチングで前記アンカ２２に段部２２ａを形成する（図５（Ｃ））。さらに、酸化膜２７を形成した後、導電材をスパッタリング、蒸着、メッキ、スクリーン印刷等により、可動接点２８を形成するとともに、中継接続部２２ｂを形成する（図５（Ｄ）、図１０（Ｄ））。ついで、可動接点２８の下方側に位置する酸化膜だけを除き、酸化膜２７を除去する（図５（Ｅ）、図５（Ｅ）、図１５（Ｅ））。
【００１８】
図６、図１１および図１６に示すように、ベースウェハ１０に前記ＳＯＩウェハ２９を位置決めし、陽極接合を行う（図６（Ａ）、図１１（Ａ）、図１６（Ａ））。そして、ＳＯＩウェハ２９の上面をＴＭＡＨ、ＫＯＨ等のアルカリエッチング液で除去してシンニングする（図６（Ｂ））。このアルカリエッチング液の酸化膜エッチングレートはシリコンに比し、極端に遅い。このため、埋設されている酸化膜２９ｂでエッチングを止めることができ、膜厚精度の高いシンニングを行うことができる。その後、露出した前記酸化膜２９ｂを、突部１７ａ，１７ｂの上方に位置する部分を除き、ＨＦ等で除去する（図１１（Ｂ）、図１６（Ｂ））。酸化膜２９ｂを残存させるのは、キャップウェハ４０との接着強度を高めるためである。さらに、残っているＳＯＩウェハ２９の活性層２９ａにドライエッチングを施してスリット２１，２５を形成することにより、可動電極２４および可動接触片２６を切り出す（図６（Ｃ）、図１１（Ｃ）、図１６（Ｃ））。この結果、位置決め突部１７ａ，１７ｂがそれぞれ単独で自立する。
【００１９】
図７、図１２および図１７に示すように、キャップウェハ４０に用いるパイレックス等のガラスウェハの下面に、凹所４１を形成する。さらに、この凹所４１の周辺縁部に環状のガラスフリット３０をスクリーン印刷で形成する。そして、図８（Ａ）、図１３（Ａ）および図１８（Ａ）で示すように、ベースウェハ１０にガラスフリット３０を介してキャップウェハ４０を加熱，加圧して接着一体化する。ついで、配線１３，１４，１５，１６の接続パッド１３ａ，１４ａ，１５ａ，１６ａを覆うキャップウェハ４０の一部をダイシングで除去する（図８（Ｂ）、図１３（Ｂ）、図１８（Ｂ））。
【００２０】
次に、前述の構成からなるマイクロリレーの動作を説明する。
配線１３，１６の接続パッド１３ａ，１６ａから固定電極１１と可動電極２４との間に電界が印加されていない場合、可動接点２８が固定接点部１４ｂ，１５ｂから開離している（図１３（Ｂ））。
【００２１】
そして、配線１３，１６の接続パッド１３ａ，１６ａから固定電極１１と可動電極２４との間に電界を印加すると、両電極の間に生じる静電力で固定電極１１に可動電極２４が吸引される。このため、支持梁２３のバネ力に抗して可動電極２４が板厚方向に下降し、その可動接点２８が固定接点部１４ｂ，１５ｂに接触した後、可動電極２４が固定電極１１に絶縁膜１２を介して吸着する。
【００２２】
ついで、前述の電圧の印加を停止することにより、可動電極２４が支持梁２３のバネ力で復帰し、固定接点部１４ｂ，１５ｂから可動接点２８が開離して元の状態に復帰する。
【００２３】
第２実施形態は、図１９に示すように、１枚のウェハから多数個のマイクロリレーを製造する場合である。特に、本実施形態では、１枚のパイレックス等からなるベースウェハ１０の上面に多数のマイクロリレーユニット１９を形成するとともに、４本の位置決め突部１７を形成している（図１９（Ａ））。一方、キャップウェハ４０の下面のうち、前記マイクロリレーユニット１９と対応する位置に環状のガラスフリット３０を形成してある（図１９（Ｂ））。そして、前記ベースウェハ１０にキャップウェハ４０を重ね合わせ、所定の位置に位置決めするとともに、前記位置決め突部１７にキャップウェハ４０を当接させる。ついで、ベースウェハ１０にガラスフリット３０を介してキャップウェハ４０を接着一体化する（図１９（Ｃ））。
【００２４】
第３実施形態は、図２０に示すように、１枚のベースウェハ１０の上面に多数のマイクロリレーユニット１０を格子状に配置するとともに、各交差点に位置決め突部１７を形成したものである（図２０（Ａ））。
本実施形態によれば、デッドスペースであったマイクロリレーユニット１９間の空隙を有効に利用でき、位置決め突部１７を設けるために特別なスペースを必要としない。このため、１枚のウェハからより多くのマイクロリレーを切り出すことができ、製造単価を低減できるという利点がある。
【００２５】
第４実施形態は、図２１示すように、１枚のベースウェハ１０の上面に多数のマイクロリレーユニット１９を格子状に配置する。さらに、前記マイクロリレーユニット１９間の間隙に位置決め突条１８を格子状に形成した場合である。
【００２６】
本実施形態の製造方法を、図２２ないし図２８の添付図面について説明する。まず、図２４（Ａ）に示すパイレックス等のガラスウエハ１０の上面に、平面略Π字形の固定電極１１および配線１３，１４，１５，１６をスパッタリング、蒸着、メッキ、スクリーン印刷等で所定の位置に形成する（図２４（Ｂ））。さらに、前記固定電極１１の表面を絶縁膜１２で被覆する（図２４（Ｃ））。
【００２７】
そして、図２５（Ａ）に示すように、結晶方位（１００）の単結晶シリコンウェハからなるＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）シリコンウェハ２９を用意する。そして、所望の支持梁厚さ及び可動電極厚さを確保するため、前記ＳＯＩシリコンウェハ２９の活性層２９ａ側の表面にＴＭＡＨ（アルカリエッチング液）エッチングを施し、アンカ２２および突条１８を形成する（図２５（Ｂ））。同様に、ＴＭＡＨエッチングで前記アンカ２２の基部に段部２２ａを形成する（図２５（Ｃ））。さらに、酸化膜２７を形成した後、導電材をスパッタリング、蒸着、メッキ、スクリーン印刷等により、パターンニングを施して可動接点（図示せず）を形成するとともに、中継接続部２２ｂを形成する（図２５（Ｄ））。ついで、前記可動接点の下方側に位置する酸化膜だけを除き、酸化膜２７を除去する（図２５（Ｅ））。
【００２８】
ついで、図２６に示すように、ベースウェハ１０に前記ＳＯＩウェハ２９を位置決めし、陽極接合を行う（図２６（Ａ））。そして、ＳＯＩウェハ２９の上面をＴＭＡＨ、ＫＯＨ等のアルカリエッチング液で除去してシンニングする（図２６（Ｂ））。このとき、各マイクロリレーユニット１９は位置決め突条１８で仕切られているので、シンニングするためのエッチング液でマイクロリレーユニット１９が損傷することはない。
そして、露出した前記酸化膜２９ｂ（図２６（Ｂ））をＨＦ等で除去する。さらに、残存するＳＯＩウェハ２９の活性層２９ａにドライエッチングでスリットを形成することにより、可動電極２４を切り出し（図２６（Ｃ））、マイクロリレーユニット１９が完成する。このとき、位置決め突条１８も格子状に残存している。
【００２９】
図２７に示すように、パイレックス等のガラスウェハからなるキャップウェハ４０の下面に、凹所４１を形成するとともに、その周辺縁部に環状のガラスフリット３０をスクリーン印刷で形成する。そして、図２８（Ａ）に示すように、前記ベースウェハ１０にキャップウェハ４０を重ね合わせ、前記位置決め突条１８にキャップウェハ４０を当接させるとともに、所定の位置に位置決めする。ついで、ベースウェハ１０にキャップウェハ４０を加熱，加圧しながら接着一体化する。ついで、前記キャップウェハ４０をダイシングで個々に切り離す（図２８（Ｂ））。最後に、前記位置決め突条１８に沿ってダイシングし、ベースウェハ１０を個々に切り離すことにより、マイクロリレーが完成する（図２８（Ｃ））。
【００３０】
なお、前述の実施形態に係る各マイクロリレーの動作は、第１実施形態とほぼ同様であるので、説明を省略する。
【００３１】
第３，第４実施形態によれば、デッドスペースであったマイクロリレーユニット１９間の空隙を有効に利用でき、位置決め突部１７，突条１８を設けるために特別なスペースを必要としない。このため、１枚のウェハからより多くのマイクロリレーを切り出すことができ、製造単価を低減できる。
また、前記位置決め突条１８によってマイクロリレーユニット１９が仕切られている。このため、ベースウェハ１０にキャップウェハ４０を接着一体化した後、前記キャップウェハ４０をシンニングする場合に、エッチング液が前記ユニット１９内に侵入できない。このため、エッチング液によるマイクロリレーユニット１９の損傷を抑制できるという利点がある。
【００３２】
本発明はマイクロリレーに限らず、例えば、マイクロスイッチ等の他の半導体素子に適用できる。
【００３３】
【発明の効果】
請求項１に記載の発明によれば、ベースウェハにキャップウェハを接着一体化する際に、両者の対向面の少なくともいずれか一方に設けた位置決め突部が、両者間の対向距離を規制する。このため、対向面間の距離にバラツキがなくなり、高い寸法精度の半導体素子が得られる。
また、両者を接着一体化する際に従来例のようにガラスフリットが押し潰されることがない。このため、ガラスフリットは背が高く薄肉のままで固化するので、床面積の小さい半導体素子が得られる。この結果、１枚のウエハからより多くの製品が得られ、製造単価の安い製品が得られる。
【００３４】
請求項２によれば、位置決め突部をキャップウェハに形成できるので、設計の自由度が大きくなる。
【００３５】
請求項３によれば、少なくとも３個の位置決め突部を設けるので、ベースウェハおよびキャップウェハを平行に対向させることができる。このため、より寸法精度の高い半導体素子が得られることになる。
【００３６】
請求項４によれば、半導体素子を位置決め突条が包囲する。このため、ベースウェハにキャップウェハを接着一体化した後にシンニングを行っても、エッチング液による半導体素子の損傷を抑制できる。
【００３７】
請求項５によれば、ダイシング領域に位置決め突部を形成してある。このため、ダイシングすると同時に、位置決め突部を除去して切り離すことができる。この結果、生産工数が少なくなり、生産性が向上するという効果がある。
【図面の簡単な説明】
【図１】本発明にかかるマイクロリレーの第１実施形態を示す斜視図である。
【図２】図１の平面図である。
【図３】図１のキャップウエハを取り外した場合の平面図である。
【図４】図３のＡ−Ａ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図５】図３のＡ−Ａ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図６】図３のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図７】図３のＡ−Ａ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図８】図３のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図９】図３のＢ−Ｂ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図１０】図３のＢ−Ｂ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図１１】図３のＢ−Ｂ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１２】図３のＢ−Ｂ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図１３】図３のＢ−Ｂ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１４】図３のＣ−Ｃ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図１５】図３のＣ−Ｃ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図１６】図３のＣ−Ｃ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１７】図３のＣ−Ｃ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図１８】図３のＣ−Ｃ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１９】本発明にかかるマイクロリレーの第２実施形態を示す概略プロセス工程図である。
【図２０】本発明にかかるマイクロリレーの第３実施形態を示す概略プロセス工程図である。
【図２１】本発明にかかるマイクロリレーの第４実施形態を示す概略プロセス工程図である。
【図２２】図１９（Ａ）の拡大平面図である。
【図２３】図２１（Ｃ）の拡大平面図である。
【図２４】図２２のＡ−Ａ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図２５】図２２のＡ−Ａ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図２６】図２２のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図２７】図２２のＡ−Ａ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図２８】図２２のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【符号の説明】
１０…ベースウェハ、１１…固定電極、１２…絶縁膜、１３，１４，１５，１６…配線、１３ａ，１４ａ，１５ａ，１６ａ…接続パッド、１４ｂ，１５ｂ…固定接点部、１７，１７ａ，１７ｂ…位置決め突部、１８…位置決め突条、１９…マイクロリレーユニット、２０…可動素子、２１…スリット、２２…アンカ、２３…支持梁、２４…可動電極、２５…スリット、２６…可動接触片、２７…絶縁層、２８…可動接点、２９…ＳＯＩシリコンウェハ、３０…ガラスフリット、４０…キャップウェハ。
Claims (5)
- 上面に半導体素子を設けたベースウェハに、下面に環状のガラスフリットを形成したキャップウェハを接着一体化し、前記半導体素子を密封した半導体素子の製造方法において、
前記ベースウェハおよび前記キャップウェハの対向面のいずれか一方に、少なくとも１つの位置決め突部を設けたことを特徴とする半導体素子の製造方法。 - 前記位置決め突部が、前記キャップウェハの対向面に形成されていることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記位置決め突部が、３個以上設けられていることを特徴とする請求項１または２に記載の半導体素子の製造方法。
- 前記位置決め突部が、前記半導体素子の周囲を包囲する突条であることを特徴とする請求項１ないし３のいずれか１項に記載の半導体素子の製造方法。
- 前記位置決め突部が、ダイシング領域に配置されていることを特徴とする請求項１ないし４のいずれか１項に記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11974699A JP3567793B2 (ja) | 1999-04-27 | 1999-04-27 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11974699A JP3567793B2 (ja) | 1999-04-27 | 1999-04-27 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000311961A JP2000311961A (ja) | 2000-11-07 |
| JP3567793B2 true JP3567793B2 (ja) | 2004-09-22 |
Family
ID=14769130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11974699A Expired - Fee Related JP3567793B2 (ja) | 1999-04-27 | 1999-04-27 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567793B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396551B1 (ko) | 2001-02-03 | 2003-09-03 | 삼성전자주식회사 | 웨이퍼 레벨 허메틱 실링 방법 |
| EP1517166B1 (en) * | 2003-09-15 | 2015-10-21 | Nuvotronics, LLC | Device package and methods for the fabrication and testing thereof |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
-
1999
- 1999-04-27 JP JP11974699A patent/JP3567793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000311961A (ja) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3796988B2 (ja) | 静電マイクロリレー | |
| US5243861A (en) | Capacitive type semiconductor accelerometer | |
| JP2003294451A (ja) | マイクロ慣性センサ及びその製造方法 | |
| EP1659437A2 (en) | Biaxial actuator and method of manufacturing the same | |
| KR20090098801A (ko) | 캡슐화 가능성을 갖는 마이크로미러 액튜에이터 및 그의 제조 방법 | |
| US20050194650A1 (en) | Micromechanical actuator with multiple-plane comb electrodes and methods of making | |
| WO2017090380A1 (ja) | 共振装置及びその製造方法 | |
| JP3493974B2 (ja) | 静電マイクロリレー | |
| JP3714020B2 (ja) | 半導体素子の密封構造 | |
| KR20030027960A (ko) | 가속도 센서 및 그 제조방법 | |
| JPWO2010032821A1 (ja) | Ｍｅｍｓセンサ | |
| JP2010238921A (ja) | Ｍｅｍｓセンサ | |
| JP3567793B2 (ja) | 半導体素子の製造方法 | |
| JPH06163935A (ja) | 半導体デバイス及びその製造方法 | |
| JPH11230985A (ja) | 半導体力学量センサ | |
| US20080314723A1 (en) | Method of making contact posts for a microelectromechanical device | |
| JP2000164105A (ja) | マイクロマシン、マイクロアクチュエータ及びマイクロリレー | |
| JPH11176307A (ja) | 静電マイクロリレー | |
| JPH0748566B2 (ja) | 加速度センサおよびその製造方法 | |
| JP3879225B2 (ja) | 静電マイクロリレー | |
| JP2001014998A (ja) | 静電リレー | |
| JP3368304B2 (ja) | 静電マイクロリレー | |
| JP3393467B2 (ja) | 静電マイクロリレー | |
| JP4345907B2 (ja) | 半導体センサの製造方法 | |
| US6927470B2 (en) | Micromachined oscillating element, in particular a mirror for optical switches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |