JP3714020B2 - 半導体素子の密封構造 - Google Patents
半導体素子の密封構造 Download PDFInfo
- Publication number
- JP3714020B2 JP3714020B2 JP11237799A JP11237799A JP3714020B2 JP 3714020 B2 JP3714020 B2 JP 3714020B2 JP 11237799 A JP11237799 A JP 11237799A JP 11237799 A JP11237799 A JP 11237799A JP 3714020 B2 JP3714020 B2 JP 3714020B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- glass frit
- sealing structure
- wiring
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はベースウェハの上面に形成した半導体素子に関し、特に、前記ベースウェハの上面にキャップウェハを接着一体化して気密封止される半導体素子の密封構造に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】
従来、半導体素子および配線が形成されたベースウェハの上面に環状のガラスフリットを介してキャップウェハを接着一体化し、前記半導体素子を密封する半導体素子の密封構造がある（特開平５−２９１３８８号公報）。一方、前記半導体素子が、例えば、マイクロリレーである場合には、低い配線抵抗で安定させる必要がある。このため、酸化しにくい金，白金等の貴金属を前記配線に使用することが望まれている。
【０００３】
しかしながら、前記配線が金，白金等の貴金属である場合、その引き出し線と前記ガラスフリットとが重なり合う部分の接着強度が低い。このため、半導体素子の気密封止が困難であるという問題点があった。
【０００４】
本発明は、酸化しにくい金等でベースウェハ上に配線を形成した場合であっても、前記ベースウェハ上の半導体素子をガラスフリットを介してキャップウェハで気密封止できる半導体の密封構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明にかかる半導体素子の密封構造は、前記目的を達成すべく、半導体素子および配線が形成されたベースウェハの上面にガラスフリットを介してキャップウェハを接合一体化し、前記半導体素子を密封する半導体素子の密封構造において、前記配線の引き出し線のうち、前記ガラスフリットに交差する部分の少なくとも上面に、前記引き出し線および前記ガラスフリットに密着しやすい少なくとも一層の中間層を形成し、前記引き出し線の断面がエッジのない緩やかな稜線を有する構成としてある。
【０００６】
また、前記中間層の厚さ寸法は、前記引き出し線の厚さ寸法よりも大きくしてもよい。さらに、前記引き出し線の断面はエッジのない緩やかな稜線を有するとともに、前記中間層の厚さ寸法は前記引き出し線の厚さ寸法よりも大きくしておいてもよい。そして、前記中間層は、前記引き出し線の上面だけに形成されていてもよい。
【０００７】
ついで、前記中間層は、前記引き出し線の上面だけに形成されていてもよい。また、前記中間層は、銀、銅、パラジウム、ロジウム、ニッケル、コバルト、ルテニウム、タングステン、チタン、クロムのいずれか一つで形成してもよい。さらに、前記中間層は、その表面が酸化処理されていてもよい。
【０００８】
そして、前記半導体素子がマイクロリレーの可動素子であるとともに、前記マイクロリレーの接点が前記配線と同一材料であってもよい。
【０００９】
【発明の実施の形態】
本発明に係る実施形態はマイクロリレーの密封構造に適用した場合であり、図１ないし図１６を参照しつつ説明する。
本実施形態にかかるマイクロリレーは、図１ないし図４に示すように、パイレックス等の絶縁材からなるベースウェハ１０と、環状のガラスフリット３０と、パイレックス等の絶縁材からなるキャップウェハ４０とからなるものである。
【００１０】
前記ベースウェハ１０の上面には、図３に示すように、固定電極１１、４本の配線１３，１４，１５，１６および可動素子２０が設けられている。
前記固定電極１１は、前記ベースウェハ１０の上面中央に平面略Π字形に形成され、その表面は絶縁膜１２で被覆されている（図４）。
４本の前記配線うち、その２本の配線１４，１５は、その一端部が接続パッド１４ａ，１５ａとなっている一方、その他端部が前記固定電極１１の中央にそれぞれ延在し、固定接点１４ｂ，１５ｂとなっている。また、他の１本の配線１３は、その一端部が接続パッド１３ａとなっている一方、その他端部が前記固定電極１１に接続されている。さらに、残る他の１本の配線１６は、その一端部が接続パッド１６ａとなっている一方、その他端部が可動素子２０に電気接続されている。
そして、配線１３，１４，１５および１６は、その接続パッド１３ａ，１４ａ，１５ａおよび１６ｃの近傍に位置し、かつ、後述するガラスフリット３０と重なり合う部分に、中間層１３ｃ（図５），１４ｃ，１５ｃおよび１６ｃをそれぞれ形成してある。
【００１１】
なお、前記中間層１３ｃ，１４ｃ，１５ｃおよび１６ｃは、配線の断面形状に応じて適宜選択できる。例えば、図６（Ａ）に示すように、配線１３の高さ寸法Ｔ1よりも大きい厚さ寸法Ｔ2を有する階段状の中間層１３ｃを形成してもよい。このような中間層１３ｃを形成することにより、配線１３の露出が完全になくなり、気密封止がより一層完全になるという利点がある。
また、図６（Ｂ）に示すように、配線１３の断面がエッジのない緩やかな稜線を有する山形である場合には、その露出面に沿って中間層１３ｃを形成してもよい。この変形例によれば、薄い中間層で配線を被覆できるという利点がある。
さらに、図６（Ｃ）に示すように配線１３が断面方形である場合には、その上面だけに中間層１３ｃを形成してもよい。この変形例によれば、最小限度の中間層で気密封止が可能になるという利点がある。
【００１２】
また、前記配線が金，白金，これらの合金で形成される場合、前記中間層の素材としては、例えば、銀、銅、パラジウム、ロジウム、ニッケル、コバルト、ルテニウム、タングステン、チタン、クロムが挙げられる。
さらに、前記配線が金，白金，これらの合金で形成される場合であっても、金等になじみやすい銀、ルテニウム、タングステン等で中間層を形成し、その表面に酸化処理を施して接着強度を高めてもよい。
【００１３】
可動素子２０は、図３に示すように、平面略Ｃ字形のアンカ２２から延在する４本の支持梁２３を介し、可動電極２４を板厚方向に駆動可能に支持したものである。前記支持梁２３は、スリット２１を設けることにより、形成されている。また、前記可動電極２４は、その中央部に２本のスリット２５，２５を並設することにより、可動接触片２６が切り出されている。この可動接触片２６の下面中央には、絶縁層２７を介して可動接点２８が設けられている（図１６）。この可動接点２８は前記固定接点１４ｂ，１５ｂに接離可能に対向している。
【００１４】
そして、ガラスットフリット３０を介して前記ベースウェハ１０と前記キャップウェハ４０との間に形成される空間内に、前記可動素子２０が気密封止されている。
【００１５】
次に、本実施形態の製造方法について説明する。なお、図７ないし図１１は図３のＡ−Ａ線断面図に従って切断した場合のプロセス工程図を示し、図１２ないし図１６は図３のＢ−Ｂ線断面図に従って切断した場合のプロセス工程図を示す。
【００１６】
図７（Ａ）および図１２（Ａ）に示すパイレックス等のガラスウエハ１０の上面に、平面略Π字形の電極１１および配線１３，１４，１５，１６をスパッタリング、蒸着、メッキ、スクリーン印刷等で所定の位置に形成する。さらに、前記配線１３，１４，１５，１６のうち、ガラスフリット３０と接着する部分に中間層１３ｃ，１４ｃ，１５ｃ，１６ｃをそれぞれ形成する（図７（Ｂ）、図１２（Ｂ））。一方、前記電極１１の表面を絶縁膜１２で被覆する（図７（Ｃ）、図１２（Ｃ））。
【００１７】
図８（Ａ）および図１３（Ａ）に示すように、結晶方位（１００）の単結晶シリコンウェハからなるＳＯＩ（silicon-on-insulator）シリコンウェハ２９を用意する。そして、所望の支持梁厚さ及び可動電極厚さを確保するため、前記ＳＯＩシリコンウェハ２９の活性層２９ａ側の表面にＴＭＡＨ（アルカリエッチング液）エッチングを施し、アンカ２２を形成する（図８（Ｂ）、図１３（Ｂ））。同様に、ＴＭＡＨエッチングで前記アンカ２２の基部に段部２２ａを形成する（図８（Ｃ））。さらに、酸化膜２７を形成した後、導電材をスパッタリング、蒸着、メッキ、スクリーン印刷等により、パターンニングを施して可動接点２８を形成するとともに、中継接続部２２ｂを形成する（図８（Ｄ）、図１３（Ｄ））。ついで、可動接点２８の下方側に位置する酸化膜だけを除き、酸化膜２７を除去する（図８（Ｅ）、図１２（Ｅ））。
【００１８】
図９および図１４に示すように、ベースウェハ１０に前記ＳＯＩウェハ２９を位置決めし、陽極接合を行う（図９（Ａ）、図１４(Ａ)）。そして、ＳＯＩウェハ２９の上面をＴＭＡＨ、ＫＯＨ等のアルカリエッチング液で除去してシンニングする（図９（Ｂ）、図１４（Ｂ））。このアルカリエッチング液の酸化膜エッチングレートはシリコンに比し、極端に遅い。このため、埋設されている酸化膜でエッチングを止めることができ、膜厚精度の高いシンニングを行うことができる。その後、露出した前記酸化膜２９ｂをＨＦ等で除去する（図１４（Ｂ））。さらに、残っているＳＯＩウェハ２９の活性層２９ａをドライエッチングでスリット２１，２５を形成することにより、可動電極２４および可動接触片２６を切り出す（図９（Ｃ）、図１４（Ｃ））。
【００１９】
図１０および図１５に示すように、キャップウェハ４０に用いるパイレックス等のガラスウェハの下面に、環状のガラスフリット３０をスクリーン印刷で所定の位置に形成する。そして、図１１（Ａ）および図１６（Ａ）で示すように、ガラスフリット３０を介してベースウェハ１０にキャップウェハ４０を加熱，加圧して接着一体化する。このとき、中間層１３ｃ，１４ｃ，１５ｃ，１６ｃを介してガラスフリット３０が配線１３，１４，１５，１６に重なり合う。このため、所望の接着強度で両者を接着一体化できる。ついで、配線１３，１４，１５，１６の接続パッド１３ａ，１４ａ，１５ａ，１６ａを覆うキャップウェハ４０の一部をダイシングで除去する（図１１（Ｂ）、図１６（Ｂ））。
【００２０】
次に、前述の構成からなるマイクロリレーの動作を説明する。
配線１３，１６の接続パッド１３ａ，１６ａから固定電極１１と可動電極２４との間に電界が印加されていない場合、固定接点部１４ｂ，１５ｂから可動接点２８が開離している（図１６（Ｂ））。
【００２１】
そして、配線１３，１６の接続パッド１３ａ，１６ａから固定電極１１と可動電極２４との間に電界を印加すると、両電極の間に生じる静電力で固定電極１１に可動電極２４が吸引される。このため、支持梁２３のバネ力に抗して可動電極２４が板厚方向に下降し、その可動接点２８が固定接点部１４ｂ，１５ｂに接触した後、可動電極２４が固定電極１１に絶縁膜１２を介して吸着する。
【００２２】
ついで、前述の印加を停止することにより、可動電極２４が支持梁２３のバネ力で復帰し、固定接点部２８から可動接点１４ｂ，１５ｂが開離して元の状態に復帰する。
【００２３】
【発明の効果】
請求項１に記載の発明によれば、中間層を介してガラスフリットが配線の引き出し線に強固に密着する。このため、キャップウェハによる半導体素子の気密封止が可能になる。
【００２４】
さらに、請求項１ , ３によれば、中間層が引き出し線より薄くても、引き出し線全面を完全に被覆できる。
【００２５】
請求項２，３によれば、引き出し線が露出することがないので、気密封止がより一層完全になる。
請求項４によれば、配線の厚さ寸法が小さい場合、最小限度の中間層で所望の気密封止が得られる。
請求項５，６によれば、ガラスフリットとの接合工程の加熱温度では配線材料と反応しにくいので、配線抵抗が安定している。
請求項７によれば、配線に対する酸化処理によって接着強度がより一層向上する。
【００２６】
請求項８，９によれば、完全な気密封止により、外部から影響を受けにくいマイクロリレーが得られるとともに、接点と配線とを同じ工程で製造でき、製造工程の少ないマイクロリレーが得られるという効果がある。
【図面の簡単な説明】
【図１】 本発明にかかるマイクロリレーの一実施形態を示す斜視図である。
【図２】 図１の平面図である。
【図３】 図１のキャップウェハを取り外した場合の平面図である。
【図４】 図２のＡ−Ａ線断面図である。
【図５】 図３の要部斜視図である。
【図６】 配線の引き出し線にかかる変形例を示す断面図である。
【図７】 図３のＡ−Ａ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図８】 図３のＡ−Ａ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図９】 図３のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１０】 図３のＡ−Ａ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図１１】 図３のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１２】 図３のＢ−Ｂ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図１３】 図３のＢ−Ｂ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図１４】 図３のＢ−Ｂ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１５】 図３のＢ−Ｂ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図１６】 図３のＢ−Ｂ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【符号の説明】
１０…ベースウェハ、１１…固定電極、１２…絶縁膜、１３，１４，１５，１６…配線、１３ａ，１４ａ，１５ａ，１６ａ…接続パッド、１４ｂ，１５ｂ…固定接点、１３ｃ，１４ｃ，１５ｃ，１６ｃ…中間層、２０…可動素子、２１…スリット、２２…アンカ、２３…支持梁、２４…可動電極、２５…スリット、２６…可動接触片、２７…絶縁層、２８…可動接点、２９…ＳＯＩシリコンウェハ、３０…ガラスフリット、４０…キャップウェハ。
【発明の属する技術分野】
本発明はベースウェハの上面に形成した半導体素子に関し、特に、前記ベースウェハの上面にキャップウェハを接着一体化して気密封止される半導体素子の密封構造に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】
従来、半導体素子および配線が形成されたベースウェハの上面に環状のガラスフリットを介してキャップウェハを接着一体化し、前記半導体素子を密封する半導体素子の密封構造がある（特開平５−２９１３８８号公報）。一方、前記半導体素子が、例えば、マイクロリレーである場合には、低い配線抵抗で安定させる必要がある。このため、酸化しにくい金，白金等の貴金属を前記配線に使用することが望まれている。
【０００３】
しかしながら、前記配線が金，白金等の貴金属である場合、その引き出し線と前記ガラスフリットとが重なり合う部分の接着強度が低い。このため、半導体素子の気密封止が困難であるという問題点があった。
【０００４】
本発明は、酸化しにくい金等でベースウェハ上に配線を形成した場合であっても、前記ベースウェハ上の半導体素子をガラスフリットを介してキャップウェハで気密封止できる半導体の密封構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明にかかる半導体素子の密封構造は、前記目的を達成すべく、半導体素子および配線が形成されたベースウェハの上面にガラスフリットを介してキャップウェハを接合一体化し、前記半導体素子を密封する半導体素子の密封構造において、前記配線の引き出し線のうち、前記ガラスフリットに交差する部分の少なくとも上面に、前記引き出し線および前記ガラスフリットに密着しやすい少なくとも一層の中間層を形成し、前記引き出し線の断面がエッジのない緩やかな稜線を有する構成としてある。
【０００６】
また、前記中間層の厚さ寸法は、前記引き出し線の厚さ寸法よりも大きくしてもよい。さらに、前記引き出し線の断面はエッジのない緩やかな稜線を有するとともに、前記中間層の厚さ寸法は前記引き出し線の厚さ寸法よりも大きくしておいてもよい。そして、前記中間層は、前記引き出し線の上面だけに形成されていてもよい。
【０００７】
ついで、前記中間層は、前記引き出し線の上面だけに形成されていてもよい。また、前記中間層は、銀、銅、パラジウム、ロジウム、ニッケル、コバルト、ルテニウム、タングステン、チタン、クロムのいずれか一つで形成してもよい。さらに、前記中間層は、その表面が酸化処理されていてもよい。
【０００８】
そして、前記半導体素子がマイクロリレーの可動素子であるとともに、前記マイクロリレーの接点が前記配線と同一材料であってもよい。
【０００９】
【発明の実施の形態】
本発明に係る実施形態はマイクロリレーの密封構造に適用した場合であり、図１ないし図１６を参照しつつ説明する。
本実施形態にかかるマイクロリレーは、図１ないし図４に示すように、パイレックス等の絶縁材からなるベースウェハ１０と、環状のガラスフリット３０と、パイレックス等の絶縁材からなるキャップウェハ４０とからなるものである。
【００１０】
前記ベースウェハ１０の上面には、図３に示すように、固定電極１１、４本の配線１３，１４，１５，１６および可動素子２０が設けられている。
前記固定電極１１は、前記ベースウェハ１０の上面中央に平面略Π字形に形成され、その表面は絶縁膜１２で被覆されている（図４）。
４本の前記配線うち、その２本の配線１４，１５は、その一端部が接続パッド１４ａ，１５ａとなっている一方、その他端部が前記固定電極１１の中央にそれぞれ延在し、固定接点１４ｂ，１５ｂとなっている。また、他の１本の配線１３は、その一端部が接続パッド１３ａとなっている一方、その他端部が前記固定電極１１に接続されている。さらに、残る他の１本の配線１６は、その一端部が接続パッド１６ａとなっている一方、その他端部が可動素子２０に電気接続されている。
そして、配線１３，１４，１５および１６は、その接続パッド１３ａ，１４ａ，１５ａおよび１６ｃの近傍に位置し、かつ、後述するガラスフリット３０と重なり合う部分に、中間層１３ｃ（図５），１４ｃ，１５ｃおよび１６ｃをそれぞれ形成してある。
【００１１】
なお、前記中間層１３ｃ，１４ｃ，１５ｃおよび１６ｃは、配線の断面形状に応じて適宜選択できる。例えば、図６（Ａ）に示すように、配線１３の高さ寸法Ｔ1よりも大きい厚さ寸法Ｔ2を有する階段状の中間層１３ｃを形成してもよい。このような中間層１３ｃを形成することにより、配線１３の露出が完全になくなり、気密封止がより一層完全になるという利点がある。
また、図６（Ｂ）に示すように、配線１３の断面がエッジのない緩やかな稜線を有する山形である場合には、その露出面に沿って中間層１３ｃを形成してもよい。この変形例によれば、薄い中間層で配線を被覆できるという利点がある。
さらに、図６（Ｃ）に示すように配線１３が断面方形である場合には、その上面だけに中間層１３ｃを形成してもよい。この変形例によれば、最小限度の中間層で気密封止が可能になるという利点がある。
【００１２】
また、前記配線が金，白金，これらの合金で形成される場合、前記中間層の素材としては、例えば、銀、銅、パラジウム、ロジウム、ニッケル、コバルト、ルテニウム、タングステン、チタン、クロムが挙げられる。
さらに、前記配線が金，白金，これらの合金で形成される場合であっても、金等になじみやすい銀、ルテニウム、タングステン等で中間層を形成し、その表面に酸化処理を施して接着強度を高めてもよい。
【００１３】
可動素子２０は、図３に示すように、平面略Ｃ字形のアンカ２２から延在する４本の支持梁２３を介し、可動電極２４を板厚方向に駆動可能に支持したものである。前記支持梁２３は、スリット２１を設けることにより、形成されている。また、前記可動電極２４は、その中央部に２本のスリット２５，２５を並設することにより、可動接触片２６が切り出されている。この可動接触片２６の下面中央には、絶縁層２７を介して可動接点２８が設けられている（図１６）。この可動接点２８は前記固定接点１４ｂ，１５ｂに接離可能に対向している。
【００１４】
そして、ガラスットフリット３０を介して前記ベースウェハ１０と前記キャップウェハ４０との間に形成される空間内に、前記可動素子２０が気密封止されている。
【００１５】
次に、本実施形態の製造方法について説明する。なお、図７ないし図１１は図３のＡ−Ａ線断面図に従って切断した場合のプロセス工程図を示し、図１２ないし図１６は図３のＢ−Ｂ線断面図に従って切断した場合のプロセス工程図を示す。
【００１６】
図７（Ａ）および図１２（Ａ）に示すパイレックス等のガラスウエハ１０の上面に、平面略Π字形の電極１１および配線１３，１４，１５，１６をスパッタリング、蒸着、メッキ、スクリーン印刷等で所定の位置に形成する。さらに、前記配線１３，１４，１５，１６のうち、ガラスフリット３０と接着する部分に中間層１３ｃ，１４ｃ，１５ｃ，１６ｃをそれぞれ形成する（図７（Ｂ）、図１２（Ｂ））。一方、前記電極１１の表面を絶縁膜１２で被覆する（図７（Ｃ）、図１２（Ｃ））。
【００１７】
図８（Ａ）および図１３（Ａ）に示すように、結晶方位（１００）の単結晶シリコンウェハからなるＳＯＩ（silicon-on-insulator）シリコンウェハ２９を用意する。そして、所望の支持梁厚さ及び可動電極厚さを確保するため、前記ＳＯＩシリコンウェハ２９の活性層２９ａ側の表面にＴＭＡＨ（アルカリエッチング液）エッチングを施し、アンカ２２を形成する（図８（Ｂ）、図１３（Ｂ））。同様に、ＴＭＡＨエッチングで前記アンカ２２の基部に段部２２ａを形成する（図８（Ｃ））。さらに、酸化膜２７を形成した後、導電材をスパッタリング、蒸着、メッキ、スクリーン印刷等により、パターンニングを施して可動接点２８を形成するとともに、中継接続部２２ｂを形成する（図８（Ｄ）、図１３（Ｄ））。ついで、可動接点２８の下方側に位置する酸化膜だけを除き、酸化膜２７を除去する（図８（Ｅ）、図１２（Ｅ））。
【００１８】
図９および図１４に示すように、ベースウェハ１０に前記ＳＯＩウェハ２９を位置決めし、陽極接合を行う（図９（Ａ）、図１４(Ａ)）。そして、ＳＯＩウェハ２９の上面をＴＭＡＨ、ＫＯＨ等のアルカリエッチング液で除去してシンニングする（図９（Ｂ）、図１４（Ｂ））。このアルカリエッチング液の酸化膜エッチングレートはシリコンに比し、極端に遅い。このため、埋設されている酸化膜でエッチングを止めることができ、膜厚精度の高いシンニングを行うことができる。その後、露出した前記酸化膜２９ｂをＨＦ等で除去する（図１４（Ｂ））。さらに、残っているＳＯＩウェハ２９の活性層２９ａをドライエッチングでスリット２１，２５を形成することにより、可動電極２４および可動接触片２６を切り出す（図９（Ｃ）、図１４（Ｃ））。
【００１９】
図１０および図１５に示すように、キャップウェハ４０に用いるパイレックス等のガラスウェハの下面に、環状のガラスフリット３０をスクリーン印刷で所定の位置に形成する。そして、図１１（Ａ）および図１６（Ａ）で示すように、ガラスフリット３０を介してベースウェハ１０にキャップウェハ４０を加熱，加圧して接着一体化する。このとき、中間層１３ｃ，１４ｃ，１５ｃ，１６ｃを介してガラスフリット３０が配線１３，１４，１５，１６に重なり合う。このため、所望の接着強度で両者を接着一体化できる。ついで、配線１３，１４，１５，１６の接続パッド１３ａ，１４ａ，１５ａ，１６ａを覆うキャップウェハ４０の一部をダイシングで除去する（図１１（Ｂ）、図１６（Ｂ））。
【００２０】
次に、前述の構成からなるマイクロリレーの動作を説明する。
配線１３，１６の接続パッド１３ａ，１６ａから固定電極１１と可動電極２４との間に電界が印加されていない場合、固定接点部１４ｂ，１５ｂから可動接点２８が開離している（図１６（Ｂ））。
【００２１】
そして、配線１３，１６の接続パッド１３ａ，１６ａから固定電極１１と可動電極２４との間に電界を印加すると、両電極の間に生じる静電力で固定電極１１に可動電極２４が吸引される。このため、支持梁２３のバネ力に抗して可動電極２４が板厚方向に下降し、その可動接点２８が固定接点部１４ｂ，１５ｂに接触した後、可動電極２４が固定電極１１に絶縁膜１２を介して吸着する。
【００２２】
ついで、前述の印加を停止することにより、可動電極２４が支持梁２３のバネ力で復帰し、固定接点部２８から可動接点１４ｂ，１５ｂが開離して元の状態に復帰する。
【００２３】
【発明の効果】
請求項１に記載の発明によれば、中間層を介してガラスフリットが配線の引き出し線に強固に密着する。このため、キャップウェハによる半導体素子の気密封止が可能になる。
【００２４】
さらに、請求項１ , ３によれば、中間層が引き出し線より薄くても、引き出し線全面を完全に被覆できる。
【００２５】
請求項２，３によれば、引き出し線が露出することがないので、気密封止がより一層完全になる。
請求項４によれば、配線の厚さ寸法が小さい場合、最小限度の中間層で所望の気密封止が得られる。
請求項５，６によれば、ガラスフリットとの接合工程の加熱温度では配線材料と反応しにくいので、配線抵抗が安定している。
請求項７によれば、配線に対する酸化処理によって接着強度がより一層向上する。
【００２６】
請求項８，９によれば、完全な気密封止により、外部から影響を受けにくいマイクロリレーが得られるとともに、接点と配線とを同じ工程で製造でき、製造工程の少ないマイクロリレーが得られるという効果がある。
【図面の簡単な説明】
【図１】 本発明にかかるマイクロリレーの一実施形態を示す斜視図である。
【図２】 図１の平面図である。
【図３】 図１のキャップウェハを取り外した場合の平面図である。
【図４】 図２のＡ−Ａ線断面図である。
【図５】 図３の要部斜視図である。
【図６】 配線の引き出し線にかかる変形例を示す断面図である。
【図７】 図３のＡ−Ａ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図８】 図３のＡ−Ａ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図９】 図３のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１０】 図３のＡ−Ａ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図１１】 図３のＡ−Ａ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１２】 図３のＢ−Ｂ線に沿って切断した場合を示すベースウェハのプロセス工程図である。
【図１３】 図３のＢ−Ｂ線に沿って切断した場合を示すＳＯＩシリコンウェハのプロセス工程図である。
【図１４】 図３のＢ−Ｂ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【図１５】 図３のＢ−Ｂ線に沿って切断した場合を示すキャップウェハのプロセス工程図である。
【図１６】 図３のＢ−Ｂ線に沿って切断した場合の接合方法を示すプロセス工程図である。
【符号の説明】
１０…ベースウェハ、１１…固定電極、１２…絶縁膜、１３，１４，１５，１６…配線、１３ａ，１４ａ，１５ａ，１６ａ…接続パッド、１４ｂ，１５ｂ…固定接点、１３ｃ，１４ｃ，１５ｃ，１６ｃ…中間層、２０…可動素子、２１…スリット、２２…アンカ、２３…支持梁、２４…可動電極、２５…スリット、２６…可動接触片、２７…絶縁層、２８…可動接点、２９…ＳＯＩシリコンウェハ、３０…ガラスフリット、４０…キャップウェハ。
Claims (9)
- 半導体素子および配線が形成されたベースウェハの上面にガラスフリットを介してキャップウェハを接合一体化し、前記半導体素子を密封する半導体素子の密封構造において、
前記配線の引き出し線のうち、前記ガラスフリットに交差する部分の少なくとも上面に、前記引き出し線および前記ガラスフリットに密着しやすい少なくとも一層の中間層を形成し、前記引き出し線の断面がエッジのない緩やかな稜線を有することを特徴とする半導体素子の密封構造。 - 半導体素子および配線が形成されたベースウェハの上面にガラスフリットを介してキャップウェハを接合一体化し、前記半導体素子を密封する半導体素子の密封構造において、
前記配線の引き出し線のうち、前記ガラスフリットに交差する部分の少なくとも上面に、前記引き出し線および前記ガラスフリットに密着しやすい少なくとも一層の中間層を形成し、前記中間層の厚さ寸法が前記引き出し線の厚さ寸法よりも大きいことを特徴とする半導体素子の密封構造。 - 半導体素子および配線が形成されたベースウェハの上面にガラスフリットを介してキャップウェハを接合一体化し、前記半導体素子を密封する半導体素子の密封構造において、
前記配線の引き出し線のうち、前記ガラスフリットに交差する部分の少なくとも上面に、前記引き出し線および前記ガラスフリットに密着しやすい少なくとも一層の中間層を形成し、前記引き出し線の断面がエッジのない緩やかな稜線を有するとともに、前記中間層の厚さ寸法が前記引き出し線の厚さ寸法よりも大きいことを特徴とする半導体素子の密封構造。 - 半導体素子および配線が形成されたベースウェハの上面にガラスフリットを介してキャップウェハを接合一体化し、前記半導体素子を密封する半導体素子の密封構造において、
前記配線の引き出し線のうち、前記ガラスフリットに交差する部分の少なくとも上面に、前記引き出し線および前記ガラスフリットに密着しやすい少なくとも一層の中間層を形成し、前記中間層が前記引き出し線の上面だけに形成されていることを特徴とする半導体素子の密封構造。 - 前記中間層が、銀、銅、パラジウム、ロジウム、ニッケル、コバルト、ルテニウム、タングステン、チタン、クロムのいずれか一つで形成されていることを特徴とする請求項３に記載の半導体素子の密封構造。
- 半導体素子および配線が形成されたベースウェハの上面にガラスフリットを介してキャップウェハを接合一体化し、前記半導体素子を密封する半導体素子の密封構造において、
前記配線の引き出し線のうち、前記ガラスフリットに交差する部分の少なくとも上面に、前記引き出し線および前記ガラスフリットに密着しやすい少なくとも一層の中間層を形成し、前記中間層が、銀、銅、パラジウム、ロジウム、ニッケル、コバルト、ルテニウム、タングステン、チタン、クロムのいずれか一つで形成されていることを特徴とする半導体素子の密封構造。 - 前記中間層が、その表面を酸化処理されていることを特徴とする請求項５に記載の半導体素子の密封構造。
- 半導体素子および配線が形成されたベースウェハの上面にガラスフリットを介してキャップウェハを接合一体化し、前記半導体素子を密封する半導体素子の密封構造において、
前記配線の引き出し線のうち、前記ガラスフリットに交差する部分の少なくとも上面に、前記引き出し線および前記ガラスフリットに密着しやすい少なくとも一層の中間層を形 成し、前記半導体素子がマイクロリレーの可動素子であるとともに、前記マイクロリレーの接点が前記配線と同一材料であることを特徴とする半導体素子の密封構造。 - 前記半導体素子がマイクロリレーの可動素子であるとともに、前記マイクロリレーの接点が前記配線と同一材料であることを特徴とする請求項７に記載の半導体素子の密封構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11237799A JP3714020B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体素子の密封構造 |
| US09/999,250 US6734513B2 (en) | 1999-04-20 | 2001-11-01 | Semiconductor device and microrelay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11237799A JP3714020B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体素子の密封構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307018A JP2000307018A (ja) | 2000-11-02 |
| JP3714020B2 true JP3714020B2 (ja) | 2005-11-09 |
Family
ID=14585166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11237799A Expired - Fee Related JP3714020B2 (ja) | 1999-04-20 | 1999-04-20 | 半導体素子の密封構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6734513B2 (ja) |
| JP (1) | JP3714020B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045459B2 (en) * | 2002-02-19 | 2006-05-16 | Northrop Grumman Corporation | Thin film encapsulation of MEMS devices |
| US7551048B2 (en) * | 2002-08-08 | 2009-06-23 | Fujitsu Component Limited | Micro-relay and method of fabricating the same |
| US6621135B1 (en) * | 2002-09-24 | 2003-09-16 | Maxim Integrated Products, Inc. | Microrelays and microrelay fabrication and operating methods |
| US7463125B2 (en) * | 2002-09-24 | 2008-12-09 | Maxim Integrated Products, Inc. | Microrelays and microrelay fabrication and operating methods |
| JPWO2004064103A1 (ja) * | 2003-01-14 | 2006-05-18 | 旭テクノグラス株式会社 | ガラス管およびその製造方法並びにガラス管の接着方法 |
| US20060276008A1 (en) * | 2005-06-02 | 2006-12-07 | Vesa-Pekka Lempinen | Thinning |
| US8497757B2 (en) * | 2006-04-26 | 2013-07-30 | Kulite Semiconductor Products, Inc. | Method and apparatus for preventing catastrophic contact failure in ultra high temperature piezoresistive sensors and transducers |
| US20070254796A1 (en) * | 2006-04-26 | 2007-11-01 | Kurtz Anthony D | Method and apparatus for preventing catastrophic contact failure in ultra high temperature piezoresistive sensors and transducers |
| JP2008046078A (ja) * | 2006-08-21 | 2008-02-28 | Hitachi Ltd | 微小電気機械システム素子およびその製造方法 |
| US7893798B2 (en) * | 2007-05-09 | 2011-02-22 | Innovative Micro Technology | Dual substrate MEMS plate switch and method of manufacture |
| WO2010032819A1 (ja) * | 2008-09-22 | 2010-03-25 | アルプス電気株式会社 | Ｍｅｍｓセンサ |
| US8207586B2 (en) | 2008-09-22 | 2012-06-26 | Alps Electric Co., Ltd. | Substrate bonded MEMS sensor |
| JP5494038B2 (ja) * | 2009-05-21 | 2014-05-14 | 富士通株式会社 | 電子デバイスおよびその製造方法 |
| US8513746B2 (en) | 2010-10-15 | 2013-08-20 | Rohm Co., Ltd. | MEMS sensor and method for producing MEMS sensor, and MEMS package |
| JP5774855B2 (ja) * | 2011-01-06 | 2015-09-09 | 国立大学法人東北大学 | パッケージ及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2714736B2 (ja) * | 1992-06-01 | 1998-02-16 | シャープ株式会社 | マイクロリレー |
| FR2761518B1 (fr) * | 1997-04-01 | 1999-05-28 | Suisse Electronique Microtech | Moteur planaire magnetique et micro-actionneur magnetique comportant un tel moteur |
| US6262463B1 (en) * | 1999-07-08 | 2001-07-17 | Integrated Micromachines, Inc. | Micromachined acceleration activated mechanical switch and electromagnetic sensor |
| DE60141748D1 (de) * | 2000-04-21 | 2010-05-20 | Omron Tateisi Electronics Co | Statisches relais und dieses verwendendes kommunikationsgerät |
-
1999
- 1999-04-20 JP JP11237799A patent/JP3714020B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-01 US US09/999,250 patent/US6734513B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307018A (ja) | 2000-11-02 |
| US20020100919A1 (en) | 2002-08-01 |
| US6734513B2 (en) | 2004-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3714020B2 (ja) | 半導体素子の密封構造 | |
| JP4777510B2 (ja) | マイクロシステムをインサイチュで気密的にカプセル封入する方法 | |
| JP3796988B2 (ja) | 静電マイクロリレー | |
| JP3644205B2 (ja) | 半導体装置及びその製造方法 | |
| JP4588753B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
| EP1837637B1 (en) | Capacitive semiconductor physical quantity sensor and method for manufacturing the same | |
| JP4221390B2 (ja) | 圧力センサと統合された加速スイッチおよびその製作方法 | |
| JP4703808B2 (ja) | センサおよび製造方法 | |
| JP2007019152A (ja) | 半導体センサおよびその製造方法 | |
| JP2006294591A (ja) | 静電マイクロ接点開閉器およびその製造方法、ならびに静電マイクロ接点開閉器を用いた装置 | |
| JP2010238921A (ja) | Ｍｅｍｓセンサ | |
| JPWO2010032821A1 (ja) | Ｍｅｍｓセンサ | |
| JP4518738B2 (ja) | 加速度センサ | |
| US9254997B2 (en) | CMOS-MEMS integrated flow for making a pressure sensitive transducer | |
| JP2001076599A (ja) | マイクロリードスイッチ、マイクロリードスイッチ体及びマイクロリードスイッチ部材の製造方法 | |
| WO2011118788A1 (ja) | ガラス埋込シリコン基板の製造方法 | |
| CN113460956A (zh) | Mems器件及其形成方法 | |
| JP3368304B2 (ja) | 静電マイクロリレー | |
| JP2001201418A (ja) | 静電容量型半導体圧力センサ及びその製造方法 | |
| JP3061249B2 (ja) | 静電容量型圧力センサとその製造方法 | |
| JP3637805B2 (ja) | マイクロリレーの製造方法 | |
| JP2001014997A (ja) | 静電リレー | |
| JPH04269416A (ja) | 静電リレーおよびその製造方法 | |
| US20180079640A1 (en) | Mems device with offset electrode | |
| JP2000021282A (ja) | 静電マイクロリレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050815 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |