JP4777510B2 - マイクロシステムをインサイチュで気密的にカプセル封入する方法 - Google Patents
マイクロシステムをインサイチュで気密的にカプセル封入する方法 Download PDFInfo
- Publication number
- JP4777510B2 JP4777510B2 JP2000381733A JP2000381733A JP4777510B2 JP 4777510 B2 JP4777510 B2 JP 4777510B2 JP 2000381733 A JP2000381733 A JP 2000381733A JP 2000381733 A JP2000381733 A JP 2000381733A JP 4777510 B2 JP4777510 B2 JP 4777510B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- microsystem
- metal
- passage
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011065 in-situ storage Methods 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 185
- 239000002184 metal Substances 0.000 claims abstract description 185
- 239000002775 capsule Substances 0.000 claims abstract description 69
- 238000003486 chemical etching Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 314
- 239000000758 substrate Substances 0.000 claims description 84
- 229910000679 solder Inorganic materials 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 52
- 239000012790 adhesive layer Substances 0.000 claims description 49
- 238000000151 deposition Methods 0.000 claims description 25
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 229910001020 Au alloy Inorganic materials 0.000 claims description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000003353 gold alloy Substances 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 239000010948 rhodium Substances 0.000 claims description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 150000002739 metals Chemical class 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 238000004070 electrodeposition Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910001128 Sn alloy Inorganic materials 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910000978 Pb alloy Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002659 electrodeposit Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J13/00—Colloid chemistry, e.g. the production of colloidal materials or their solutions, not otherwise provided for; Making microcapsules or microballoons
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
- B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Dispersion Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Auxiliary Devices For And Details Of Packaging Control (AREA)
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【発明の属する技術分野】
本発明はインサイチュ(in situ)でマイクロシステムを気密的にカプセル封入するための方法に関する。
【0002】
【従来の技術】
基板に装着された少なくとも1つのマイクロシステムがインサイチュに製作された金属カプセルにカプセル封入される。「装着」は予め製作したマイクロシステムを基板の上に置くこと、または基板にインサイチュにマイクロシステムを製作することのいずれかを意味する。好ましくは、いくつかのミクロン単位の寸法のマイクロシステムが同一の基板の上に共に製造される。マイクロシステムを封入するカプセル封入は気密的に密封され、かつ、前記マイクロシステムがカプセル内で自由に動くことができるようにしておく必要がある。
【0003】
「マイクロシステム」は、カプセル封入された後も自由に動作することができるようにしておく必要がある3次元構造、すなわちリード接触器(reed contactor)、加速度計、マイクロモータ、ミクロン単位のセンサのような、マイクロ光電子機械装置(MOEMS)またはマイクロ電子機械装置(MEMS)を意味する。マイクロシステムの構造は絶縁基板の上、または予め製作されている集積回路を含む基板の上に製作されてもよい。後者の場合には、集積回路の金属接触パッドを用いてマイクロシステムの一部を形成する金属層を堆積させ、前記集積回路にマイクロシステムを電気的に接続することが可能である。
【0004】
同一出願人によるスイス特許第688213号に、リード接触器すなわちミクロン単位のストリップを持つ接触器およびその製造方法がある。接触器は、静止状態で互いにある距離にある金属ストリップを含み、ストリップは電解的手段によりいくつかの段階によって作られ基準設置面に取り付けられている。ストリップは、電解法で堆積された鉄とニッケルとの合金で形成されている。その合金は強磁性であるという特性を持つため、磁場が通過して引き合う力が生じるとストリップは互いに接触することができる。この接触器は、例えばエポキシ接着材料を用いて基準設置面上に固定されている中空のカバーの下にカプセル封入されている。基準設置面は、ガラス基板またはシリコン基板の表面を酸化することにより得られる絶縁層でよい。カバーは、化学エッチングで空隙を形成したガラス板で形成される。この板は、エッチングした空隙それぞれに各接触器を密閉できる。板は、基準設置面上に接着されるか、共晶はんだまたは陽極はんだによりはんだ付けされてよい。最終処理において、製作され密封された多数の接触器は、切断つまりダイシング処理により分離される。
【0005】
この型の実施形態において、接触器を製造する基板とは別にガラス板を機械加工することが必要である。これは欠点を生み出す。更に板は、エポキシ接着材料を用いて基板面に正確に接合される必要がある。エポキシ樹脂は、水を吸収して接触器の作動を妨げる可能性のある物質を脱気するため、密封は長期間に亘って気密的ではない。他の実施形態において、接触器をカプセル封入する熱処理は、破壊的なこともある。
【0006】
スイス特許第688213号において、金属ストリップ間の接触抵抗を測定する際に、接触器をカプセル封入する前には同一の基板に製作された全ての接触器の接触抵抗の平均が10オーム付近に集中することにも留意されたい。そのカプセル封入の後、接触抵抗の平均は、10から60オームに上昇するのが測定された。
【0007】
欧州特許第0 302 165号には、打抜き加工により形成され、集積回路の金属ドームとして働くスズ薄板が開示されている。打抜き薄板は、次に、集積回路をドームの下に閉じ込めるように、集積回路が配置されているベースプレート上に接合される。続いて、組立体全体はポリスチレンの層で被覆される。上に説明したように、接着材料は、マイクロシステムに対して汚染を引き起こすことがある。その結果、接着材料は、気密的カプセル封入を保証できない。また、打抜き加工ではインサイチュでドームを設計することができない。更にこのような打抜き薄板は、各マイクロシステムに個々に配置する必要があり、同一の基板に装着された数個のマイクロシステムのカプセル封入が複雑になる。
【0008】
マイクロ機械と電子との複合装置の分野において、犠牲層を用いることはすでに知られている。例えば集積回路とセンサとの間に金属橋を製作したいと考える場合を挙げることができる。一方、マイクロシステムを気密的に金属でカプセル封入する場合に、犠牲層を用いることは知られていない。
【0009】
米国特許第5,798,283号は、少なくとも1つの電子回路を持つマイクロ電子機械装置を製造する方法を開示している。例えばシリコンで製作された基板に、マイクロ機械を収容するために空隙がエッチングされる。マイクロ機械は、自由に動くことができる部材を得るために、異なるポリシリコンの層を用いて組み立てられる。装置は、集積回路を製作する次に続く段階を実行することができるように、シリコン酸化物または窒化物の層を用いて保護される必要がある。マイクロ機械装置の保護は、700℃より高いこともあるドープ剤拡散温度(例えばホウ素、リン)からそれを保護するために必要である。このような温度は、融点が低いある特定の金属で設計された前記マイクロ機械装置の部材を部分的に破壊することもある。このような保護層はまた、ポリシリコンが回避するべく関わっていれば、前記部材のドーピングを避けることを可能にする。
【0010】
集積回路の作業が終了すれば、SiO2またはSi3N4層の上に置かれた保護層に配置された2つの開口部により、SiO2またはSi3N4層が化学エッチングで部分的に除去される。このようにして、マイクロ機械装置を解放し、自由に動くことができるようにしておくことができる。除去の際には、集積回路がマイクロ機械装置に隣接して組み立てられているため。側方のエッチングが大きくなりすぎないように事前の対策が必要がある。
【0011】
保護層に2つの開口部を設ける代わりに、1つの多孔性ポリシリコン層のみを用いて、化学エッチング、特にフッ化水素酸を用いることによりポリシリコン層を介してSiO2またはSi3N4層を除去し、その後脱イオン水ですすぐことが考えられても良いであろう。
【0012】
前記特許の方法にはいくつか欠点を挙げることができる。まず、カプセル封入に非金属層が用いられている。更に、マイクロ電子の分野で用いられるのと類似のエッチング技術により、マイクロシステムを収容するために予め基板に空隙を設ける必要がある。また、マイクロシステムは、対応する集積回路が高温に耐え得る層で製作される際に保護される必要がある。従って、気密的に金属でカプセル封入するために、金属層を特に電解的手段を用いて前記マイクロ機械装置に堆積させることは当然である。
【0013】
欧州特許第0 435 530号は、金属層の1つが電解的手段により堆積された金属層により気密密封された電子システムを開示している。電子システムは、高密度相互接続(HDI)を持つ異なる集積回路の組み合わせである。このような回路は、ガラスまたはセラミックの基板のマイクロ機械処理された空隙に収容され、ポリマーを用いて接合される。第1の金属層、特にクロムまたはスズの層は、異なる回路の相互接続のために張り出している誘電体層上にスパッタリングされる。第1の層は、構造全体を被覆し、基板の表面に接触することになる。続いて、第1の層の上に第2の金属層が電解的手段で堆積され、回路を妨害する可能性のある種々の汚染部材に対して厚い保護層を生成する。
【0014】
欧州特許第0 435 530号は、リード型接触器のようなマイクロシステムのカプセル封入の製作を教示していない。欠点の1つは、回路を接合するのに用いられているポリマーが気体を生成、すなわち脱気することである。このため、それは、接触器の適切な作動に関して目立つであろう欠点を生じる。更に、カプセルを形成する次の金属層の堆積の後に除去される犠牲金属層を介して金属カプセルを生成することは考えられていないことに留意されたい。
【0015】
【発明が解決しようとする課題】
本発明の目的の1つは、前述の先行技術の欠点を克服する、インサイチュでマイクロシステムを気密的にカプセル封入する方法を提供することである。
本発明の他の目的は、最高350℃より低い温度でマイクロシステムをカプセル封入するために、金属層の電着により金属カプセルを製作できるようにすることである。これにより、特に700℃を超え、1300℃になることもある温度で集積回路に対してリンまたはホウ素の拡散が起こる先行技術の方法の欠点を克服する。
本発明の他の目的は、気密的にカプセル封入した後に接触抵抗値のばらつきが大きくなるのを避けることである。マイクロシステムは、不活性または還元ふん囲気内になければならない接触器である可能性もある。
【0016】
【課題を解決するための手段】
他の目的に加えこのような目的は、第1フェーズで、基板に堆積した金属接着層で囲まれるいくつかのマイクロシステムが共通の基板に装着されているマイクロシステムをインサイチュで気密的にカプセル封入するための方法の結果として達成される。この方法は、第2フェーズで、共通の堆積操作で、オーバーラップさせて各マイクロシステムを完全に覆うために、第1の金属層が各マイクロシステムおよび各マイクロシステムを囲む接着層の環状ゾーンに堆積される段階と、前記第1の層の表面の大部分を覆うように、第2の金属層が電解的手段で第1の層および接着層に堆積される段階であって、第1の層の金属が接着層、第2の層、及び、マイクロシステムの金属とは異なり、また前記第2の層が第1の層へ達するマイクロシステム1つ当たり少なくとも1つの通路を残している堆積される段階と、第1の層が第2の層に配置されている各通路を介して選択的な化学エッチングにより除去される段階と、第2の層の各通路が閉じられるか密封されて、各マイクロシステムを気密的に密閉する金属カプセルを得る段階とを含むことを特徴とする。
【0017】
本発明の方法の有利な点の1つは、いくつかのマイクロ構造が装着されている基板を同時に処理できる手段を用いて、気密的に金属でカプセル封入することである。したがって、マイクロ構造は例えばインサイチュで基板上に製作される。しかし、予め製作され、後に基板上に配置されてもよい。
【0018】
本発明の方法の他の有利な点は、基板上に製作されてマイクロシステムを密閉している金属カプセルが、接着材料を用いずに保持されていることにある。その接着材料は、一般的にマイクロシステムを妨害しがちな金属カプセル内の汚染成分を脱気できるポリマーを包含している。
【0019】
こうして、金属層の堆積を用いてマイクロシステムの金属カプセル封入を作り出すことが考えられた。金属層の1つは犠牲層として働く。更に、少なくとも最終的な金属層は、電解的手段により、基板の絶縁層に良好に接着する金属接着層に堆積される。
【0020】
このカプセルを製作するために、犠牲層と呼ばれる第1の金属層が、好ましくは電解的手段により、マイクロシステム全体および各マイクロシステムを囲む接着層の環状ゾーンに堆積される。第1の層は、オーバーラップにより各マイクロシステムを完全に覆うことができる。第1の層を堆積した後には、覆われたマイクロシステムはドーム形に見える。次に、第2の金属層が電解的手段により第1の層上に堆積され、前記第2の層は、第1の層へ達する通路を持つ。
【0021】
第1の層は、第2の層、接着層、及び、マイクロシステムを形成する金属とも異なる金属で形成される。第1の層は、犠牲層として働き、第2の層にある少なくとも1つの通路を介して化学エッチングすることにより選択的に除去され、金属カプセルを製作することができる。最終的なカプセル封入段階において、気密的にカプセルを密封するために、カプセルの内部でマイクロシステムを不活性または還元ふん囲気の中に保ちつつ、第2の層にある1つまたは複数の通路を密封する必要がある。
【0022】
「金属」は、ある特定の金属に依存している全ての金属合金を含む。
電着技術は、マイクロシステムの高品質なカプセル封入を低価格でもたらす。
本発明の他の有利な点は、米国特許第5,798,283号に記載のようにマイクロシステムに隣接して配置される集積回路を続いて製造する際に、マイクロシステムを保護する必要がないことである。例えば、マイクロ接触器の場合には、このようなカプセル封入の段階は周囲温度でも行える。
【0023】
方法の準備フェーズにおいて、例えば、少なくとも1つの表面が絶縁性である基板上に、マイクロシステムを外面と電気的に接続するための導電ストリップを形成してもよい。次にストリップの中央部分に絶縁体を製作する。更に表面の金属被覆は、ストリップの1つの端部と接続し、ストリップの絶縁体の上を通過する。また、この方法の第1フェーズにおいて、カプセル封入されることになっているマイクロシステムが基板に装着される。第2フェーズにおいて、オリフィスを閉じることにより金属カプセルが形成される。その後基板を切断して多数のカプセル封入されたマイクロシステムを得ることができる。
【0024】
【発明の実施の形態】
本発明は、本発明による方法の非限定的実施形態例を示す図面を参照して更に理解されるであろう。
【0025】
図1から図5は、本発明の方法の第1の実施形態による、マイクロシステムをインサイチュで気密的にカプセル封入する種々の段階を示す。単純化するために、これらの図には単一のマイクロシステムを示しているが、実際には、共通の基板の上に同時にカプセル封入されるいくつかのマイクロシステムが装着されている。
【0026】
図1aおよび図1bは、基板1の一部を示しており、この基板は、ガラスまたはセラミック板のような完全な絶縁体、または、例えば表面が酸化されて絶縁性になっているシリコン製の基板でよい。基板の寸法は、集積回路が製作されているシリコン基板の大きさ、例えば、6インチ(152.4ミリメートル)でもよい。図1aおよび図1bに見られる基板の一部は、同一の基板に共通して製作されたマイクロシステムの1つの寸法に対応している。
【0027】
図1aおよび図1bに示す方法の第1フェーズにおいて、まず第1に、基板1の絶縁表面に導電層を堆積し、導電ストリップ2を形成させる。次に、絶縁層3が導電ストリップ2の中央部のみに堆積され、絶縁された電気通路を形成する。最後に、金属接着層4を絶縁層3の上から更に基板に堆積する。この接着層により、基板をのこ引き、つまりダイシングした後に、マイクロシステムの電気的接続用に、導電ストリップの1つの端部にのみ接続されている電気的端子5を形成することが可能な金属被覆表面が得られる。この接着層は、マイクロシステムおよびカプセルの組立に耐えることができる。接着層は最終的に、相当な厚さの金属層とすることができる電着段階のための導電面を形成する。
【0028】
導電ストリップ2を形成する導電層は、基板にしっかりと接着し、次の絶縁層3をしっかりと接着させる必要がある。導電層は、金属接着層4と調和し、かつ、2つの金属層を接続する接続点での電気抵抗が小さいことが必要である。絶縁層が先端を完全に覆うために、先端は負の勾配を持たないか、コーニス(cornice)を形成することが重要である。導電ストリップ2は、アルミニウム、金、チタン、銅、クロム、タングステン、または、チタン−タングステンの合金などの材料で製作さる。ストリップはカプセル封入の後、マイクロシステムを外部と電気的に接続するのに有用である。
【0029】
絶縁層は絶縁基板1や導電ストリップ2に、例えばシリコンまたは窒化シリコンSi3N4のようにしっかりと接着される必要がある。更に絶縁層は、内部応力がほとんどなく、基板の熱膨張係数に近い熱膨張係数を持ち、導電ストリップの先端を完全に覆う必要がある。
【0030】
金属接着層4は、基板1および絶縁層3にしっかりと接着される必要がある。金属接着層4は、スイス特許第688213号に具体的に記載されているように、すなわち、まず第1にチタンまたはクロムを堆積し、次に、酸化に対する保護層として働く金で覆うように、製作してもよい。第2の金属層は次の金属層を電着するための金属ベース表面として働く。第1の金属層を整形するための化学エッチング製品は知られているため、説明しないことにする。環状ゾーン7aは、図1aおよび図1bに点線で示されており、次の金属層を堆積する位置を示す。
【0031】
接着層上にはんだ付けを使用する場合には、接着層のベース層を準備することが必要である。そのベース層は、3つの金属層で製作される。第1の金属層は、チタンまたはクロムで形成され、ベース層を基板に固定することを可能にする。第2の金属層は、ニッケルまたはパラジウムまたはロジウムまたはルテニウムまたはプラチナまたはモリブデンまたは他の材料で形成され、はんだがある場合には拡散障壁として働く。最後に第3の金属層は、金で形成され、特に第1の金属層の酸化に対する保護層として働く。
【0032】
図1bにおいて、金とスズの合金(Au−Sn)またはスズと鉛の合金(Sn−Pb)のはんだ隆起13を所定の位置で接着層の一部として形成することもある。このようなはんだ隆起は以下に示すように、カプセルの一部を隆起上に熱圧縮する際に、金属カプセル内にある通路をしっかりと閉じるのに用いられる。金とスズの合金は、重量でスズ20%および金80%から形成され、スズと鉛の合金は、重量でスズ60%および鉛40%から形成される。
【0033】
図面に示していない実施形態において導電ストリップ2の代わりに、基板の絶縁部分か、全体が絶縁体の場合は基板を通過する導電性の孔を設けるか、または導電基板に絶縁された導電性の孔を設けてもよい。絶縁基板は、ガラス板またはセラミック板でよい。このような孔は基板の1つの側面ではマイクロシステム6に接続し、反対側では金属パッドに電気的に接続して、マイクロシステムがカプセル封入されても外部と接続することができる。
【0034】
上に示した実施形態のように、導電孔が基板を通って作られている場合には、導電ストリップ2の絶縁段階3が考慮されないことは明らかである。
【0035】
導電ストリップ2を導電孔、特に金属被覆孔に置き換えた場合は、接着層は、マイクロシステムの電気的接続金属パッドを持つ金属通路を備えるようには整形されない。この場合、パッドは基板の裏側に作られる。その場合、接着層は、カプセルを作る金属層を電解的手段で堆積するために各マイクロシステムを囲むだけでよい。
【0036】
マイクロシステムを支持するためにシリコン基板を用いる場合には、基板に堆積される導電ストリップは、シリコンの導電通路で置き換えてもよい。このような通路は、n型基板にp型のドーパントを用いるか、p型基板にn型のドーパントを用いる拡散で製作される。その導電通路の各端部は、酸化シリコン製の絶縁層に設けられた窓により金属的に接続される。この実施形態の有利な点の1つは、静電気保護が約束されることである。
【0037】
マイクロシステム6は、例えばリード接触器でもよく、以前に堆積された層を損傷することなく構築または装着される。金属ストリップを持つ接触器を構築するために、例えばスイス特許第688 213号に記載されているように、フォトレジストおよびそれを露光するマスクを用いるいくつかの段階によって金属層を構築する、電着技術もまた用いられる。これにより形成されたマイクロシステムは、導電孔または導電ストリップ2の1つの端部に接続される。
【0038】
インサイチュで前記マイクロシステムを製作する代わりに、別に製造して、その後、電気接続のために準備された導電ストリップまたは導電孔の一端に電気接続して同じ基板に各々取り付けてもよい。
【0039】
図2aおよび図2bにおいて、第1の犠牲金属被覆層7が、特に電解的手段でマイクロシステム上に、及び、図1aおよび図1bにおいて各マイクロシステムの周囲に図示した環状ゾーン7a上に堆積される。この第1の金属層は、特に銅または銅合金で作られており、各マイクロシステムを完全に覆っている。
【0040】
金属接着層は、1つのマイクロシステムか他のマイクロシステムへと分離されていない。このため、金属接着層は、全てのマイクロシステムを覆っている第1の層の種々の部分の電着に使用することができる。基板上の接着層の1つの位置が電源端子に接続される。また、この実施形態において、第1の層の各部分にある1つまたは2つの開口部8が環状ゾーン内に設けられている。その開口部は、次の金属層を堆積する際に、1つまたは2つの金属支持柱を形成するために接着層4に連結するのに使用される。
【0041】
この第1の犠牲層7は、銅または銅合金などの金属でできており、異なる金属でできている他の金属層に対して選択的に溶解させることができる。第1の犠牲層7は、内部応力をほとんど含まず、優れたレベリング特性を持つ必要がある。
【0042】
犠牲層を電着するために、マイクロシステムおよび接着層は、まず最初にフォトレジスト層で覆われる。フォトレジストはマスクを介して露光される。フォトレジストの種類に応じてフォトレジストの露光部分または非露光部分が除去される。フォトレジストの除去部分は、マイクロシステムおよび各マイクロシステムを囲む接着層の環状ゾーンに金属層を残す箇所である。これにより、第1の金属層は、各マイクロシステムおよびそれを取り囲む環状ゾーンの上にのみ堆積することができる。続いて、フォトレジストの残りが除去され、第1の層で覆われた各マイクロシステムの周りに設けた開口部8を介して接着層へ接近できるようにする。接着層の環状部分の一部は、導電ストリップの絶縁体3の上に位置する。このため、犠牲金属層の堆積は、マイクロシステムに接続するストリップの端部を短絡するのみである。
【0043】
このような各マイクロシステムを覆う金属のドームを生成するために、金属層は、電解的手段とは異なる方法で堆積してもよい。例えば前記金属層は、温度限界である350℃を超えることを必要としない熱蒸着または陰極スパッタリングにより堆積してもよい。しかし、このような他の方法は時間がかかり、従って費用もかかる。
【0044】
図2aおよび図2bに見られる第1の金属層の開口部8は、第1の層で完全に囲まれている。しかし開口部8は、前記第1の層の端から始まり平面的にU字形の開口部の形態に設計されてもよかったことは当然理解されるであろう。当業者は、第2の金属層を堆積する際に、柱または補強部分を生成することができる開口部の全ての形を見つける方法を知るであろう。
【0045】
図3aおよび図3bにおいて、金属カプセルは、電解的手段で第2の金属層9を第1の犠牲金属層7および接着層4上に、または、第1の層の一部を取り囲む接着層の環状ゾーン上に堆積することにより製作される。前記第2の層9は、好ましくは金または金合金、または可能性としてはクロムまたはクロム合金のような他の金属で形成される。1つまたは2つの向かい合う通路10が前記第2の層4に設けられ、他の金属層に対して第1の犠牲層7を選択的に溶解させるために、第1の犠牲層7へ接触することができる。前記通路10は、長楕円形で示されているが、円形でも正方形でもよいことは明らかである。
【0046】
前記第2の層9の堆積で作られた各柱14つまり補強部分は、通路10の1つと、対応するマイクロシステム6との間に配置されている。このカプセルは結果的に、2つの通路10を除いてその周縁部で気密に密封されている。更に、カプセルの2つの支持柱14は、カプセルの通路を閉じる最終的な段階で生じることがある如何なる変形も阻止することができる。カプセルの金属は、展性があり、内部ひずみがほとんどなく、良好な被覆特性および極めて低い気孔率を持つ必要がある。
【0047】
各支持柱14を囲んでいる第1の犠牲層7は、以下に図4aおよび図4bで説明するように、化学エッチング液により除去することができる。第1の層を溶解するために、各カプセルの通路10を通過して、前記柱14の周りに化学エッチング液を通す。前述の通り当然、第1の層7のみが各柱つまり補強部分の少なくとも1つの側面上を通る必要があり、化学エッチングの段階の間にその層を除去することができる。
【0048】
カプセルを製作するために1つの通路10および単一の支持柱14のみを考えることができるが、犠牲層7を除去するために2つまたはそれ以上の通路を持つことが好ましい。例えば、2つの向かい合う通路10を持つことにより、処理液を流して犠牲層を除去し、カプセルの内部をきれいにするのが容易になる。
【0049】
第1の金属層7の堆積に関して図2aおよび図2bを参照して説明したように、フォトレジスト層(図示しない)もまた使用される。このフォトレジストは、マスクを介して露光され、第1の層および第1の層の各部分を囲んでいる接着層の環状ゾーンへ達するようにフォトレジストの一部を除去することができる。環状ゾーンは、絶縁層3の上方に位置し、マイクロシステム6が外部と電気接続するための導電ストリップ2の末端とは接触しない。
【0050】
基板1を通る導電孔がマイクロシステム6の外部との接続に用いられる場合には、第2の金属層9の堆積は、当然、環状ゾーンを超えて基板全体に起こってもよい。しかし通路10は、犠牲層7へ達するように形成される必要がある。
【0051】
図4aおよび図4bにおいて、マイクロシステム6の金属、例えば鉄およびニッケルをエッチングすることなく、犠牲被覆層7は、2つの通路10を介して選択的に化学エッチングすることにより溶解される。化学エッチング液は、化学エッチングによっても、犠牲被覆層7との激しい反応によっても、マイクロシステム6または金属カプセル9に損傷を与えるものであってはならない。また、金属カプセルを最終的に密封した後に、金属カプセル内に脱気する傾向のある如何なる反応生成物もあってはならない。
【0052】
図5aおよび図5bにおいて、カプセル封入されたマイクロシステム6は、依然として基板に固定されている。この段階において、金属カプセルの通路10は、不活性または還元性ふん囲気で密封される必要がある。カプセル内に保護気体を噴霧する適切な器具12を近づける。カプセルの元の雰囲気が除去されれば、器具が各通路10の周りの部分11を圧縮する。次に、器具が熱圧着または超音波により部分11を接着層4のベース層の上に接合する。この作業の後、金属カプセルは不透水的に密封される。支持柱14はこの段階において、マイクロシステム6の方向に伝わる変形を防ぐために用いられる。このように、金属カプセル9は、マイクロシステム6の上方に気密保護を形成する。
【0053】
図5cにおいて、カプセルを閉じるのに必要な力を減少させるために、上記のように接着層の一部を形成するはんだ隆起13が用意される。前記はんだ隆起上にある金属層9の通路10の周囲の部分11を熱圧着すると、前記隆起の溶融と通路10の不透水的密封とを確実にする。
【0054】
最後の段階は、図面には示していないが、多数のカプセル封入されたマイクロシステムを切断またはダイシングすることにより基板から分離する段階から成る。このように、カプセル封入されたマイクロシステムは、例えば通常の周囲条件で使用することができる。機械的保護を更に確実にするために、切断する前か後に、各マイクロシステムを樹脂層で被覆することさえ可能である。
【0055】
最後の金属層9がクロムから作られている場合には、支持柱を製作しなくてもよい。クロムは延性がないため、通路10が閉じられている時にクロムの変形を避ける必要がある。その場合、はんだ滴を各通路に堆積させて固めることにより、不透水的に各金属カプセルを閉じることが可能になるであろう。しかし、金または金合金がカプセルを製作するのにより適切である。なぜなら、それらは、延性があって種々の化学エッチング液に抵抗性を有するためである。
【0056】
マイクロシステム6は、シリコンウェーハの上に作られた酸化シリコンの層であることが可能な板または絶縁基板の上に組み立てられており、最終的なカプセル封入の前には全体の高さが50ミクロン程度である。金属カプセルが完成すると、全体の高さは100ミクロンまたは更に最大150ミクロン程度になることもあり、カプセルの金属の厚さは15から20ミクロン程度である。このように、コンパクトな構成部品が本発明の方法により製造される。
【0057】
方法の全段階が単一の面に実施される場合には、カプセル封入の後、基板が切断またはダイシングされる前に、基板の背面を化学エッチングすることにより基板の厚さを減少させることを考えてもよい。これを実行するためには、カプセル封入したマイクロシステムを持つ側の基板を損傷しないように、必要な予防措置をとる必要がある。しかし、基板が初めから薄ければ、カプセル封入する方法の最後で厚さを減少させる必要性が生じない。
【0058】
電着技術の結果、厚い金属層を堆積することができ、この厚さは熱蒸着または陰極スパッタリングでは達成するのが困難である。電着技術は、カプセルを作るのに金が使用されているにもかかわらず、そのような厚さに対して費用がかからず、製造時間も短い。これに比較してみると、マイクロシステムを設置または構築して次に密閉するための陥凹が設けられる先行技術による基板に独立したガラス板の設計は、時間と費用がかかる。
【0059】
図6から図9は、本発明の方法の第2の実施形態により、マイクロシステムをインサイチュで気密的にカプセル封入する段階を示す。このような図面の部材は、図1から図5の部材に対応しており、同一の参照番号を持つことに留意されたい。
【0060】
図6aおよび図6bにおいては導電ストリップおよび絶縁層は示されていない。特に銅または銅合金で作られた第1の犠牲金属層7は、マイクロシステム6を完全に覆うように、特に電解的手段で接着層4の環状ゾーンおよびマイクロシステム6の上に堆積される。犠牲層7の2つの延長部15は、マイクロシステム8を覆っている部分より幅が狭く、接着層4のはんだ隆起13の上を通る。この2つの延長部15は、以下で検討する第2の金属層の通路を生成するのに用いられ、2つのはんだ隆起13と同じく、犠牲層7の両側に配置される。
【0061】
図7aおよび図7bにおいて、特に金または金合金で作られた第2の金属層9は、電解的手段で犠牲層7の上に、及び、接着層の一部の上に堆積される。この層9は、各延長部15を完全には覆わないように、平面図においては各延長部15の端部付近で終結する矩形となっている。このようにして通路10が、延長部15が第2の層9から延びた結果として作り出される。
【0062】
図7cは、図7aの線VII−VIIで切った断面図であり、種々の層の重ね合わせを示す。絶縁基板の上において金属接着層4は、特に金とスズとの合金で形成されたはんだ隆起13を含む。犠牲層の延長部15は、はんだ隆起13の上を通る。第2の金属層9は、犠牲層の上を通り、延長部の各々の側ではんだ隆起13にも接続される。
【0063】
図8は、通路10を介して化学エッチングを用い、犠牲層を除去したところを示す。通路は、第2の層から延びる犠牲層の延長部により得られる。そのように除去すると、マイクロシステム8は、金属カプセル9の内部で自由である。
【0064】
図9は、器具12を用いてはんだ隆起13の上に位置する第2の層の一部を圧縮し、カプセル9を密閉するところを示す。これら部分を圧縮する間に、はんだ隆起13は熱せられて溶融し、そして通路10を密封する。通路の寸法が第2の層9の2つの補強された側においてより小さい場合は、第1の実施形態と同様に、補強柱を準備する必要はなくなる。通路10の境界となる部分を圧縮してもマイクロシステム6を損傷することには決してならない。
【0065】
図10から図15は、本発明の方法の第3の実施形態により、インサイチュでマイクロシステムを気密的にカプセル封入するための段階を示す。このような図面の部材は、図1から図5の部材に対応しており同一の参照番号を持つことに留意されたい。
【0066】
図10は、特に銅または銅合金でできている犠牲金属層7が、特に電解的手段でマイクロシステム6を完全に覆うために、マイクロシステム6を囲む金属接着層4の環状ゾーンおよび前記マイクロシステムに堆積したところを示す。マイクロシステム6の上に堆積している犠牲層7は、それぞれのマイクロシステムの周りの限られた環状ゾーンにのみ堆積されるため、同一基板1上にある隣接するマイクロシステムの犠牲層と電気的には接続しているが、接触してはいない。
【0067】
図11は、特に金または金合金でできた第2の金属層9、及び、特に銅または銅合金でできた、犠牲層に類似の第3の金属層16を電解的手段で連続して堆積したところを示す。このような層は、犠牲層7の上方、及び、犠牲層7を囲む環状ゾーン上に堆積される。犠牲層7へ達する2つの通路10が2つの層9および16に作られる。通路の形は、長楕円、円形、または、正方形で可能であろう。
【0068】
連続する2つの金属堆積には、同一のフォトレジスト層が用いられる。第2の金属層9は、厚さが薄く、0.5ミクロン程度であるが、第3の金属層16は、厚さが20ミクロン程度であり、最終的な金属カプセルが機械的な応力に抵抗するようにしている。これにより、第2の層が金または金合金で作られることが好ましい場合にも、費用がかからず、十分に厚いカプセルを作ることができる。
【0069】
第3の金属層16は、犠牲層と同一の電解漕を使用するために犠牲層と同一の金属で作ることが好ましい。しかし、如何なる化学エッチング剤からも第3の金属層16を保護することが必要である。このため図12に示すように、第2の層と同一の金属でできた第4の金属層17が、第3の層および第3の層を囲む環状ゾーンに堆積される。第4の金属層は、通路10を開放したまま第2の層と接続する。第3の層は、結果的に第2の金属層と第4の金属層との間に完全に挿入されるため、犠牲層7を除去するための如何なる化学エッチング液からも保護される。第4の層の厚さは、0.5ミクロン程度である。
【0070】
図13は、化学エッチング液を通路10に通すことにより犠牲層7を除去したところを示しており、第3の層は、第2および第4の層により保護されている。
【0071】
図14および図15は、犠牲層を除去した後の構造を示しており、マイクロシステム6は、カプセル内で自由に動くことができる。例えば接触器の場合には、接触器の金属ストリップが自由に動くことができる。次にはんだ滴18は、器具(図示しない)で各通路10上に矢印fの方向にもたらされ、通路を密封し、カプセルを気密的に密閉するために固まる。
【0072】
図16から図19は、本発明の方法の第4の実施形態により、マイクロシステムをインサイチュで気密的にカプセル封入する段階を示す。図面の部材は、図1から図5の部材に対応しており、同一の参照番号を持つことに留意されたい。
【0073】
図16a、16b、及び、16cにおいて、この方法の準備段階としてマイクロシステム6の周りに接着層4の一連のはんだ隆起13が作られ、同じく、一連のはんだ隆起の内側の、マイクロシステムの隅の部分に案内部材20が置かれる。これらの案内部材20は、はんだ隆起13および犠牲層7と異なる金属で形成されており、特に、はんだ隆起13より高温に耐えるようになっている。案内部材20は、以下に検討するように、カプセルを密閉する時に第2の層9を案内するのに使用される。
【0074】
はんだ隆起は、マイクロシステム6に直接接触することなく、マイクロシステムの周縁部全体に亘って規則的に間隔をおいて配置することができる。犠牲層7は、はんだ隆起13の上を通らないように、電解的手段でマイクロシステムおよび接着層4の環状ゾーンに堆積される。そのために、フォトレジスト・マスクが事前に設けられる。しかし、犠牲層の部分19は、第2の金属層に通路を生成できるように、はんだ隆起の間の空間に配置される。図16cにおいてその通路が図16aを線XVII−XVIIで切った断面図で示されている。
【0075】
図17において第2の金属層9は、電解的手段により犠牲層7およびはんだ隆起13に堆積される。第2の層は、犠牲層7の周縁部を超えて延びないため、接着層4のベース層とは接触しない。その結果、はんだ隆起13の間の空間に図18に見ることができる通路10を備えることができるように、犠牲層の部分19が第2の金属層9からはみ出される。
【0076】
図18において犠牲層7は、部分19つまり第2の層9の通路10を介して、化学エッチング液を使用することにより除去されている。この第2の層9は、犠牲層を除去すると、一連のはんだ隆起13の上に載ってマイクロシステム6を保護している屋根のように見える。
【0077】
金属カプセルを気密的に密閉するところを図19に示す。各々のカプセルに入った全てのマイクロシステムを持つ基板1をオーブンに入れ、熱波21をはんだ隆起13に当てて溶かす。はんだ隆起13が溶けるとすぐに、カプセル9は、それ自身の重みおよび毛細管現象によりv方向に下がり、通路をすべて密封することによりマイクロシステムを気密的に密閉する。はんだ隆起13が溶けると、カプセルは、固定された支持点を失うため、水平方向に移動してマイクロシステムに接触することもある。図16から図19に4つ示されている案内部材20は、カプセルが水平方向に大幅に移動し、マイクロシステム6の適切な作動を妨害する可能性のある位置で、はんだ隆起13により接着層に固定されるのを防ぐために設けられている。
【0078】
図16から図19には、説明のために案内部材20が棒の形で示されているが、この部材は他の形を取ることもできるため、限定的なものではない。例えば、マイクロシステム6の2つの対向する隅部に近接して配置された2つの案内部材20のみを使用してもよい。これらの2つの案内部材は、円筒形でもL字形でもよい。当然、第2の層9の下降が確実に垂直方向だけに起こるようにできれば、案内部材は、必ずしも使用しなくてもよい。
【0079】
はんだ隆起13は、金とスズの合金またはスズと鉛の合金でできており、前記隆起に載っている第2の層9は、金または金合金でできているため、熱波21によってはんだ隆起13が溶けると、隆起の合金が第2の層に拡散する危険がある。その結果、溶融材料の量が多すぎると、もはやマイクロシステムに十分な広さを確保できなくなりやすい。そのような拡散を防ぐために、はんだ隆起13と第2の層9との間に拡散障壁を設置する方法を当業者は知っているであろう。
【0080】
図20および図21は、本発明の方法の第5の実施形態による、マイクロシステムをインサイチュで気密的にカプセル封入するための2つの最終段階を示す。図面の部材は、図1から図5の部材に対応しており、同一の参照番号を持つことに留意されたい。
【0081】
図20aおよび図20bは、第2の金属層9で形成された金属カプセルを示しており、第2の金属層は、特に金または金合金で作られ、頂上部分上方に多数の通路10を持つ。犠牲層は、通路10を介して選択的化学エッチング液を用いることにより除去されている。カプセルは、マイクロシステムの周りの接着層4の環状ゾーンに堆積されており、前記マイクロシステム8に接触することなく封入している。
【0082】
通路10は寸法が十分に小さいため、カプセルの頂上部分に設置することができ、液体はんだ23により密封することができる。前記はんだの波は、図21に示されるように基板1の上でh方向に移動する回転シリンダ器具22によるか、連続するはんだによりもたらされる。毛細管効果により液体はんだ23は、マイクロシステム6に接触する恐れなく、前記通路10を密封することになる。
【0083】
シリンダ器具22は内側に、図21では見えないが、液体はんだ23のための1つまたはそれ以上の供給路を含む。液体はんだは、バイアを開き、シリンダの外周に設けられているオリフィスを共に閉じ、液体はんだの波23を作り出す。器具の幅は、基板の上方を一度通過すれば、全てのカプセル封入されたマイクロシステムの第2の層に設けられた通路10を密封することができるような幅である。第2の層の上層部の表面の平坦さは、10ミクロン前後の程度であり、さほど困難を伴わずに1度で全ての通路を密封できるようになっていることに留意されたい。
【0084】
通路10を密封するために器具22を回転させる代わりに、第2の層9でカプセル封入された全てのマイクロシステムを支持する基板1をはんだ槽の上方に持ってくることもできる。そのためには、図1から図5で説明した導電ストリップに接続された接触パッドは覆われる必要がない。この操作のために、前記パッドを保護する第2の層を形成するために用いたフォトレジストのほか、導電ストリップの端部を残すことも可能である。
【0085】
第5の実施形態において、通路10は、多孔性ポリシリコン層を用いて当業者が達成できるであろう方法と同じ方法で、第2の層9の上層部にグリッドのように配置される。参考までに、「マイクロ電子機械システム」と題する1999年1月17日から21日開催の12回米国電子電気工学会国際会議MEMS99の記事470ページから475ページを参照することができる。このポリシリコン層は、化学エッチング剤を前記多孔性ポリシリコンに通すことによって犠牲層を除去するために、ある特定のマイクロシステムのカプセル封入において使用されている。
【0086】
上記で説明されたカプセル封入方法はまた、基板に装着された単一のマイクロシステムのカプセル封入にも応用することができるであろう。しかし、このミクロン単位の装置の分野では、できるだけ製造費用を減少させるために、いくつかのマイクロカプセルを共通の基板に同時にカプセル封入する方が経済的である。
【0087】
上記で説明はしていないが、マイクロシステムを気密的に金属カプセル封入するための前記実施形態の他の変形または組み合わせもまた、当業者は理解するであろうし、本発明の範囲から逸脱することなく考えることができる。
【図面の簡単な説明】
【図1a】絶縁体を持つ導電ストリップ、接着層、及び、マイクロシステムが設けられている基板の一部と共に本発明による方法の第1の段階を示す図である。
【図1b】絶縁体を持つ導電ストリップ、はんだ隆起を持つ接着層、及び、マイクロシステムが設けられている基板の一部と共に本発明による方法の第1の段階を示す図である。
【図2a】第1の実施形態により、犠牲金属層をマイクロシステムおよび接着層の上に堆積した後の平面図である。
【図2b】図2aをII−IIで切った断面図である。
【図3a】第1の実施形態により、異なる金属で形成された第2の金属層を犠牲層の上方に堆積した後の平面図である。
【図3b】図3aをIII−IIIで切った断面図である。
【図4a】第1の実施形態により、化学エッチングで作られたカプセルの通路を介して化学エッチングにより犠牲層を除去した後の平面図である。
【図4b】図4aをIV−IVで切った断面図である。
【図5a】第1の実施形態により、マイクロシステムを気密的にカプセル封入するために金属カプセルの通路を閉じた後の平面図である。
【図5b】図5aをV−Vで切った断面図である。
【図5c】図5aをV−Vで切った断面図である。
【図6a】第2の実施形態により、犠牲層をマイクロシステムおよびはんだ隆起を含む接着層に堆積した後の平面図である。
【図6b】図6aをVI−VIで切った断面図である。
【図7a】第2の実施形態により、第2の金属層を異なる金属で形成された犠牲層の上方に堆積した後の平面図である。
【図7b】図7aをVII−VIIで切った断面図である。
【図7c】図7aをVIII−VIIIで切った断面図である。
【図8】第2の実施形態により、第2の層の通路を介して化学エッチングし、犠牲層を除去した後の図7aをVII−VIIで切った断面図である。
【図9】第2の実施形態により、マイクロシステムの金属カプセルの通路を閉じた後の図7aをVII−VIIで切った断面図である。
【図10】第3の実施形態により、犠牲層をマイクロシステムおよび接着層に堆積した後の垂直断面図である。
【図11】第3の実施形態により、第2および第3の金属層を犠牲層に堆積した後の垂直断面図である。
【図12】第3の実施形態により、第2の層と同じ金属である第4の金属層を第3の金属層に堆積した後の垂直断面図である。
【図13】第3の実施形態により、第2の層の通路を介して化学エッチングし、犠牲層を除去した後の垂直断面図である。
【図14】第3の実施形態により、金属カプセルを閉じるために第2の層の通路にはんだ滴を付加する前の垂直断面図である。
【図15】第3の実施形態により、はんだ滴を固めて金属カプセルを閉じた後の垂直断面図である。
【図16a】第4の実施形態により、マイクロシステムおよび接着層の上に接着層のはんだ隆起の周りを通過しながら犠牲層を堆積した後の平面図である。
【図16b】図16aをXVI−XVIで切った断面図である。
【図16c】図16aをXVII−XVIIで切った断面図である。
【図17】第4の実施形態により、第2の金属層を犠牲層の上および接着層のはんだ隆起の上に堆積した後の図16aをXVI−XVIで切った断面図である。
【図18】第4の実施形態により、はんだ隆起の間の第2の層の通路を介して犠牲層を除去した後の図16aをXVI−XVIで切った断面図である。
【図19】第4の実施形態により、はんだ隆起を加熱して金属カプセルを閉じた後の図16aをXVI−XVIで切った断面図である。
【図20a】第5の実施形態により、第2の層にある多数の通路を介して犠牲層を除去した後の平面図である。
【図20b】図20aをXX−XXで切った断面図である。
【図21】第5の実施形態により、液体はんだの波で金属カプセルを閉じた後の図20aをXX−XXで切った断面図である。
【符号の説明】
1 共通基板
2 導電ストリップ
3 絶縁層
4 接着層
5 金属接触パッド
6 マイクロシステム
9 カプセル
10 通路
12 器具
v 切断線
Claims (18)
- 第1フェーズにおいて、いくつかのマイクロシステム(6)が共通基板(1)に装着され、前記マイクロシステムが基板に堆積された金属接着層(4)により囲まれているマイクロシステムをインサイチュで気密的にカプセル封入するにあたって、 第2フェーズにおける共通の堆積段階で、オーバーラップして各マイクロシステムを完全に覆うように、各マイクロシステム(6)とその各マイクロシステム(6)を囲む接着層(4)の環状ゾーン(7a)に第1の金属層(7)を堆積させる段階と、
第2の金属層(9)を電解的手段により第1の層(7)および接着層(4)に堆積させる段位であって、第1の層(7)へ達するマイクロシステム(6)1つ当たり少なくとも1つの通路(10)をその第2の層(9)に残して第1の層の表面の大部分に亘って第1の層(7)を覆うように堆積させ、前記第1の層の金属が接着層、第2の層、及び、マイクロシステムの金属とは異なる堆積段階と、
第1の層(7)を、第2の層(9)の各通路(10)を介して選択的な化学エッチングにより除去する段階と、
次に、各マイクロシステムを気密的に封入する金属カプセルを得るために前記通路が閉じられる段階と、を含むことを特徴とする方法。 - 第1の層(7)は、電解的手段により堆積されることを特徴とする請求項1に記載の方法。
- 各マイクロシステムを被覆する第1の層(7)は、マイクロシステム(6)と第2の層(9)の対応する通路(10)との間に各々配置された少なくとも2つの開口部(8)を含み、第2の層(9)は、各通路(10)と対応するマイクロシステム(6)との間に第2の層(9)のための支持柱(14)を生成するように、各開口部(8)の中に接着層(4)の位置まで延長することを特徴とする請求項1に記載の方法。
- 前記通路(10)は、各マイクロシステム(6)を覆う第1の層(7)と一体の二つの延長部(15)によって形成され、この延長部は前記第2の層(9)の外側に延在しており、前記第2の層(9)のうち前記二つの延長部(15)を覆う部分の幅を、前記第2の層(9)の他の部分の幅と等しくすることにより前記通路の補強部分を生成したことを特徴とする請求項1に記載の方法。
- 第2の層(9)は、各マイクロシステムの上の第2の層(9)に配置された複数の通路(10)を除いて、第1の層(7)を封入するために堆積されることを特徴とする請求項1に記載の方法。
- 第2の層に配置された通路(10)は、各通路で固まるはんだ滴(18)を堆積させるか、または、全ての前記通路(10)を閉じるために固まる液体はんだの波を形成することにより閉じられることを特徴とする請求項3および請求項5のうちのいずれか1つに記載の方法。
- 通路(10)は、各通路(10)の周りの第2の層(9)の部分(11)を加熱および圧縮することにより、及び、部分(11)を接着層(4)にはんだ付けすることにより閉じられることを特徴とする請求項1から請求項4のうちのいずれかに記載の方法。
- 接着層(4)は、第2の層の部分(11)が熱圧縮される時に前記通路(10)が閉じられるように、前記接着層(4)の金属ベース層と、第2の層の通路(10)の位置とに配置されたはんだ金属の隆起(13)を含むことを特徴とする請求項7に記載の方法。
- 第2の層は、対応するマイクロシステム(6)を囲む各環状ゾーンの周囲に亘って分布された接着層(4)のはんだ金属隆起(13)に載っており、第1の層(7)の部分は、第2の層(9)の外側に出てきて第2の層(9)のマイクロシステム(6)1つ当たりいくつかの通路(10)を備えるために、隣接する金属隆起(13)の間に配置されることを特徴とする請求項1に記載の方法。
- 各マイクロシステム(6)のための通路(10)は、第2の層(9)を接着層(4)のベース層の上に降下させ、カプセルをマイクロシステム(6)の上に気密的に密閉するために、はんだ金属隆起(13)を加熱することにより閉じられることを特徴とする請求項9に記載の方法。
- 第1の層を除去した後も残っており、第2の層(9)が降下されて通路(10)を閉じる時にカプセルを垂直方向に案内するのに使われる、カプセルのための案内部材(20)が第1の層(7)で被覆される前に接着層(4)に固定されることを特徴とする請求項10に記載の方法。
- 第1の層(7)の金属は、銅または銅合金であり、第2の層(9)の金属は、金または金合金であることを特徴とする請求項1から請求項11のうちのいずれかに記載の方法。
- 接着層(4)の金属ベース層は、基板上のチタンまたはクロムから作られる第1の金属固定層、はんだの拡散障壁としてニッケルまたはパラジウムまたはロジウムまたはルテニウムまたはモリブデンまたはプラチナから作られる第2の金属層、及び、酸化保護材として金から作られた第3の金属層から作られていることを特徴とする請求項1から請求項12のうちのいずれかに記載の方法。
- 第2の層に形成された通路(10)を閉じることなく第2の層(9)に第3の金属層(16)が堆積され、第2の層(9)の金属と同じ金属からなる第4の金属層(17)が、第2の層(9)と第4の層(17)との間に第3の層(16)を完全に封入しかつ第2の層の通路(10)の内面を閉じるために第3の層(16)の上に堆積され、第1の層(7)が、各通路(10)を介して選択的な化学エッチングにより除去されることを特徴とする請求項1に記載の方法。
- マイクロシステム(6)を装着する前に各マイクロシステム(6)の外部電気接続のための導電ストリップ(2)が基板上に作られ、絶縁層(3)がストリップ(2)の長さの中央部分に堆積され、ストリップ(2)の端部を電気接続に対して自由にしておき、及び、接着層(4)が、次に、ストリップの絶縁層の上を通過するように堆積され、導電ストリップ(2)の他端が対応するマイクロシステム(6)に接続されているような導電ストリップ(2)の一端に接続する金属通路を備えるように構築されることを特徴とする請求項1に記載の方法。
- マイクロシステム(6)を装着する前に一連の導電孔が、各マイクロシステム(6)の外部電気接続のために基板(1)の絶縁部を通って作られ、金属パッドが、マイクロシステム(6)と反対側の基板の表面の導電孔に接続されることを特徴とする請求項1に記載の方法。
- カプセルを閉じた後にカプセルは、樹脂の保護層で覆われることを特徴とする請求項1に記載の方法。
- 金属カプセルを閉じた後に基板は、外部からアクセス可能な金属接触パッド(5)を持つカプセル封入された各マイクロシステム(6)の各々を分離するために切断またはダイシングされることを特徴とする請求項1から請求項17のうちのいずれか1つに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99125008A EP1108677B1 (fr) | 1999-12-15 | 1999-12-15 | Procédé d'encapsulation hermétique in situ de microsystèmes |
EP99125008.5 | 1999-12-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001237334A JP2001237334A (ja) | 2001-08-31 |
JP4777510B2 true JP4777510B2 (ja) | 2011-09-21 |
Family
ID=8239618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000381733A Expired - Fee Related JP4777510B2 (ja) | 1999-12-15 | 2000-12-15 | マイクロシステムをインサイチュで気密的にカプセル封入する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6454160B2 (ja) |
EP (1) | EP1108677B1 (ja) |
JP (1) | JP4777510B2 (ja) |
KR (1) | KR100658264B1 (ja) |
CN (1) | CN1262468C (ja) |
AT (1) | ATE340761T1 (ja) |
DE (1) | DE69933380T2 (ja) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798931B2 (en) * | 2001-03-06 | 2004-09-28 | Digital Optics Corp. | Separating of optical integrated modules and structures formed thereby |
AU2002313631A1 (en) * | 2001-06-08 | 2002-12-23 | The Regents Of The University Of Michigan | A circuit encapsulation technique utilizing electroplating |
US6771859B2 (en) * | 2001-07-24 | 2004-08-03 | 3M Innovative Properties Company | Self-aligning optical micro-mechanical device package |
US6834154B2 (en) | 2001-07-24 | 2004-12-21 | 3M Innovative Properties Co. | Tooling fixture for packaged optical micro-mechanical devices |
US6798954B2 (en) | 2001-07-24 | 2004-09-28 | 3M Innovative Properties Company | Packaged optical micro-mechanical device |
DE10200869A1 (de) * | 2002-01-11 | 2003-07-31 | Infineon Technologies Ag | Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement |
US20030183916A1 (en) * | 2002-03-27 | 2003-10-02 | John Heck | Packaging microelectromechanical systems |
KR20050044799A (ko) * | 2002-08-28 | 2005-05-12 | 실리콘 라이트 머신즈 코포레이션 | 비실리콘계 소자용 웨이퍼 레벨의 시일 |
AU2003286572A1 (en) * | 2002-10-23 | 2004-05-13 | Rutgers, The State University Of New Jersey | Processes for hermetically packaging wafer level microscopic structures |
US20050189621A1 (en) * | 2002-12-02 | 2005-09-01 | Cheung Kin P. | Processes for hermetically packaging wafer level microscopic structures |
US20050250253A1 (en) * | 2002-10-23 | 2005-11-10 | Cheung Kin P | Processes for hermetically packaging wafer level microscopic structures |
DE10256116B4 (de) * | 2002-11-29 | 2005-12-22 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zur Herstellung desselben |
US20040166606A1 (en) * | 2003-02-26 | 2004-08-26 | David Forehand | Low temperature wafer-level micro-encapsulation |
DE10316777B4 (de) * | 2003-04-11 | 2005-11-24 | Infineon Technologies Ag | Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement |
TWI251712B (en) * | 2003-08-15 | 2006-03-21 | Prime View Int Corp Ltd | Interference display plate |
TW593127B (en) * | 2003-08-18 | 2004-06-21 | Prime View Int Co Ltd | Interference display plate and manufacturing method thereof |
DE10353767B4 (de) * | 2003-11-17 | 2005-09-29 | Infineon Technologies Ag | Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben |
US6946728B2 (en) * | 2004-02-19 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | System and methods for hermetic sealing of post media-filled MEMS package |
KR100575363B1 (ko) * | 2004-04-13 | 2006-05-03 | 재단법인서울대학교산학협력재단 | 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자 |
US7424198B2 (en) | 2004-09-27 | 2008-09-09 | Idc, Llc | Method and device for packaging a substrate |
US7573547B2 (en) | 2004-09-27 | 2009-08-11 | Idc, Llc | System and method for protecting micro-structure of display array using spacers in gap within display device |
US7701631B2 (en) | 2004-09-27 | 2010-04-20 | Qualcomm Mems Technologies, Inc. | Device having patterned spacers for backplates and method of making the same |
US7368803B2 (en) * | 2004-09-27 | 2008-05-06 | Idc, Llc | System and method for protecting microelectromechanical systems array using back-plate with non-flat portion |
US7668415B2 (en) | 2004-09-27 | 2010-02-23 | Qualcomm Mems Technologies, Inc. | Method and device for providing electronic circuitry on a backplate |
US8124434B2 (en) | 2004-09-27 | 2012-02-28 | Qualcomm Mems Technologies, Inc. | Method and system for packaging a display |
US7184202B2 (en) | 2004-09-27 | 2007-02-27 | Idc, Llc | Method and system for packaging a MEMS device |
US7344907B2 (en) * | 2004-11-19 | 2008-03-18 | International Business Machines Corporation | Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale |
WO2006081636A1 (en) * | 2005-02-04 | 2006-08-10 | Interuniversitair Microelektronica Centrum (Imec) | Method for encapsulating a device in a microcavity |
JP5014589B2 (ja) * | 2005-05-19 | 2012-08-29 | ローム株式会社 | Memsパッケージ |
JP5008834B2 (ja) * | 2005-05-19 | 2012-08-22 | ローム株式会社 | Mems素子およびその製造方法 |
JP4791766B2 (ja) * | 2005-05-30 | 2011-10-12 | 株式会社東芝 | Mems技術を使用した半導体装置 |
US20060273065A1 (en) * | 2005-06-02 | 2006-12-07 | The Regents Of The University Of California | Method for forming free standing microstructures |
FR2888832B1 (fr) * | 2005-07-22 | 2007-08-24 | Commissariat Energie Atomique | Conditionnement d'un composant electronique |
CN100422071C (zh) * | 2005-10-27 | 2008-10-01 | 中国科学院上海微系统与信息技术研究所 | 微机械加速度计器件的圆片级封装工艺 |
DE102005053722B4 (de) | 2005-11-10 | 2007-08-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile |
CN100445195C (zh) * | 2006-01-13 | 2008-12-24 | 中国科学院上海微系统与信息技术研究所 | 一种圆片级微机械器件或光电器件的低温气密性封装方法 |
FR2897503B1 (fr) * | 2006-02-16 | 2014-06-06 | Valeo Sys Controle Moteur Sas | Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante |
CN100434354C (zh) * | 2006-04-07 | 2008-11-19 | 美新半导体(无锡)有限公司 | 具有y形通孔的圆片级气密性封装工艺 |
WO2007120885A2 (en) | 2006-04-13 | 2007-10-25 | Qualcomm Mems Technologies, Inc. | Mems devices and processes for packaging such devices |
DE102006031772A1 (de) | 2006-07-10 | 2008-01-17 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Sensorelements sowie Sensorelement |
FR2903678B1 (fr) * | 2006-07-13 | 2008-10-24 | Commissariat Energie Atomique | Microcomposant encapsule equipe d'au moins un getter |
US20080042223A1 (en) * | 2006-08-17 | 2008-02-21 | Lu-Lee Liao | Microelectromechanical system package and method for making the same |
US20080075308A1 (en) * | 2006-08-30 | 2008-03-27 | Wen-Chieh Wei | Silicon condenser microphone |
US20080083957A1 (en) * | 2006-10-05 | 2008-04-10 | Wen-Chieh Wei | Micro-electromechanical system package |
US7894622B2 (en) | 2006-10-13 | 2011-02-22 | Merry Electronics Co., Ltd. | Microphone |
US8851356B1 (en) | 2008-02-14 | 2014-10-07 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
US10334735B2 (en) | 2008-02-14 | 2019-06-25 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
US8007286B1 (en) | 2008-03-18 | 2011-08-30 | Metrospec Technology, Llc | Circuit boards interconnected by overlapping plated through holes portions |
US8143631B2 (en) | 2008-03-06 | 2012-03-27 | Metrospec Technology Llc | Layered structure for use with high power light emitting diode systems |
US11266014B2 (en) | 2008-02-14 | 2022-03-01 | Metrospec Technology, L.L.C. | LED lighting systems and method |
US8410720B2 (en) | 2008-04-07 | 2013-04-02 | Metrospec Technology, LLC. | Solid state lighting circuit and controls |
US20090323170A1 (en) * | 2008-06-30 | 2009-12-31 | Qualcomm Mems Technologies, Inc. | Groove on cover plate or substrate |
US7875482B2 (en) * | 2009-03-19 | 2011-01-25 | Robert Bosch Gmbh | Substrate with multiple encapsulated pressures |
US8379392B2 (en) | 2009-10-23 | 2013-02-19 | Qualcomm Mems Technologies, Inc. | Light-based sealing and device packaging |
FR2955999B1 (fr) * | 2010-02-04 | 2012-04-20 | Commissariat Energie Atomique | Procede d'encapsulation d'un microcomposant par un capot renforce mecaniquement |
JP5204171B2 (ja) * | 2010-08-25 | 2013-06-05 | 株式会社東芝 | 電気部品およびその製造方法 |
FR2970111B1 (fr) | 2011-01-03 | 2013-01-11 | Commissariat Energie Atomique | Procede de fabrication d'un micro-contacteur actionnable par un champ magnetique |
CN102738093A (zh) * | 2011-04-06 | 2012-10-17 | 苏州文迪光电科技有限公司 | 陶瓷基片 |
CN102303842A (zh) * | 2011-08-15 | 2012-01-04 | 上海先进半导体制造股份有限公司 | 与半导体工艺兼容的盖板预封装方法 |
DE102011112476A1 (de) * | 2011-09-05 | 2013-03-07 | Epcos Ag | Bauelement und Verfahren zum Herstellen eines Bauelements |
EP2597067A1 (fr) * | 2011-11-23 | 2013-05-29 | Micro Crystal AG | Procédé de fabrication d'un dispositif d'encapsulage |
SE537584C2 (sv) * | 2011-12-15 | 2015-06-30 | Silex Microsystems Ab | Tunnfilmskapsling |
CN103072941B (zh) * | 2013-01-14 | 2015-09-23 | 北京大学 | 基于表面牺牲层工艺的mems器件自封装制备方法 |
US10196745B2 (en) | 2014-10-31 | 2019-02-05 | General Electric Company | Lid and method for sealing a non-magnetic package |
US10131540B2 (en) | 2015-03-12 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method to mitigate soldering offset for wafer-level chip scale package (WLCSP) applications |
MX2017009322A (es) * | 2015-03-16 | 2017-11-08 | Halliburton Energy Services Inc | Formacion geometrica de etiquetas de radiofrecuencia utilizadas en operaciones de cementacion de pozos. |
DE102017125140B4 (de) * | 2017-10-26 | 2021-06-10 | Infineon Technologies Ag | Verfahren zum Herstellen eines hermetisch abgedichteten Gehäuses mit einem Halbleiterbauteil |
US10849200B2 (en) | 2018-09-28 | 2020-11-24 | Metrospec Technology, L.L.C. | Solid state lighting circuit with current bias and method of controlling thereof |
US11626343B2 (en) | 2018-10-30 | 2023-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with enhanced thermal dissipation and method for making the same |
CN111792621B (zh) * | 2020-07-06 | 2024-04-16 | 中国科学院上海微系统与信息技术研究所 | 一种圆片级薄膜封装方法及封装器件 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4696851A (en) * | 1985-03-25 | 1987-09-29 | Olin Corporation | Hybrid and multi-layer circuitry |
US4727633A (en) * | 1985-08-08 | 1988-03-01 | Tektronix, Inc. | Method of securing metallic members together |
US4661886A (en) * | 1985-10-03 | 1987-04-28 | Burroughs Corporation | Magnetically sealed multichip integrated circuit package |
US5829128A (en) * | 1993-11-16 | 1998-11-03 | Formfactor, Inc. | Method of mounting resilient contact structures to semiconductor devices |
JP2631287B2 (ja) * | 1987-06-30 | 1997-07-16 | 日本メクトロン 株式会社 | 混成多層回路基板の製造法 |
US5196377A (en) * | 1990-12-20 | 1993-03-23 | Cray Research, Inc. | Method of fabricating silicon-based carriers |
US5336928A (en) * | 1992-09-18 | 1994-08-09 | General Electric Company | Hermetically sealed packaged electronic system |
EP0683921B1 (en) * | 1993-02-04 | 2004-06-16 | Cornell Research Foundation, Inc. | Microstructures and single mask, single-crystal process for fabrication thereof |
US5651900A (en) * | 1994-03-07 | 1997-07-29 | The Regents Of The University Of California | Microfabricated particle filter |
US5548099A (en) * | 1994-09-13 | 1996-08-20 | Martin Marietta Corporation | Method for making an electronics module having air bridge protection without large area ablation |
US5535296A (en) * | 1994-09-28 | 1996-07-09 | Optobahn Corporation | Integrated optoelectronic coupling and connector |
WO2004100260A1 (ja) * | 1995-05-19 | 2004-11-18 | Kouta Noda | 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ |
JPH09148467A (ja) * | 1995-11-24 | 1997-06-06 | Murata Mfg Co Ltd | 動作素子の真空封止の構造およびその製造方法 |
US5832585A (en) * | 1996-08-13 | 1998-11-10 | National Semiconductor Corporation | Method of separating micro-devices formed on a substrate |
US5863812A (en) * | 1996-09-19 | 1999-01-26 | Vlsi Technology, Inc. | Process for manufacturing a multi layer bumped semiconductor device |
JP3959763B2 (ja) * | 1996-11-19 | 2007-08-15 | Tdk株式会社 | 微小機械素子の製造方法 |
JPH10148643A (ja) * | 1996-11-19 | 1998-06-02 | Tdk Corp | 加速度センサ及びその製造方法 |
FR2770339B1 (fr) * | 1997-10-27 | 2003-06-13 | Commissariat Energie Atomique | Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure |
TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
US6164837A (en) * | 1998-12-30 | 2000-12-26 | Mcdonnell Douglas Corporation | Integrated microelectromechanical alignment and locking apparatus and method for fiber optic module manufacturing |
US6300168B1 (en) * | 1999-01-07 | 2001-10-09 | Sony Corp | Method of manufacturing a semiconductor device |
US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
US6356686B1 (en) * | 1999-09-03 | 2002-03-12 | International Business Machines Corporation | Optoelectronic device encapsulant |
-
1999
- 1999-12-15 EP EP99125008A patent/EP1108677B1/fr not_active Expired - Lifetime
- 1999-12-15 AT AT99125008T patent/ATE340761T1/de not_active IP Right Cessation
- 1999-12-15 DE DE69933380T patent/DE69933380T2/de not_active Expired - Lifetime
-
2000
- 2000-11-30 US US09/726,015 patent/US6454160B2/en not_active Expired - Lifetime
- 2000-12-12 KR KR1020000075400A patent/KR100658264B1/ko not_active IP Right Cessation
- 2000-12-15 JP JP2000381733A patent/JP4777510B2/ja not_active Expired - Fee Related
- 2000-12-15 CN CNB001356712A patent/CN1262468C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1305944A (zh) | 2001-08-01 |
EP1108677A1 (fr) | 2001-06-20 |
ATE340761T1 (de) | 2006-10-15 |
DE69933380T2 (de) | 2007-08-02 |
CN1262468C (zh) | 2006-07-05 |
KR20010077941A (ko) | 2001-08-20 |
US6454160B2 (en) | 2002-09-24 |
KR100658264B1 (ko) | 2006-12-14 |
JP2001237334A (ja) | 2001-08-31 |
US20010004085A1 (en) | 2001-06-21 |
EP1108677B1 (fr) | 2006-09-27 |
DE69933380D1 (de) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777510B2 (ja) | マイクロシステムをインサイチュで気密的にカプセル封入する方法 | |
KR100952027B1 (ko) | 마이크로기계 구성요소 및 이를 제작하는 방법 | |
JP4420538B2 (ja) | ウェーハパッケージの製造方法 | |
US6376280B1 (en) | Microcap wafer-level package | |
EP1167281B1 (en) | Chip scale surface-mountable packaging method for electronic and MEMS devices | |
US7008812B1 (en) | Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation | |
US8367929B2 (en) | Microcavity structure and encapsulation structure for a microelectronic device | |
US8021906B2 (en) | Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith | |
JP2001144117A (ja) | 改良式memsウェハーレベル・パッケージ | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
WO2001056920A2 (en) | Micro-electromechanical system device | |
JP2017504490A (ja) | 垂直フィードスルーを用いたウェハレベル気密パッケージング方法 | |
CN100415634C (zh) | 在腔体中具有覆盖层的电子器件及其制造方法 | |
JP2023036718A (ja) | Mems素子およびmemsモジュール | |
US5637904A (en) | Micromechanical component with a switch element as a movable structure, microsystem, and production process | |
US7262498B2 (en) | Assembly with a ring and bonding pads formed of a same material on a substrate | |
EP1199744B1 (en) | Microcap wafer-level package | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
JP2006201158A (ja) | センサ装置 | |
JP2018205304A (ja) | Mems素子の製造方法、mems素子およびmemsモジュール | |
JP2012122838A (ja) | Mems素子及びmems素子の製造方法 | |
JP2006133236A (ja) | センサシステム | |
JP2009262301A (ja) | 微細構造体 | |
JP2006126213A (ja) | センサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4777510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |