KR100658264B1 - 마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한방법 - Google Patents

마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한방법 Download PDF

Info

Publication number
KR100658264B1
KR100658264B1 KR1020000075400A KR20000075400A KR100658264B1 KR 100658264 B1 KR100658264 B1 KR 100658264B1 KR 1020000075400 A KR1020000075400 A KR 1020000075400A KR 20000075400 A KR20000075400 A KR 20000075400A KR 100658264 B1 KR100658264 B1 KR 100658264B1
Authority
KR
South Korea
Prior art keywords
metal
layer
microsystem
metal layer
passages
Prior art date
Application number
KR1020000075400A
Other languages
English (en)
Other versions
KR20010077941A (ko
Inventor
구에이사즈 프랑코이스
Original Assignee
아스라브 쏘시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아스라브 쏘시에떼 아노님 filed Critical 아스라브 쏘시에떼 아노님
Publication of KR20010077941A publication Critical patent/KR20010077941A/ko
Application granted granted Critical
Publication of KR100658264B1 publication Critical patent/KR100658264B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J13/00—Colloid chemistry, e.g. the production of colloidal materials or their solutions, not otherwise provided for; Making microcapsules or microballoons
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

원위치에서 밀봉상태로 캡슐보호하기 위한 방법은 마이크로시스템들을 세 단계에서 여러개의 마이크로시스템(6)들이 공통의 기질(1)상에 장착되고, 상기 마이크로시스템들이 기질상에 침착된 금속접착층(4)에 의해 둘러싸인다.
제 2 단계에서 공통의 침착단계시, 각각의 마이크로시스템을 중첩에 의해 완전히 덮기 위하여, 각각의 마이크로시스템(6) 및 각각의 마이크로시스템(6)을 둘러싸는 접착층(4)의 원형영역위에 제1금속층(7)이 침착되고, 제1금속층(7)에 대한 접속부를 제공하기 위해 제2층내에서 마이크로시스템(6)에 의해 적어도 한 개의 통로(10)를 제외하고 대부분의 표면에 걸쳐서 제1층(7)을 덮도록 제1금속층(7) 및 접착층(4)위에 제2금속층(9)이 전해수단에 의해 침착된다.
제1층의 금속이 접착층, 제2층 및 마이크로시스템의 금속들과 상이하다. 각 통로(10)를 통해 제1층(7)이 선택적인 화학적 에칭작용에 의해 제거되며, 각각의 마이크로시스템을 밀봉상태로 포함하는 금속 캡슐들을 구하기 위하여, 상기 통로들이 밀폐된다.

Description

마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한 방법{METHOD FOR HERMETICALLY ENCAPSULATING MICROSYSTEMS IN SITU}
도1a는 본 발명을 따르는 방법의 제1단계로서, 절연기능을 가진 전도성 스트립(strip)들, 접착층 및 마이크로시스템이 구성되는 기질의 일부분을 도시한 도면.
도1b는 본 발명을 따르는 방법의 제 1단계로서, 절연기능을 가진 전도성 스트립들, 납땜돌기부들을 가진 접착층 및 마이크로시스템이 구성되는 기질의 일부분을 도시한 도면.
도2a 및 도2b는 제1실시예에 따라 마이크로시스템 및 접착층위에 방식금속층을 침착한 후에 평면도 및 도2a의 선 Ⅱ-Ⅱ을 따라본 단면도.
도3a 및 도3b는 제 1실시예에 따르고 서로 다른 금속으로 구성된 부식층위에 제2층을 침착한 후의 평면도 및 도3a의 선 Ⅲ-Ⅲ을 따라본 단면도.
도4a 및 도4b는 제 1 실시예에 따라 구성되는 캡슐의 통로들을 통해 화학적 에칭작용에 의해 부식층이 제거된 후의 평면도 및 도4a의 선 Ⅳ-Ⅳ을 따라본 단면도.
도5a, 5b 및 도5c는 제 1 실시예에 따라 밀봉상태로 마이크로시스템을 캡슐보호하기 위해 금속캡슐의 통로들을 밀폐한 후의 평면도 및 도5a의 선 Ⅴ-Ⅴ를 따라본 단면도.
도6a, 6b는 제 2 실시예에 따라 납땜돌기부들을 포함한 접착층 및 마이크로시스템위에 부식층을 침착한 후의 평면도 및 도6a의 선 Ⅵ-Ⅵ를 따라본 단면도.
도7a, 7b 및 7c는 제 2 실시예에 따라 서로 다른 금속으로 구성된 부식층위에 제2층을 침착한 후의 평면도 및 도7a의 선 Ⅶ-Ⅶ 및 Ⅷ-Ⅷ를 따라본 단면도.
도8은 제 2 실시예에 따라 제2층의 통로들을 통해 화학적 에칭에 의해 부식층을 제거한 후의 도7a의 선 Ⅶ-Ⅶ를 따라본 단면도.
도9는 제 2 실시예에 따라 마이크로시스템의 금속캡슐의 통로들을 밀폐한 후의 도7a의 선 Ⅶ-Ⅶ을 따라본 단면도.
도10은 제 3 실시예에 따라 접착층 및 마이크로시스템위에 부식층을 침착한 후의 수직단면도.
도11은 제 3 실시예에 따라 부식층위에 제2 및 제3금속층들을 침착한 후의 수직단면도.
도12는 제 3 실시예에 따라 제 3금속층위에 제2층과 동일한 금속재질의 제4금속층을 침착한 후의 수직단면도.
도13은 제 3 실시예에 따라 제2층의 통로들을 통해 화학적 에칭작업에 의해 부식층을 제거한 후의 수직단면도.
도14는 제 3 실시예에 따라 금속캡슐을 밀폐하기 위해 제2층의 통로들위에 납땜방울을 추가하기전의 수직단면도.
도15는 제 3 실시예에 따라 고형화된 납땜방울들에 의해 금속캡슐을 밀폐한후의 수직단면도.
도16a, 16b 및 도16c는 제 4 실시예에 따라 접착층의 납땜돌기들 주위를 통과하고, 마이크로시스템 및 접착층위에 부식층을 침착한 후에 평면도 및 도16a의 선 ⅩⅥ-ⅩⅥ 및 선 ⅩⅦ-ⅩⅦ을 따라본 단면도.
도17은 제 4 실시예에 따라 접착층의 납땜돌기부들 및 부식층위에 제2금속층을 침착한 후의 도16a의 선 ⅩⅥ-ⅩⅥ을 따라본 단면도.
도18은 제 4 실시예에 따라 납땜돌기들 사이에서 제2층의 통로들을 통해 부식층을 제거한 후의 도16a의 선 ⅩⅥ-ⅩⅥ를 따라본 단면도.
도19는 제 4 실시예에 따라 납땜돌기부들을 가열하여 금속캡슐을 밀폐한 후의 도16a의 선 ⅩⅥ-ⅩⅥ를 따라본 단면도.
도20a 및 도20b 는 제 5 실시예에 따라 제2층 내부에서 복수개의 통로들을 통해 부식층이 제거된 후의 평면도 및 도20a 의 선 ⅩⅩ-ⅩⅩ를 따라본 단면도.
도21은 제 5 실시예에 따라 액상납땜유동에 의해 금속캡슐이 밀폐된 후의 도20a의 선 ⅩⅩ-ⅩⅩ를 따라본 단면도.
* 부호설명 *
1.... 기질 2.... 스트립
3.... 절연층 4.... 금속접착층
5.... 전기단자 6.... 마이크로시스템
7.... 제1금속층 7a.... 원형영역
8.... 개구부 10.... 통로
14.... 지지필라 20.... 안내요소
본 발명은 마이크로시스템(microsystem)을 밀봉상태로 원위치에 캡슐보호하기 위한 방법에 관련된다. 기질상에 장착된 적어도 한 개의 마이크로시스템은 원위치에 구성된 금속캡슐(capsule)아래에서 보호된다. "장착상태"는 예비제조된 마이크로시스템을 기질상에 배열하거나 기질위에서 마이크로시스템을 원위치에 구성하는 것을 의미한다. 마이크로미터 치수를 가진 여러개의 마이크로시스템들이 동일한 기질위에서 함께 제조된다. 마이크로시스템을 포함하는 캡슐보호작업은 밀봉상태로 보호되어야 하고 캡슐내부에서 상기 마이크로시스템을 움직임이 없도록 해야 한다.
"마이크로시스템"은 캡슐보호작업 후 움직임없는 상태에 놓여져야 하는 마이크로미터 크기의 센서(sensor), 마이크로모터(micro motor), 가속도계 및 리드콘택터(reed contactor)와 같은 마이크로전자기계장치(MEMS) 또는 마이크로광전자기계장치(MOEMS)의 입체구조체를 의미한다. 상기 마이크로시스템의 구성은 사전에 구성된 집적회로로 이루어진 기질 또는 절연기질상에 형성된다. 이 경우에, 마이크로시스템의 일부분을 형성하는 금속층의 침착작용을 개시하고 상기 집적회로에 전기적연결이 허용되는 집적회로의 금속접촉패드를 이용하는 것이 가능하다.
동일 출원인의 스위스특허 제688213호에, 마이크로미터크기의 스트립(strip)을 가진 리드콘택터 또는 콘택터와 그 제조방법이 공개된다. 여러 단계들에서 전해수단에 의해 형성되고, 기저평면에 부착되며 정지상태로 서로 거리를 두고 있는 금 속스트립들이 상기 콘택터에 구성된다. 상기 스트립들이 전해방법에 의해 침착되고 철 및 니켈합금으로 제조된다. 스트립들을 통과하는 자기장이 스트립들 사이에 인력을 형성할 때, 스트립들이 서로 접촉하도록 상기 합금은 강자성을 가진다. 예를 들어 상기 기저평면위에 에폭시접착재료를 이용하여 고정되는 중공커버(cover)아래에 상기 콘택터가 캡슐보호된다. 상기 기저평면은 유리기질 또는 실리콘기질의 표면을 산화시켜 구해지는 절연층일 수 있다. 상기 커버는 화학적 에칭(etching)작업에 의해 공동이 형성되는 유리판으로 구성된다. 상기 유리판에 의해 각각의 콘택터가 에칭된 각각의 공동들내부에 포함될 수 있다. 상기 판은 공융 납 또는 양극 납에 의해 납땜되거나 기저평면상에 결합될 수 있다. 최종과정에서, 상기 과정에 의해 구성 및 밀봉된 복수개의 콘텍터들이 절단 또는 다이싱(dicing)작업에 의해 분리된다.
상기 형태의 실시예에 있어서, 콘택터들이 제조되는 기질로부터 유리판을 분리시켜 가공하는 것이 필요하다. 상기 과정은 문제점을 가진다. 또한 상기 판은 에폭시접착재료를 이용하여 기저평면위에 정확하게 결합되어야 한다. 상기 밀봉작업은 에폭시수지가 물을 흡수하고 콘택터의 작동을 교란시키는 재료가스를 방출시키기 때문에, 장시간에 걸쳐 유지되지 못한다. 다른 실시예들에 있어서, 콘택터들을 캡슐보호하기 위한 염처리작업은 손상위험을 가질 수 있다.
스위스특허 제 688213호에 있어서, 콘택터들을 캡슐보호하기 전에, 금속스트립들 사이에 접촉저항측정동안, 동일기질위에 구성된 모든 콘택터들의 접촉저항평균은 10오옴(ohm)근처에 집중된다. 상기 캡슐보호작업후, 접촉저항평균은 10 내지 60ohm까지 상승된다.
유럽특허 제 0 302 165호에, 공개된 주석씨트(sheet)에 있어서, 집적회로용 금속돔(dome)으로서 작용하도록 상기 주석씨트는 스탬핑(stamping)가공에 의해 형성된다. 다음에 상기 돔아래에서 상기 회로를 밀폐하기 위해 집적회로가 배열되는 기저판위에 상기 스탬핑가공된 씨트가 결합된다. 계속적으로 전체 조립체가 폴리에틸렌층으로 코팅된다. 상기 설명과 같이, 상기 접착재료는 마이크로시스템을 오염시킬 수 있다. 결과적으로, 상기 구성에 의해 밀봉상태의 캡슐보호작용이 보장될 수 없다. 또한 스탭핑가공에 의해 상기 돔을 원위치에 구성할 수 없다. 또한, 각각의 마이크로시스템위에 개별적으로 배열되어야 하고 스탬핑가공되는 상기 씨트들의 제조작업은 동일 기질상에 장착된 여러개의 마이크로시스템들의 캡슐보호작용을 복잡하게 만든다.
결합된 마이크로기계 및 전자장치의 분야에서, 방식기능의 층을 이용하는 것이 공지되어 있다. 예를 들어 집적회로 및 센서사이에 금속브릿지(bridge)를 구성하려는 경우가 있다. 다른 한편으로, 마이크로시스템들이 밀봉금속캡슐보호기능을 형성하는 경우에 있어서, 부식층의 이용은 공지되어 있지 않다.
미국특허 제 5,798,283호에 전자회로에 의해 적어도 한 개의 마이크로전자기계를 제조하기 위한 방법이 공개된다. 예를 들어 실리콘재질의 기질내에 마이크로기계장치를 수용하기 위해 상기 기질내에 공동이 에칭된다. 구성요소들이 이동하지 못하도록 서로 다른 폴리실리콘층들을 이용하여 상기 기질이 구성된다. 집적회로를 제조하기 위한 연속단계들이 수행될 수 있도록 실리콘산화물 또는 질화물을 이용하 여 상기 장치가 보호되어야 한다. 700℃도 이상일 수 있는(예를 들어 붕소, 인과 같은)도핑확산온도로부터 마이크로기계장치를 보호하기 위해 상기 보호작용이 필요하다. 저융점의 특정금속들로 구성된 상기 마이크로기계장치의 구성요소들이 상기 온도에 의해 부분적으로 파괴될 수 있다. 또한 상기 보호층에 의해 폴리실리콘이 관련된다면 상기 구성요소들의 도핑작업이 회피될 수 있다.
일단 집적회로작업이 완료되면, SiO2 또는 Si3N4층의 상부에 배열된 보호층내부의 두 개의 개구부들에 의해 상기 SiO2 또는 Si3N4층이 화학적 에칭작업으로 부분적으로 제거될 수 있다. 따라서 상기 작업에 의해 마이크로기계장치는 구속해제될 수 있고 움직임이 없게된다. 상기 제거작업동안 마이크로기계장치옆에 집적회로가 구성되기 때문에, 횡방향으로 과도한 에칭이 없도록 주의해야 한다.
보호층내에 두 개의 개구부들을 구성하는 대신에 화학적 에칭작업 특히, 폴리실리콘을 통해 불화수소산을 이용하여 SiO2 또는 Si3N4층들을 제거하고 다음에 탈이온화수로 세정하기 위해 단지 한 개의 다공성 폴리실리콘을 이용하는 것이 예상된다.
상기 문헌의 상기 방법이 가지는 여러 가지 문제점들이 언급될 수 있다. 우선, 비금속층들에 의해 캡슐보호작용이 형성된다. 또한 마이크로전자장치내에서 이용되는 기술과 유사한 에칭기술에 의해 상기 마이크로시스템을 수용하는 기질내에 공동이 미리 배열되어야 한다. 또한 코온을 견디는 층들에 의해 해당집적회로가 구성되는 동안 상기 마이크로시스템은 보호되어야 한다. 결과적으로, 밀봉상태의 금 속캡슐보호기능을 위하여, 특히 상기 마이크로기계장치위에 전해수단에 의한 금속층들이 침착작업은 의문의 여지가 없다.
유럽특허 제 0 435 530호에 있어서, 전해수단에 의해 침착되는 금속층들에 의해 밀봉상태를 형성되는 전자시스템이 공개된다. 고밀도상호결합부(HDI)에 의해 전자시스템이 서로 다른 집적회로들과 결합된다. 유리 또는 세라믹재료내에 마이크로가공되는 공동내에 폴리머를 이용하여 상기 회로들이 수용 및 결합된다. 특히 크롬 또는 티타늄으로 구성된 제1금속층이 절연층위에 스퍼터링되고, 서로 다른 회로들을 위해 구성된 상호결합부가 상기 절연층에 매달린다. 상기 제1층에 의해 전체 구조가 코팅되고, 기질표면과 접촉된다. 계속적으로, 회로를 교란할 수 있는 여러 가지 오염요소들에 대해 상대적으로 두께가 더 큰 보호층을 형성하기 위하여, 제1층위에서 제2층이 전해수단에 의해 침착된다.
유럽특허 제 0 435 530호에 따르면, 리드(reed)형태의 콘택터들과 같이 마이크로시스템들을 위한 캡슐보호기능을 위한 설명이 제공되지 못한다. 한가지 문제점으로서, 회로들을 결합하는 폴리머들이 가스를 발생 즉 가스를 방출한다. 따라서 콘택터의 적합한 작용과 관련하여 현저한 결함이 야기된다. 또한 캡슐을 형성하는 연속적인 금속층의 침착작업후에 제거되는 방식금속층을 통한 금속캡슐의 형성이 예상되지 못한다.
상기 발명의 목적은 종래기술의 문제점들을 극복하는 마이크로시스템들을 원위치에 밀봉상태로 캡슐보호방법을 제공하는 것이다.
본 발명의 또다른 목적은 350℃로 이하의 온도에서 마이크로시스템들을 최대한 캡슐보호하기 위한 금속층들의 전착작용에 의해 금속캡슐을 구성하는 것이다. 종래기술을 따르는 방법의 문제점들을 극복하는 상기 구성에 의해 특히 700℃도를 초과하고 심지어 1300℃에 도달할 수 있는 온도에서, 집적회로용 인 또는 붕소의 확산작용이 발생된다.
본 발명의 또다른 목적은 밀봉상태로 캡슐보호한 후에 접촉저항값은 상당한 증가를 회피하는 것이다. 상기 마이크로시스템은 불활성 분위기 또는 감소분위기내에 구성되어야 하는 콘택터(contactor)일 수 있다.
상기 목적들 및 다른 목적들이 제1단계에서 여러개의 마이크로시스템들이 공통의 기질상에 장착되고, 상기 마이크로시스템들이 기질상에 침착된 금속접착층에 의해 둘러싸이며, 마이크로시스템들을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법에 있어서, 제2 단계에서 공통의 침착단계시, 각각의 마이크로시스템을 중첩에 의해 완전히 덮기 위하여, 각각의 마이크로시스템 및 각각의 마이크로시스템을 둘러싸는 접착층의 원형영역위에 제1금속층이 침착되고, 제1금속층에 대한 접속부를 제공하기 위해 제2층내에서 마이크로시스템에 의해 적어도 한 개의 통로를 제외하고 대부분의 표면에 걸쳐서 제1층을 덮도록 제1금속층 및 접착층위에 제2금속층이 전해수단에 의해 침착되며, 제1층의 금속이 접착층, 제2층 및 마이크로시스템의 금속들과 상이하고, 제2층의 각 통로를 통해 제1층이 선택적인 화학적 에칭작용에 의해 제거되며, 다음에 각각의 마이크로시스템을 밀봉상태로 포함하는 금속캡슐들을 구하기 위하여, 상기 통로들이 밀폐되는 것을 특징으로 하는 방법에 의해 달성된 다.
본 발명을 따르는 방법의 장점에 의하면, 여러개의 마이크로구조체들이 장착되는 기질들을 동시에 처리하는 것이 가능한 수단에 의하여 밀봉상태로 금속캡슐보호작용이 구성된다. 예를 들어 마이크로구조체들이 기질위에서 원위치에 구성된다. 그러나, 마이크로구조체들은 미리 제조되고 다음에 기질위에 배열될 수 있다.
본 발명을 따르는 방법의 또다른 장점에 의하면, 기질위에 구성되고 마이크로시스템을 포함하는 금속캡슐이 접착재료없이 고정된다. 상기 접착재료는 금속캡슐내부에서 마이크로시스템을 교란시킬 수 있는 오염요소들을 탈가스화할 수 있는 폴리머들을 포함할 수 있다.
금속층의 침착작용에 의해 마이크로시스템들을 위한 금속캡슐보호작용이 형성되는 것이 예상된다. 금속층들 중 한 개가 부식층(sacrificail layer)으로서 작용한다. 또한 기질의 절연표면에 양호하게 부착되는 금속접착층위에서 적어도 최종금속층이 전해수단에 의해 침착된다.
상기 캡슐을 구성하기 위해, 전체 마이크로시스템들 위에 그리고 각 마이크로시스템을 둘러싸는 접착층의 원형영역들위에, 부식층의 제1금속층이 전해수단에 의해 침착된다. 제1층에 의해 각각의 마이크로시스템이 중첩작용으로 완전히 덮혀질 수 있다. 상기 제1금속층이 침착된 후에, 덮혀진 마이크로시스템들은 돔(dome)형상을 가진다. 다음에 전해수단에 의해 제2금속층이 제1층위에 침착되고, 제2층은 제1층에 대해 접속부를 제공하는 통로들을 가진다.
제2층, 접착층 그리고 마이크로시스템을 형성하는 금속과 서로 다른 금속에 의해 제1금속층이 구성된다. 금속캡슐을 구성하기 위해 제2금속층내부에 구성된 적어도 한 개의 통로를 통해 화학적 에칭작업에 의해 선택적으로 제거되는 부식층으로서 제1층이 작용할 수 있다. 최종 캡슐보호단계에 있어서, 불활성분위기 또는 감소분위기내에서 캡슐내부에 마이크로시스템을 유지하는 동안에, 밀봉상태로 캡슐을 밀폐하기 위하여, 제2층내부에 구성된 통로 또는 통로들을 밀폐 또는 밀봉하는 것이 필수적이다.
"금속"은 또한 특수금속에 속하는 모든 금속합금을 포함한다. 상기 전착기술에 의해 마이크로시스템들에 관한 고품질의 캡슐보호작용이 저가로 이루어질 수 있다.
본 발명을 따르는 방법의 또다른 장점에 의하며, 미국특허 제 5,798,283호에 설명된 것과 같이, 마이크로시스템에 근접한 집적회로의 연속제조를 위한 마이크로시스템을 보호하는 작업이 불필요하다. 예를 들어 마이크로콘택터의 경우에 있어서, 심지어 상기 캡슐보호기능은 대기온도에서 이루어진다.
방법의 예비단계에서, 예를 들어 외측부를 가진 마이크로시스템의 전기적 연결부를 위한 전도성 스트립(strip)들이, 적어도 한 개의 표면이 절연되는 기질위에 형성될 수 있다. 다음에 스트립들의 중간부가 절연된다. 또한, 표면 금속화부분은 스트립들의 한 단부를 연결시키고, 또한 스트립들의 절연부위를 통과한다. 또한, 방법의 제1단계에서, 캡슐보호되어야 하는 마이크로시스템이 기질위에 장착된다. 제2단계에서, 금속캡슐이 오리피스의 밀폐에 의해 형성된다. 캡슐보호된 복수개의 마이크로시스템들을 구하기 위해 기질이 연속해서 절단된다.
본 발명을 따르는 방법의 비제한적인 실시예들을 도시하는 도면들을 참고하여, 본 발명이 더욱 양호하게 이해된다.
본 발명을 따르는 방법의 제 1 실시예에 의해, 마이크로시스템들을 원위치에 밀봉상태로 수용하는 서로 다른 단계들이 도1 내지 도5에 도시된다. 간단히 하기 위해, 상기 도면들에 단일 마이크로시스템이 도시되고, 사실상 동시에 캡슐보호하기 위하여, 공통의 기질위에 여러개의 마이크로시스템이 장착된다.
도1a 및 도1b에 도시된 기질(1)의 일부분은 예를 들어 실리콘재질의 기질 또는 유리 또는 세라믹판과 같이 전체적으로 절연성질을 가질 수 있고, 기질의 표면은 절연기능을 가지도록 산화된다. 기질의 치수는 예를 들어 6인치(152.4㎜)의 집적회로가 구성되는 실리콘기질의 치수를 가질 수 있다. 도1a 및 도1b에 도시된 기질의 상기 부분은 공통적으로 동일 기질위에 구성된 마이크로시스템들 중 한 개에 대한 치수들에 해당한다.
도1a 및 도1b에 도시된 방법의 제1단계에 있어서, 전도층이 우선 기질(1)의 절연층상에 침착되고, 전도성의 스트립(strip)(2)들을 형성하도록 구성된다. 다음에 절연된 전기적 통로를 형성하기 위해 상기 스트립(2)들이 중간부분에만 절연층(3)이 침착된다. 마지막에, 금속접착층(4)이 절연층(3)위를 지나는 기질위에 침착된다. 기질을 절단 또는 다이싱(dicing)한 후에 마이크로시스템의 전기적 연결을 위한 전도성 스트립들의 단부들 중 한 개에 대해서만 연결되는 전기단자(5)들을 형성할 수 있는 표면금속화가 상기 접착층에 의해 주어진다. 상기 접착층은 마이크 로시스템 및 캡슐(capsule)의 구성을 견딜 수 있다. 마지막으로, 상당한 두께의 금속층이 구해질 수 있는 전해침착단계들을 위한 전도성 평면이 형성된다.
전도성 스트립(2)들을 형성하는 전도층은 기질에 양호하게 접착되어야 하고, 연속적인 절연층(3)을 양호하게 접착시킨다. 또한 상기 전도층은 금속접착층(4)과 양립하고 두 개의 금속층들이 결합면에서 낮은 전기저항을 가진다. 절연층이 선단변부들을 완전히 덮도록, 선단변부들은 하향 경사를 가지지 않고 하향침적물을 형성하지 않는 것이 중요하다. 전도성의 스트립(2)들은 알루미늄, 금, 티타늄, 동, 크롬, 텅스텐 또는 티타늄-텅스텐합금과 같은 재료로 구성될 수 있다. 마이크로시스템의 캡슐보호작업후에, 마이크로시스템과 외측부가 전기적결합을 위해 상기 스트립들이 유용하다.
예를 들어 실리콘 또는 실리콘질화물 Si3N4의 층과 같은 전도성 스트립(2) 및 절연층(1)에 상기 절연층이 양호하게 부착되어야 한다. 또한 상기 절연층은 내부응력을 가지지 않고 기질의 열팽창계수와 근사한 열팽창계수를 가지며, 전도성 스트립들의 선단변부들을 완전하게 덮어야만 한다.
금속접착층(4)은 기질(1) 및 절연층(3)에 양호하게 부착해야 한다. 스위스특허 제 688213호에 설명된 것과 같이, 상기 접착층은 우선 티타늄 또는 크롬을 침착시키고, 다음에 금으로 덮고, 산화작용에 대해 보호층으로서 작용한다. 상기 제2금속층은 연속금속층들의 전착작용을 위한 금속기저면으로서 작용한다. 상기 제1금속층들을 구성하기 위한 화학적 에칭제품들은 공지되어 있어서 설명하지 않는다. 연 속금속층의 침착위치를 도시하기 위하여 도1a 및 도1b에서 원형영역(7a)이 점선으로 도시된다.
부착층위에 납땜작업이 이용되는 경우에, 접착층의 기저층을 제공하는 것이 필요하고, 상기 기저층은 세 개의 금속레벨들로 구성된다. 제1금속레벨(metal level)은 티타늄 또는 크롬으로 구성되고, 기질에 고정될 수 있다. 납땜이 있다면 확산방해벽으로서 작용하도록, 제2금속레벨은 니켈 또는 팔라듐, 로듐 또는 루테늄 또는 팔라티늄 또는 몰리브데늄 또는 다른 금속으로 구성된다. 마지막으로, 산화작용에 대해 특히 제1금속레벨에 대해 보호층으로서 작용하도록 제3금속레벨은 금으로 구성된다.
도1b에 있어서, 금 및 주석합금(Au-Sn)또는 주석납합금(Su-Pb)의 납땜돌기부(13)들이 또한 정해진 위치들에서 접착층의 일부분을 형성할 수 있다. 캡슐의 구성부분들을 상기 돌기부에 열적가압하는 동안, 금속캡슐내에 형성되는 통로들을 더욱 양호하게 밀폐하기 위하여 상기 납땜돌기부들이 이용된다. 상기 금-주석합금은 중량기준으로 20% 주석 및 80%금으로 제조되고, 주석 납합금은 중량기준으로 60% 주석 및 40% 납으로 제조된다.
도면들에서 도시되지 못한 실시예들에 있어서, 전도성 스트립(2)들 대신에, 전체적으로 절연성을 가지거나 절연된 전도성 구멍들이 전도성 기질내에 있다면 기질의 절연부분들 또는 기질들을 통과하는 전도성 구멍들을 구성할 수 있다. 절연성의 기질은 유리판 또는 세라믹판일 수 있다. 기질의 한쪽 측면위에 상기 구멍들이 마이크로시스템(6)과 연결되고, 다른 한쪽 측면위에 상기 구멍들이 금속패드(metal pad)에 전기적으로 연결되며, 일단 캡슐보호되면, 상기 금속패드에 의해 마이크로시스템이 외측부에 연결된다.
앞서의 실시예와 같이, 전도성 구멍들이 기질을 통과하도록 구성되면, 전도성스트립(2)의 절연단계(3)는 생략된다.
전도성스트립(2)들이 전도성 구멍들 특히 금속화된 구멍들에 의해 교체되는 경우에, 마이크로시스템의 금속전기연결패드들로 금속경로들을 형성하도록 접착층이 구성되지 않는다. 이 경우 상기 패드들은 기질의 후방면에 구성된다. 캡슐을 형성하기 위해 금속층들의 전해수단에 의해 침착작용을 하도록 상기 접착층은 각각의 마이크로시스템을 둘러싸는 것이 필요할 뿐이다.
마이크로시스템들을 위한 지지체로서 실리콘기질이 이용되는 경우에, 기질위에 침착되는 전도성의 스트립들이 실리콘기질내에서 전도성 경로들로 교체될 수 있다. 상기 경로들은 n형 기질내에서 p형 도핑제 또는 p형 기질내에서 n형 도핑제를 가지고 확산단계에 의해 구성될 수 있다. 실리콘 산화물의 절연층위에 구성된 윈도우(window)를 통해 상기 전도성 경로들의 각 단부의 금속연결부가 형성된다. 상기 실시예의 장점에 의하면, 정전기 보호기능이 보장된다.
예를 들어 리드콘택터(reed contactor)와 같은 마이크로시스템(6)이 이전에 침착된 층들을 손상시키지 않고도 구성 및 장착된다. 콘택터의 금속스트립들로 콘택터를 구성하기 위하여, 예를들어 스위스 특허 제 688213호에 설명된 것과 같이, 금속레벨들을 노출시키기 위해 포토레지스트 및 마스크를 이용하여 여러 단계들에서 금속레벨들을 구성하여 전착기술이 이용된다. 형성되는 상기 마이크로시스템은 전도성스트립(2)들의 한쪽 단부 또는 전도성구멍들에 연결될 수 있다.
상기 마이크로시스템들을 원위치에 구성하는 대신에, 마이크로시스템들은 개별적으로 제조되고, 다음에 상기 목적을 위한 전도성스트립들 또는 전도성구멍들의 한쪽 단부에서 동일한 기질위에 전기적 연결상태로 각각 고정될 수 있다.
도2a 및 도2b에 있어서, 특히 전착수단에 의해 제1방식 금속덮개층(7)이 마이크로시스템 및 도1a 및 도1b에 도시되고 각각의 마이크로시스템주위의 원형영역(7a)들 위에 침착된다. 상기 방법에 의해 특히 동 또는 동합금으로 구성된 제 1금속층이 각각의 마이크로시스템을 완전히 덮는다.
상기 금속접착층은 한 개의 마이크로시스템으로부터 다른 마이크로시스템으로 결합된다. 따라서 모든 마이크로시스템들을 덮는 제1층의 여러부분들의 전착작업에 상기 금속접착층이 이용될 수 있다. 따라서, 기질위에서 접착층의 한 위치가 전원단자에 연결된다. 상기 실시예에 있어서, 제1층의 각부분내의 한 개 또는 두 개의 개구부(8)들이 각 원형영역내에 제공된다. 다음 금속층의 침착작용동안 한 개 또는 두 개의 금속지지필라(pillar)를 형성하기 위해 상기 개구부들은 접착층(4)에 대한 접속부를 제공한다.
상기 제1부식층(7)이 동 또는 동합금과 같은 금속으로 형성되고, 서로 다른 금속들로 형성되는 다른 금속층들에 대해 상기 금속이 선택적으로 용해된다. 부식층은 내부응력을 가지지 않아야 하고, 양호한 레벨링(levelling)특성을 가져야 한다.
상기 부식층의 전착작업을 위하여 우선 마이크로시스템 및 접착층은 포토레 지스트층으로 덮혀진다. 포토레지스트의 형태에 따라 노출 또는 노출되지 않는 포토레지스트의 구성부분들을 제거하기 위해, 포토레지스트가 마스크를 통해 노출된다. 제거되는 포토레지스트부분들은 각각의 마이크로시스템을 제거하고, 각각의 마이크로시스템을 둘러싸는 접착층의 원형영역을 제거한다. 따라서 제1금속층은 각각의 마이크로시스템 및 마이크로시스템을 둘러싸는 원형영역위에 침착될 수 있다. 결과적으로, 포토레지스트의 나머지 부분은, 제1층 내에 형성된 개구부(8)를 통해 그리고 덮혀진 각각의 마이크로시스템주위에 접착층에 대한 접속부를 가지도록, 제거된다. 접착층의 원형영역의 일부분이 전도성스트립들의 절연부(3)위에 위치한다. 따라서, 방식금촉층의 침착작용은 마이크로시스템을 연결하는 스트립들의 단부들을 회로단락시킬 뿐이다.
각각의 마이크로시스템을 덮은 상기 금속돔(dome)을 형성하기 위하여, 서로 다른 방법에 의해 전해수단에 의해 금속층이 침착될 수 있다. 예를 들어 350℃의 온도한계를 초과하지 않고도 열적증발작용 또는 음극 스퍼터링작용에 의해 상기 금속층이 침착될 수 있다. 그러나 상기 다른 방법들은 시간이 더 걸리고 비용이 더 든다.
도2a 및 도2b에 도시된 제1금속층의 개구부(8)들이 제1층에 의해 완전히 둘러싸인다. 그러나 u자형 개구부의 평면형상을 제공하기 위해 상기 구성은 상기 제1층의 변부로부터 개시하도록 설계된다. 제2금속층을 침착하는 동안, 필라들을 형성하고 구성부분들을 보강하는 모든 형상의 개구부들을 구하는 방법이 당업자들에게 공지되어 있다.
도3a 및 도3b에 있어서, 전해수단에 의해 제2금속층(9)을 제1방식금속층(7) 및 접착층(4) 또는 제1층의 구성부분들을 둘러싸는 접착층의 원형영역들위에 침착하여, 금속캡슐이 형성된다. 금 또는 금합금이 선호되고 가능하면 크롬 또는 크롬합금과 같은 또다른 금속으로 상기 제2층(9)이 형성된다. 다른 금속층들에 대해 선택적으로 분리시키기 위해 제1부식층(7)에 대한 접속부를 제공하도록 한 개 또는 두 개의 통로(10)들이 상기 제2층(4)내에 제공된다. 장방형으로 상기 통로(10)들이 도시되고, 통로들은 또한 원형 또는 정사각형으로 구성될 수 있다.
상기 제2층(9)의 침착에 의해 형성되는 보강부분 또는 각각의 필라(14)가 통로(10)들 중 한 개 및 해당 마이크로시스템(6)사이에 배열된다. 결과적으로 상기 캡슐은 두 개의 통로(10)들을 제외하고 주변부위에서 밀봉상태로 밀폐부를 가진다. 또한 캡슐의 통로들을 마지막으로 밀폐하는 단계에서 야기되는 모든 변형이 캡슐의 두 개의 지지필라(14)들에 의해 억제될 수 있다. 상기 캡슐금속은 또한 가단성을 가지고 내부응력을 가지지 않으며 양호한 코팅특성을 가지고 다공성이 상당히 작아야 한다.
도4a 및 도4b에서 설명되는 것과 같이, 각각의 지지필라(14)를 둘러싸는 제1부식층(7)은 화학적 에칭제에 의해 제거될 수 있다. 상기 제1층을 분리하기 위하여, 각각의 캡슐의 통로들을 통해 그리고 상기 필라(14)들 주위에서 화학적 에칭제가 통과한다. 물론 상기 설명과 같이 화학적 에칭단계동안 상기 제1층을 제거할 수 있도록, 단지 제1층(7)이 적어도 각 필라 또는 보강부분의 한쪽측면위를 통과할 필요가 있다.
단지 한 개의 통로(10) 및 단일 지지필라(14)가 캡슐을 형성하도록 예상될지라도, 부식층(7)을 제거하기 위한 두 개 또는 세 개이상의 통로들을 가지는 것이 선호된다. 예를 들어 두 개의 통로(10)를 가지면, 부식층의 제거작업이 용이하고 처리용액의 유동에 의해 캡슐내부의 청정작업이 용이해진다.
제1금속층(7)의 침착과 관련한 도2a 및 도2b를 참고하여 설명된 것과 같이(도면에 도시되지 않은)포토레지스트층이 또한 이용된다. 제1층 및 제1층의 각 부분을 둘러싸는 접착층의 원형영역에 대한 접속부를 가지도록 포토레지스트의 일부분들을 제거할 수 있는 마스크를 통해 상기 포토레지스트가 노출된다. 상기 원형영역들은 절연층(3)위에 위치하고, 마이크로시스템(6)들의 외측전기연결부를 위한 전도성스트립(2)들이 단부의 접촉부를 가지지 못한다.
물론, 마이크로시스템(6)들의 외측연결을 위해 기질(1)을 통한 전도성구멍들이 이용되면, 기질의 전체층에 대한 원형영역들 너머로 제2금속층(9)의 침착작업이 이루어질 수 있다. 그러나 통로(10)들은 부식층(7)에 대한 접속부를 제공하도록 유지되어야 한다.
도4a 및 도4b에 있어서, 예를 들어 철 및 니켈과 같은 마이크로시스템(6)의 금속들을 에칭하지 않고, 두 개의 통로(10)들을 선택적으로 화학적 에칭하여 방식덮개층(7)이 분리된다. 화학적 에칭제는 화학적 에칭작업 또는 방식덮개층(7)과 격렬한 반응에 의하여, 마이크로시스템(6) 또는 금속캡슐(9)에 대해 손상을 주지 않아야 한다. 또한 마지막 밀폐작업후에 유사하게 가스를 방출하는 금속캡슐내부의 잔류물이 존재하지 않아야 한다.
도5a 및 도5b에 있어서, 캡슐보호된 마이크로시스템(6)은 기질에 고정된다. 상기 단계에서, 금속캡슐의 통로(10)들은 불활성 또는 감소분위기내에서 밀폐되어야 한다. 상기 캡슐(9)의 내부를 보호가스로 분무하는 적합한 공구(12)가 근접하게 이동된다. 일단 캡슐이 최초 분위기로부터 제거되면, 상기 공구는 각 통로(10)주위에서 부품(11)들을 가압한다. 다음에, 접착층(4)의 기저층위에 열가압 또는 초음파에 의해 상기 공구가 부품(11)들을 결합시킨다. 상기 작업후에, 금속캡슐은 불투과성을 가지고 밀봉된다. 상기 단계에서 마이크로시스템(6)의 방향으로 전파되는 변형을 방지하기 위해 지지필라(14)들이 이용된다. 따라서 마이크로시스템(6)위에서 금속캡슐(9)은 밀봉상태의 보호기능을 형성한다.
도5c 에 있어서, 캡슐을 밀폐하기 위해 필요한 전원을 감소시키기 위하여, 상기 설명과 같이 접착층의 일부분을 형성하는 납땜돌기부(13)들이 제공된다. 상기 납땜돌기부들위에서 금속층(9)의 통로들 주위에 위치한 부품(11)들의 열가압작용에 의하여, 상기 돌기부들의 용융 및 통로(10)들의 불투과 밀폐작용이 이루어진다.
도면들에 도시되지 않은 최종단계는 기질로부터 캡슐보호된 복수개의 마이크로시스템들을 절단 또는 다이싱작업에 의한 분리작업으로 구성된다. 따라서 예를 들어 보통의 대기조건에서 캡슐보호된 마이크로시스템들이 이용될 수 있다. 심지어 더욱 양호한 기계적 보호작용을 확실히 하기 위하여 절단작업전후에 수지층에 의해 각각의 마이크로시스템을 코팅하는 것이 가능하다.
최종 금속층(9)이 크롬으로 구성되면, 지지필라들을 구성하는 것이 불필요하다. 크롬은 연성재료가 아니므로, 통로(10)들이 밀폐될 때, 금속층의 변형은 방지 되어야 한다. 이 경우에, 각 통로위에 납땜방울을 침착시켜 불투과방식으로 각각의 금속캡슐을 밀폐하는 것이 가능하다. 그러나 금 또는 금합금이 연성을 가지고 서로 다른 화학적 에칭제들에 저항하기 때문에 상기 금 또는 금합금이 상기 캡슐의 제조에 더욱 양호하게 적합하다.
실리콘웨이퍼상에 구성된 실리콘산화물층을 형성하는 판 또는 절연기질위에 구성된 마이크로시스템(6)은 최종 캡슐보호작업전에 전체 50㎛의 높이를 가진다. 금속캡슐이 최종가공될 때, 금속캡슐은 15㎛ 내지 20㎛의 두께를 가지고, 100㎛ 또는 심지어 최대 150㎛의 전체 높이를 가진다. 본 발명의 방법에 따라, 소형 부품들이 제조된다.
상기 방법의 모든 단계들이 단일면위에 실시되는 경우에, 캡슐보호작용후 및 기질이 절단 또는 다이싱되기 전에, 기질의 후방면을 화학적으로 에칭하여, 기질의 두께를 감소시킬 수 있다. 상기 작업을 위하여, 캡슐보호된 마이크로시스템들을 지지하는 기질의 측면을 손상시키지 않도록 주의해야 한다. 그러나, 기질이 처음부터 얇다면, 캡슐보호방법의 마지막에 기질의 두께를 감소시키는 작업이 불필요하다.
전착기술에 의하여, 상대적으로 두께가 더 큰 금속층들이 침착되는 작업은 열적증발 또는 음극스퍼터링작업으로 수행하기 곤란하다. 상기 전착기술에 의해 심지어 캡슐을 제조하기 위해 금이 이용되더라도 상기 두께를 제조하는 것은 비용이 덜 들고 시간이 더 빨라진다. 비교해볼 때, 마이크로시스템을 배열 또는 구성하고 수용하기 위해 요홈들이 구성되며, 종래기술에 따라, 기질과 무관하게 유리판을 설계하면, 시간 및 비용이 상대적으로 더 커진다.
도6 내지 도9를 참고할 때, 본 발명의 방법에 관한 제2실시예에 따라 마이크로시스템들을 밀봉상태로 원위치에 캡슐보호하는 단계들이 제공된다. 도 1내지 도5의 요소들에 해당하는 상기 도면들의 요소들이 동일 부호를 가진다.
도6a 및 도6b를 참고할 때, 전도성스트립들 및 절연층이 도시되지 않고, 특히 동 또는 동합금으로 제조된 제1방식금속층(7)이 접착층(4)의 원형영역 및 완전히 덮혀지는 마이크로시스템(6)위에 특히 전해수단에 의해 침착된다. 덮혀지는 마이크로시스템(6)보다 더 작은 폭을 가진 부식층(7)의 두 개의 연장부(15)들이 접착층(4)의 납땜돌기부(13)들위로 통과한다. 하기에서 설명되는 제2금속층의 통로들을 형성하기 위한 상기 두 개의 연장부(15)들 및 두 개의 납땜돌기부(13)들이 부식층(7)의 마주보는 두 개의 측부들위에 배열된다.
도7a 및 도7b를 참고할 때, 특히 금 또는 금합금으로 제조되는 제2금속층(9)이 전해수단에 의해 부식층(7) 및 접착층의 부분들에 침착된다. 평면도에서 연장부들을 완전히 덮는 것을 방지하기 위하여, 각 연장부(15)의 단부에서 끝나는 직사각형으로 상기 제2금속층(9)이 형성된다. 따라서, 제2층(9)으로부터 돌출하는 상기 연장부(15)들에 의하여 통로(10)들이 형성된다.
도7a 의 선 Ⅶ-Ⅶ를 따라본 단면도인 도7c를 참고할 때, 여러 가지 층들이 중첩된다. 절연기능의 기질(1)위에서 특히 금 및 주석합금으로 형성된 납땜돌기부(13)들이 금속접착층에 포함된다. 부식층의 연장부(15)는 납땜돌기부(13)위를 통과한다. 제2금속층(9)은 부식층위를 통과하고, 또한 연장부(15)의 각측면위에서 납땜돌기부에 연결된다.
도8에 있어서, 통로(10)들을 통해 화학적 에칭제를 이용하여 부식층의 제거상태를 도시한다. 제2층으로부터 돌출하는 부식층의 연장부들에 의해 상기 통로들이 구해진다. 상기 제거작업후에 금속캡슐(9)내부에서 마이크로시스템(6)은 제거된다.
도9에 있어서, 납땜돌기부(13)위에 위치한 제2층(9)의 부분들을 가압하는 공구(12)들에 의해 캡슐(9)의 밀폐상태를 도시한다. 상기 부품들을 가압하는 동안, 납땜돌기부(13)들이 용융되도록 가열되어 통로(10)들을 밀봉한다. 제2층(9)의 보강된 두 개의 측면들위에서 상기 통로들의 크기가 더 작다면, 제1실시예를 위한 보강필라들을 제공하는 것이 불필요하다. 통로(10)들을 형성하는 부품들을 압축하는 작업은 마이크로시스템(6)을 손상시키지 않는다.
도10 내지 도15에 있어서, 본 발명의 방법에 관한 제3실시예에 따라 원위치에 마이크로시스템을 밀봉상태로 캡슐보호하기 위한 단계들이 도시된다. 도1 내지 도5의 요소들에 해당하는 상기 도면들의 요소들은 동일한 부호들을 가진다.
도10을 참고할 때, 마이크로시스템(6)을 둘러싸는 금속접착층(4)의 원형영역 및 완전히 덮혀지도록 상기 마이크로시스템 위에, 특히 동 또는 동합금으로 제조된 방식금속층(7)의 전해수단에 의한 침착상태가 도시된다. 전기적으로 연결되더라도, 마이크로시스템(6)위에 침착되는 부식층(7)은 각각의 마이크로시스템주위의 제한원형영역위에만 침착되기 때문에, 동일한 기질(1)위에서 근접한 마이크로시스템의 부식층과 연속구조를 이루지 못한다.
도11을 참고할 때, 특히 금 또는 금합금으로 제조된 제2금속층(9) 및 부식층 과 유사하게 특히 동 또는 동합금으로 제조된 제3금속층(16)의 전해수단에 의해 연속적인 침착상태들이 도시된다. 상기 층들은 부식층(7)위 및 부식층(7)을 둘러싸는 원형영역위에 침착된다. 부식층(7)에 대한 접속부를 제공하도록 두 개의 층(9,16)들내에 두 개의 통로(10)들이 제공된다. 상기 통로들의 형태는 장방형 또는 원형 또는 정사각형으로 구성될 수 있다.
두 개의 연속적인 금속침착부들을 위해 동일한 포토레지스트층이 이용된다. 제2금속층(9)은 0.5㎛의 두께를 가지는 반면에, 제3금속층(16)은 20㎛의 두께를 가져서, 최종 금속캡슐은 기계적응력에 저항한다. 상기 구성에 의해, 충분한 두께의 캡슐이 구성될 수 있고, 제2층이 금 또는 금합금으로 제조되는 것이 선호되는 것을 고려할 때 재료가 절감된다.
동일한 전해용기를 이용하기 위해 제3층(16)이 부식층과 동일한 금속으로 제조되는 것이 선호되기 때문에, 제3층을 모든 화학적 에칭제로부터 보호하는 것이 필요하다. 그 결과 도12를 참고할 때, 제3층 및 제3층을 둘러싸는 원형영역위에 제2층과 동일한 금속의 제4금속층(17)이 침착된다. 상기 제4금속층이 제2층에 연결되는 반면에, 통로(10)들은 자유롭게 남겨둔다. 계속해서 제2 및 제4금속층들 사이에 제3층이 전체적으로 삽입되고 그 결과 부식층(7)의 제거를 위해 상기 제3층이 모든 화학적 에칭제로부터 보호된다. 제4층의 두께는 0.5㎛이다.
도13을 참고할 때, 통로(10)들을 통해 통과하는 화학적 에칭제에 의해 부식층(7)의 제거상태가 도시되고, 제2 및 제4층들에 의해 제3층이 보호된다.
도14 및 도15를 참고할 때, 부식층이 제거된 후 구조가 도시되고, 마이크로 시스템(6)은 캡슐내부에서 자유롭게 이동한다. 예를 들어, 콘택터의 경우에 있어서, 금속스트립들은 자유롭게 이동한다. 다음에, 납땜(18)방울들이 (도시되지 않은)공구에 의해 화살표(f)방향을 향해 각각의 통로(10)위로 이동되고, 통로들을 밀봉하도록 고형화되며, 캡슐을 밀봉상태로 밀폐시킨다.
도16 내지 도19를 참고할 때, 본 발명의 방법에 관한 제4실시예에 따라 마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한 단계들이 도시된다. 도1 내지 도5의 요소들에 해당하는 상기 도면들의 요소들은 동일한 부호들을 가진다.
도16a, 16b 및 도16c 에 있어서, 상기 방법의 예비단계에서, 접착층(4)에 구성된 일련의 납땜돌기부(13)들이 마이크로시스템(6)주위에 구성되고, 일련의 납땜돌기부들 내부에서 마이크로시스템의 코너(corner)들을 향해 요소들이 배열되게 안내한다. 상기 안내요소(20)들은 납땜돌기부(13)들에 대해 서로 다른 금속으로 구성되고, 납땜돌기부(13)들보다 특히 더 높은 온도에서 견디는 부식층으로 구성된다. 하기 설명과 같이, 캡슐이 밀폐될 때, 제2층(9)을 안내하기 위해 상기 안내요소(20)들이 이용된다.
상기 납땜돌기부들은 상기 마이크로시스템(6)과 직접 접촉하지 않고도, 마이크로시스템의 전체 주변부위에 규칙적으로 이격배열된다. 상기 납땜돌기부(13)들 위를 통과하지 않고도 접착층(4)의 원형영역 및 마이크로시스템(6)위에서 부식층(7)이 전해수단에 의해 침착된다. 이를 위해, 포토레지스터 마-스-킹이 미리 제공된다. 그러나 제2금속층내부에서 통로들을 형성하기 위하여 납땜돌기부들 사이의 공간에 부식층의 부분(19)들이 배열된다. 도16a의 선 ⅩⅦ-ⅩⅦ를 따라본 단면 인 도16c를 참고할 때, 상기 통로들이 도시된다.
도17을 참고할 때, 부식층(7) 및 납땜돌기부(13)들 위에서 제2금속층(9)이 전해수단에 의해 침착된다. 제2층은 부식층(7)의 주변부 너머로 연장구성되지 못하므로, 제2층은 접착층(4)의 기저층과 접촉하지 못한다. 결과적으로 도18에서 확인되고 납땜돌기부(13)들 사이의 공간내부에 통로들을 형성할 수 있도록, 제2금속층(9)으로부터 부식층의 부분(19)들이 돌출한다.
도18을 참고할 때, 부분(19)들 즉 제2층(9)의 통로들을 통해 화학적 에칭제를 이용하여 부식층(7)의 제거된다. 부식층을 제거한 후에 일련의 납땜돌기부(13)들 위에 놓여지고 마이크로시스템(6)을 덮는 루프(roof)와 같이 상기 제2층(9)이 도시된다.
금속캡슐이 밀봉상태로 밀폐된 상태가 도19에 도시된다. 납땜돌기부(13)들을 용융하기 위해, 열파(21)가 납땜돌기부들을 향해 전달시키도록, 마이크로시스템의 캡슐아래에서 모든 마이크로시스템을 가진 기질(1)이 오븐(oven)내에서 배열된다. 납땜돌기부(13)가 용융될 때, 캡슐(9)의 중량 및 모든 통로들을 밀봉하여 마이크로시스템을 밀봉상태로 밀폐시키는 능력에 의해, 캡슐(9)은 방향(v)으로 하강된다. 납땜돌기부(13)들이 용융될 때부터, 캡슐은 더 이상 지지고정점을 가지지 못하고, 수평방향으로 이동가능하며 마이크로시스템과 접촉한다. 따라서 도16 내지 도19에서 4개의 부호로 도시된 안내요소(20)들은 캡슐이 수평방향으로 너무 멀리 이동하는 것을 방지하고, 마이크로시스템(6)의 적합한 작동을 교란할 수 있는 위치에서 납땜돌기부(13)들에 의해 접착층에 고정되는 것을 방지한다.
안내요소들은 다른 형태를 가질 수 있기 때문에, 도16 내지 도19에 설명을 위해 도시된 안내요소(20)들은 막대 형상으로 제한되지 않는다. 예를 들어, 단지 두 개의 안내요소(20)들이 마이크로시스템(6)의 마주보는 두 개의 코너들과 근접하게 배열된다. 상기 두 개의 요소들은 원통형 또는 L자형으로 구성될 수 있다. 물론, 제2층(9)의 하강작용이 오직 수직방향으로 이루어지면, 안내요소들을 이용하는 것이 강제사항은 아니다.
납땜돌기부(13)들이 금 및 주석합금 또는 주석 및 납합금으로 제조되고, 상기 돌기부상에 놓이는 제2층(9)이 금 또는 금합금으로 제조되기 때문에, 상기 납땜돌기부들이 열파(21)에 의해 용융될 때, 제2층내에서 돌기부합금이 확산되는 위험이 존재한다. 결과적으로, 용융된 재료의 양이 과다하면, 마이크로시스템을 위한 충분한 공간이 더 이상 보장될 수 없다. 상기 확산작용을 방지하기 위해, 납땜돌기부(13) 및 제2층(9)사이에 확산방해벽을 배열하는 방법이 공지되어 있다.
도20 및 도21을 참고할 때, 본 발명의 방법에 관련한 제5실시예에 따라 마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한 마지막 두단계들이 도시된다. 도1 내지 도5의 요소들에 해당하는 상기 도면들의 요소들은 동일한 부호를 가진다.
도20a 및 도20b를 참고할 때, 특히 금 또는 금합금으로 제조된 제2금속층(9)에 의해 상부에 구성된 복수개의 통로(10)들로 구성된 금속캡슐이 도시된다. 선택적인 화학적 에칭제를 이용하여 통로(10)들을 통해 상기 부식층이 제거된다. 상기 캡슐은 마이크로시스템주위에서 접착층(4)의 원형영역위에 침착되고 접촉하지 않고 도 상기 마이크로시스템(6)을 수용한다.
통로(10)들은 캡슐의 상부위에 배열될 수 있게 충분히 작고, 통로들에 의해 액상납땜유동(23)에 의해 밀봉될 수 있다. 도21을 참고할 때 기질(1)위의 방향(h)을 향해 이동하는 원통형 공구(22)를 회전시키거나 연속적인 납땜유동에 의해 상기 납땜유동이 이동된다. 모세관현상에 기인하여, 마이크로시스템(6)과 접촉하는 위험없이도, 액상납땜유동(23)은 상기 통로(10)들을 밀봉한다.
도21에 도시되지 않은 액상납땜(23)을 위한 한 개 또는 두 개 이상의 공급관들이 원통형 공구(22)에 포함된다. 액상납땜(23)의 유동을 형성하기 위하여 원통형 공구의 원주상에 구성되고 서로 근접한 오리피스(orifice)들을 통해 액상납땜이 개방된다. 기질위에서 단일 통로내에서 캡슐보호된 모든 마이크로시스템들의 제2층에 구성된 모든 통로(10)들이 밀봉될 수 있도록 공구의 폭이 형성된다. 과도한 어려움없이 공구가 모든 통로들을 한번에 밀봉하도록 제2층의 상부에 형성된 표면조도는 약10㎛이다.
통로(10)들을 밀봉하기 위한 특전공구(22)대신에, 제2층(9)에 의해 캡슐보호되는 모든 마이크로시스템(6)들을 가지는 기질(1)이 납땜용기위로 이동될 수 있다. 이를 위해, 도1 내지 도5에서 설명된 전도성스트립들에 연결된 접촉패드들은 덮혀지지 않아야 한다. 상기 작업을 위해, 전도성스트립들의 단부 및 상기 패드들을 보호하는 제2층을 형성하기 위한 포토레지스트를 남겨두는 것이 가능하다.
상기 제5실시예에 있어서, 다공성 폴리실리콘층과 관련해 당업자에 의해 실시가능한 방법과 동일하게, 제2층(9)의 상부위에 통로(10)들이 그리드(grid)와 같 이 배열된다. 참고로, 1999년 1월 17일부터 21까지의 제12차 IEEE국제회의 MEMS99에서 발표된 "Micro Electro Mechanical Systems"라는 표제의 문헌 제 470쪽 내지 제 475쪽을 참고할 수 있다. 상기 다공성 폴리실리콘을 통과하는 화학적 에칭제에 의해 부식층을 제거하기 위해 상기 폴리실리콘층이 특정 마이크로시스템 캡슐보호작업시 이용된다.
상기 캡슐보호방법이 또한 기질상에 장착된 단일 마이크로시스템의 캡슐보호작업에 적용될 수 있다. 그러나 마이크로미터크기의 상기 장치분야에서 제조비용을 가능한 많이 절감하기 위하여 공통의 기질위에서 여러개의 마이크로시스템들을 동시에 캡슐보호하는 것이 더욱 경제적이다.
또한 설명되지 않았지만 당업자에게 공지된 마이크로시스템들을 밀봉상태로 금속캡슐보호하기 위한 상기 실시예들의 다른 변형예 또는 조합들이 본 발명의 범위를 벗어나지 않고 예시될 수 있다.

Claims (18)

  1. 마이크로시스템들을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법에 있어서,
    제 1 단계에서, 여러개의 마이크로시스템(6)들이 공통의 기질(1)상에 장착되고, 상기 기질상에 증착된 금속접착층(4)으로 상기 마이크로시스템들이 둘러싸이며,
    제 2 단계에서, 공통의 증착 단계로서, 각각의 마이크로시스템을 중첩에 의해 완전히 덮도록, 각각의 마이크로시스템(6)과, 각각의 마이크로시스템(6)을 둘러싸는 상기 금속접착층(4)의 원형영역 위에 제1금속층(7)이 증착되고,
    상기 제1금속층(7)과 상기 금속접착층(4) 위에 전해수단에 의해 제2금속층(9)이 증착되며, 이때, 제1금속층(7)에 대한 접속부를 제공하도록 제2금속층(9)내에 마이크로시스템(6)마다 한 개 이상의 통로(10)를 남기도록 상기 제1금속층(7)을 상기 제2금속층(9)이 덮으며, 이때, 상기 제1금속층의 금속은 상기 금속접착층, 제2금속층 및 상기 마이크로시스템의 금속들과 상이한 금속이고,
    상기 제2금속층(9)의 각 통로(10)를 통한 선택적인 화학적 에칭작용에 의해 상기 제1금속층(7)이 제거되며,
    그후 각각의 마이크로시스템을 밀봉상태로 덮는 금속캡슐들을 제공하도록 상기 통로들이 밀폐되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  2. 제 1 항에 있어서, 상기 제1금속층(7)이 전해수단에 의해 증착되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  3. 제 1 항에 있어서, 각각의 마이크로시스템을 덮는 상기 제1금속층(7)은 두개 이상의 개구부(8)를 포함하고, 각각의 개구부(8)는 마이크로시스템(6)과 제2금속층(9) 해당 통로(10) 사이에 배열되며,
    상기 제2금속층(9)은 각각의 개구부(8) 내로 뻗어가 상기 금속보호층(4)에 이르며, 이에 따라, 각각의 통로(10)와 해당 마이크로시스템(6) 사이에 상기 제2금속층(9)을 위한 지지필라(14)를 형성하는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  4. 제 1 항에 있어서, 각각의 마이크로시스템(6)을 위한 제1금속층(7)을 향하는 두 개의 연장부(15)들에 의해 상기 통로(10)들이 형성되고, 상기 연장부(15)들이 제2금속층(9)의 외부로 돌출하여, 통로(10)에서 보강부분을 형성하도록 제2금속층(9)의 폭이 상기 연장부(15)들 사이에서 불변인 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  5. 제 1 항에 있어서, 각각의 마이크로시스템 위의 제2금속층(9)의 상부위에 배열되면서 감소된 치수를 가진 복수개의 통로(10)들을 제외하고 제1층(7)을 덮도록 제2금속층(9)이 증착되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  6. 제 3 항 또는 제5항에 있어서, 각각의 통로(10) 상에서 고형화되는 납땜(18)방울을 증착시키거나, 액상납땜(23)의 유동을 고형화시킴으로서 모든 상기 통로(10)들을 밀폐시킬 수 있도록, 상기 제2금속층(9)의 상부에 배열되는 통로(10)들이 밀폐되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 각각의 통로(10) 주위에서 제2금속층(9)의 부분(11)들을 가열 및 가압하고 상기 금속접착층(4)에 납땜함으로서, 상기 통로(10)들이 밀폐되고,
    제2금속층의 상기 부분(11)들이 가열가압될 때 상기 통로(10)들을 밀폐시키도록, 제2금속층의 통로(10)들의 위치 및 상기 금속접착층(4)의 금속기저층에 배열된 금속납땜돌기부(13)들이 상기 금속접착층(4)에 포함되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  8. 제 1 항에 있어서, 해당 마이크로시스템(6)을 둘러싸는 각 원형영역의 주변부에 걸쳐 분포된 금속접착층(4)의 금속납땜돌기부(13)들 위에 상기 제2금속층이 놓여지고,
    상기 제2층(9)의 외측에서 돌출하도록, 그리고 마이크로시스템(6)마다 제2금속층(9)의 여러 통로(10)들을 형성하도록, 상기 제1금속층(7)의 일부분이 인접 금속납땜돌기부(13)들 사이에 배열되며,
    상기 제2금속층(9)을 금속접착층(4)의 기저층에게로 하강시키도록, 그리고 상기 금속캡슐들로 상기 마이크로시스템(6)을 밀봉상태로 밀봉하도록,상기 금속납땜돌기부(13)들을 가열함으로서 각 마이크로시스템(6)에 대한 통로(10)들이 밀폐되며,
    상기 금속캡슐들을 위한 안내요소(12)들이 제1금속층(7)에 의해 코팅되기 전에 상기 금속접착층(4)에 고정되고, 상기 안내요소(12)들이 제1금속층 제거 후 잔류하여, 통로(10) 밀폐를 위해 제2금속층(9)이 하강할 때, 금속캡슐들을 수직으로 안내하는 데 상기 안내요소(12)들이 이용되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  9. 제 1 항에 있어서, 제1금속층(7)의 금속은 동 또는 동합금이고,
    제2금속층(9)의 금속은 금 또는 금합금이며,
    금속접착층(4)의 금속기저층은 티타늄 또는 크롬재질의 기질상의 제1금속고정층, 납땜의 확산방해벽으로서 니켈 또는 팔라듐 또는 로듐 또는 루테늄 또는 몰리브데늄 또는 플래티늄 재질의 제2금속층, 그리고 산화보호부로서 금재질의 제3금속층으로 구성되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  10. 제 1 항에 있어서, 제2금속층의 통로들을 밀폐시키지 않으면서 제3금속층(16)이 제2금속층(9)에 증착되고,
    제2금속층과, 제2금속층의 통로(10)들을 밀폐차단하는 제4금속층(17) 사이에서 제3금속층(16)을 완전히 덮기 위하여, 제3금속층(16)위에 제4금속층(17)이 증착되며, 이때, 제2금속층(9)의 금속은 제4금속층(17)의 금속과 동일하고,
    각 통로(10)를 통한 선택적인 화학적 에칭에 의해 상기 제1금속층(7)이 제거되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  11. 제 1 항에 있어서, 마이크로시스템(6)들을 장착하기 전에, 각 마이크로시스템(6)의 외부 전기연결을 위한 전도성스트립(2)들이 기질위에 형성되고,
    상기 스트립들의 단부들은 전기적연결을 위해 남겨두면서 상기 스트립(2)들의 길이의 중간부분위에 절연층(3)이 증착되며,
    그후, 상기 금속접착층(4)이 스트립들의 절연부위를 통과하도록 증착되고, 이때, 전도성스트립(2)들의 한 단부에 연결되는 금속경로들이 형성되며, 전도성스트립(2)들의 다른 한 단부는 해당 마이크로시스템(6)에 연결되며,
    상기 금속캡슐을 밀봉한 후, 상기 금속캡슐들은 수지보호층으로 덮히고,
    상기 금속캡슐을 밀봉한 후, 외부로부터 접근할 수 있는 금속접촉패드(5)를 가진 캡슐보호된 각각의 마이크로시스템(6)을 분리하기 위하여, 기질이 절단 또는 다이싱되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  12. 제 1 항에 있어서, 마이크로시스템(6)들을 장착하기 전에, 각 마이크로시스템(6)의 외부 전기연결을 위해 기질(1)의 절연부를 통해 일련의 전도성구멍들이 구성되고,
    상기 마이크로시스템(6)과 마주보는 기질의 표면위에서 금속패드들이 상기 전도성구멍들에 연결되며,
    상기 금속캡슐을 밀봉한 후, 상기 금속캡슐들은 수지보호층으로 덮히고,
    상기 금속캡슐을 밀봉한 후, 외부로부터 접근할 수 있는 금속접촉패드(5)를 가진 캡슐보호된 각각의 마이크로시스템(6)을 분리하기 위하여, 기질이 절단 또는 다이싱되는 것을 특징으로 하는 마이크로시스템을 원위치에서 밀봉상태로 캡슐보호하기 위한 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020000075400A 1999-12-15 2000-12-12 마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한방법 KR100658264B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99125008A EP1108677B1 (fr) 1999-12-15 1999-12-15 Procédé d'encapsulation hermétique in situ de microsystèmes
EP99125008.5 1999-12-15

Publications (2)

Publication Number Publication Date
KR20010077941A KR20010077941A (ko) 2001-08-20
KR100658264B1 true KR100658264B1 (ko) 2006-12-14

Family

ID=8239618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000075400A KR100658264B1 (ko) 1999-12-15 2000-12-12 마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한방법

Country Status (7)

Country Link
US (1) US6454160B2 (ko)
EP (1) EP1108677B1 (ko)
JP (1) JP4777510B2 (ko)
KR (1) KR100658264B1 (ko)
CN (1) CN1262468C (ko)
AT (1) ATE340761T1 (ko)
DE (1) DE69933380T2 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
AU2002313631A1 (en) * 2001-06-08 2002-12-23 The Regents Of The University Of Michigan A circuit encapsulation technique utilizing electroplating
US6771859B2 (en) * 2001-07-24 2004-08-03 3M Innovative Properties Company Self-aligning optical micro-mechanical device package
US6834154B2 (en) 2001-07-24 2004-12-21 3M Innovative Properties Co. Tooling fixture for packaged optical micro-mechanical devices
US6798954B2 (en) 2001-07-24 2004-09-28 3M Innovative Properties Company Packaged optical micro-mechanical device
DE10200869A1 (de) * 2002-01-11 2003-07-31 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
US20030183916A1 (en) * 2002-03-27 2003-10-02 John Heck Packaging microelectromechanical systems
WO2004021398A2 (en) * 2002-08-28 2004-03-11 Silicon Light Machines Corporation Wafer-level seal for non-silicon-based devices
US20050189621A1 (en) * 2002-12-02 2005-09-01 Cheung Kin P. Processes for hermetically packaging wafer level microscopic structures
US20050250253A1 (en) * 2002-10-23 2005-11-10 Cheung Kin P Processes for hermetically packaging wafer level microscopic structures
WO2004037711A2 (en) * 2002-10-23 2004-05-06 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
DE10256116B4 (de) * 2002-11-29 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
US20040166606A1 (en) * 2003-02-26 2004-08-26 David Forehand Low temperature wafer-level micro-encapsulation
DE10316777B4 (de) * 2003-04-11 2005-11-24 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
TWI251712B (en) * 2003-08-15 2006-03-21 Prime View Int Corp Ltd Interference display plate
TW593127B (en) * 2003-08-18 2004-06-21 Prime View Int Co Ltd Interference display plate and manufacturing method thereof
DE10353767B4 (de) * 2003-11-17 2005-09-29 Infineon Technologies Ag Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben
US6946728B2 (en) * 2004-02-19 2005-09-20 Hewlett-Packard Development Company, L.P. System and methods for hermetic sealing of post media-filled MEMS package
KR100575363B1 (ko) * 2004-04-13 2006-05-03 재단법인서울대학교산학협력재단 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자
US7668415B2 (en) * 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
US7701631B2 (en) 2004-09-27 2010-04-20 Qualcomm Mems Technologies, Inc. Device having patterned spacers for backplates and method of making the same
US7424198B2 (en) 2004-09-27 2008-09-09 Idc, Llc Method and device for packaging a substrate
US8124434B2 (en) 2004-09-27 2012-02-28 Qualcomm Mems Technologies, Inc. Method and system for packaging a display
US7573547B2 (en) 2004-09-27 2009-08-11 Idc, Llc System and method for protecting micro-structure of display array using spacers in gap within display device
US7368803B2 (en) * 2004-09-27 2008-05-06 Idc, Llc System and method for protecting microelectromechanical systems array using back-plate with non-flat portion
US7184202B2 (en) * 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
EP1843971B1 (en) * 2005-02-04 2016-04-13 Imec Method for encapsulating a device in a microcavtiy
JP5008834B2 (ja) * 2005-05-19 2012-08-22 ローム株式会社 Ｍｅｍｓ素子およびその製造方法
JP5014589B2 (ja) * 2005-05-19 2012-08-29 ローム株式会社 Ｍｅｍｓパッケージ
JP4791766B2 (ja) * 2005-05-30 2011-10-12 株式会社東芝 Ｍｅｍｓ技術を使用した半導体装置
US20060273065A1 (en) * 2005-06-02 2006-12-07 The Regents Of The University Of California Method for forming free standing microstructures
FR2888832B1 (fr) * 2005-07-22 2007-08-24 Commissariat Energie Atomique Conditionnement d'un composant electronique
CN100422071C (zh) * 2005-10-27 2008-10-01 中国科学院上海微系统与信息技术研究所 微机械加速度计器件的圆片级封装工艺
DE102005053722B4 (de) 2005-11-10 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
CN100445195C (zh) * 2006-01-13 2008-12-24 中国科学院上海微系统与信息技术研究所 一种圆片级微机械器件或光电器件的低温气密性封装方法
FR2897503B1 (fr) * 2006-02-16 2014-06-06 Valeo Sys Controle Moteur Sas Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante
CN100434354C (zh) * 2006-04-07 2008-11-19 美新半导体（无锡）有限公司 具有y形通孔的圆片级气密性封装工艺
US7746537B2 (en) 2006-04-13 2010-06-29 Qualcomm Mems Technologies, Inc. MEMS devices and processes for packaging such devices
DE102006031772A1 (de) 2006-07-10 2008-01-17 Robert Bosch Gmbh Verfahren zur Herstellung eines Sensorelements sowie Sensorelement
FR2903678B1 (fr) * 2006-07-13 2008-10-24 Commissariat Energie Atomique Microcomposant encapsule equipe d'au moins un getter
US20080042223A1 (en) * 2006-08-17 2008-02-21 Lu-Lee Liao Microelectromechanical system package and method for making the same
US20080075308A1 (en) * 2006-08-30 2008-03-27 Wen-Chieh Wei Silicon condenser microphone
US20080083957A1 (en) * 2006-10-05 2008-04-10 Wen-Chieh Wei Micro-electromechanical system package
US7894622B2 (en) 2006-10-13 2011-02-22 Merry Electronics Co., Ltd. Microphone
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
US8143631B2 (en) 2008-03-06 2012-03-27 Metrospec Technology Llc Layered structure for use with high power light emitting diode systems
US10334735B2 (en) 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
US8007286B1 (en) 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US8410720B2 (en) 2008-04-07 2013-04-02 Metrospec Technology, LLC. Solid state lighting circuit and controls
US20090323170A1 (en) * 2008-06-30 2009-12-31 Qualcomm Mems Technologies, Inc. Groove on cover plate or substrate
US7875482B2 (en) * 2009-03-19 2011-01-25 Robert Bosch Gmbh Substrate with multiple encapsulated pressures
US8379392B2 (en) 2009-10-23 2013-02-19 Qualcomm Mems Technologies, Inc. Light-based sealing and device packaging
FR2955999B1 (fr) * 2010-02-04 2012-04-20 Commissariat Energie Atomique Procede d'encapsulation d'un microcomposant par un capot renforce mecaniquement
JP5204171B2 (ja) * 2010-08-25 2013-06-05 株式会社東芝 電気部品およびその製造方法
FR2970111B1 (fr) 2011-01-03 2013-01-11 Commissariat Energie Atomique Procede de fabrication d'un micro-contacteur actionnable par un champ magnetique
CN102738093A (zh) * 2011-04-06 2012-10-17 苏州文迪光电科技有限公司 陶瓷基片
CN102303842A (zh) * 2011-08-15 2012-01-04 上海先进半导体制造股份有限公司 与半导体工艺兼容的盖板预封装方法
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
EP2597067A1 (fr) * 2011-11-23 2013-05-29 Micro Crystal AG Procédé de fabrication d'un dispositif d'encapsulage
SE537584C2 (sv) * 2011-12-15 2015-06-30 Silex Microsystems Ab Tunnfilmskapsling
CN103072941B (zh) * 2013-01-14 2015-09-23 北京大学 基于表面牺牲层工艺的mems器件自封装制备方法
US10196745B2 (en) 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
US10131540B2 (en) 2015-03-12 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to mitigate soldering offset for wafer-level chip scale package (WLCSP) applications
AU2015387246B2 (en) * 2015-03-16 2019-01-31 Halliburton Energy Services, Inc. Geometric shaping of radio-frequency tags used in wellbore cementing operations
DE102017125140B4 (de) * 2017-10-26 2021-06-10 Infineon Technologies Ag Verfahren zum Herstellen eines hermetisch abgedichteten Gehäuses mit einem Halbleiterbauteil
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof
US11626343B2 (en) 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
CN111792621B (zh) * 2020-07-06 2024-04-16 中国科学院上海微系统与信息技术研究所 一种圆片级薄膜封装方法及封装器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696851A (en) * 1985-03-25 1987-09-29 Olin Corporation Hybrid and multi-layer circuitry
US4727633A (en) * 1985-08-08 1988-03-01 Tektronix, Inc. Method of securing metallic members together
US4661886A (en) * 1985-10-03 1987-04-28 Burroughs Corporation Magnetically sealed multichip integrated circuit package
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
JP2631287B2 (ja) * 1987-06-30 1997-07-16 日本メクトロン 株式会社 混成多層回路基板の製造法
US5196377A (en) * 1990-12-20 1993-03-23 Cray Research, Inc. Method of fabricating silicon-based carriers
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
DE69333551T2 (de) * 1993-02-04 2005-06-23 Cornell Research Foundation, Inc. Einzelmaskenprozess zum Herstellen von Mikrostrukturen, Einkristallherstellungsverfahren
US5651900A (en) * 1994-03-07 1997-07-29 The Regents Of The University Of California Microfabricated particle filter
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5535296A (en) * 1994-09-28 1996-07-09 Optobahn Corporation Integrated optoelectronic coupling and connector
US5841190A (en) * 1995-05-19 1998-11-24 Ibiden Co., Ltd. High density multi-layered printed wiring board, multi-chip carrier and semiconductor package
JPH09148467A (ja) * 1995-11-24 1997-06-06 Murata Mfg Co Ltd 動作素子の真空封止の構造およびその製造方法
US5832585A (en) * 1996-08-13 1998-11-10 National Semiconductor Corporation Method of separating micro-devices formed on a substrate
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
JP3959763B2 (ja) * 1996-11-19 2007-08-15 Ｔｄｋ株式会社 微小機械素子の製造方法
JPH10148643A (ja) * 1996-11-19 1998-06-02 Tdk Corp 加速度センサ及びその製造方法
FR2770339B1 (fr) * 1997-10-27 2003-06-13 Commissariat Energie Atomique Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure
TW421980B (en) * 1997-12-22 2001-02-11 Citizen Watch Co Ltd Electronic component device, its manufacturing process, and collective circuits
US6164837A (en) * 1998-12-30 2000-12-26 Mcdonnell Douglas Corporation Integrated microelectromechanical alignment and locking apparatus and method for fiber optic module manufacturing
US6300168B1 (en) * 1999-01-07 2001-10-09 Sony Corp Method of manufacturing a semiconductor device
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6356686B1 (en) * 1999-09-03 2002-03-12 International Business Machines Corporation Optoelectronic device encapsulant

Also Published As

Publication number Publication date
EP1108677A1 (fr) 2001-06-20
KR20010077941A (ko) 2001-08-20
JP2001237334A (ja) 2001-08-31
CN1262468C (zh) 2006-07-05
US20010004085A1 (en) 2001-06-21
DE69933380T2 (de) 2007-08-02
US6454160B2 (en) 2002-09-24
ATE340761T1 (de) 2006-10-15
JP4777510B2 (ja) 2011-09-21
DE69933380D1 (de) 2006-11-09
CN1305944A (zh) 2001-08-01
EP1108677B1 (fr) 2006-09-27

Similar Documents

Publication Publication Date Title
KR100658264B1 (ko) 마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한방법
EP1167281B1 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
EP1961036B1 (en) Wafer level hermetic bond using metal alloy with raised feature
EP1405821B1 (en) Method of fabricating an integrated circuit and its precursor assembly
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
EP1071126B1 (en) Microcap wafer-level package with vias
US8736081B2 (en) Wafer level hermetic bond using metal alloy with keeper layer
CN1874955B (zh) 电子器件的制造方法和电子器件
JPS58182853A (ja) 半導体素子のカプセル封じ法およびこの方法により得られる素子
KR20070012656A (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
JP4539155B2 (ja) センサシステムの製造方法
US20080318349A1 (en) Wafer level hermetic bond using metal alloy
US7960208B2 (en) Wafer level hermetic bond using metal alloy with raised feature
US7262498B2 (en) Assembly with a ring and bonding pads formed of a same material on a substrate
JP2023036718A (ja) Ｍｅｍｓ素子およびｍｅｍｓモジュール
US5637904A (en) Micromechanical component with a switch element as a movable structure, microsystem, and production process
CN101490955A (zh) 框架及制造组件的方法
EP1695384A2 (en) Wire-bonded semiconductor component with reinforced inner connection metallization
JP6571446B2 (ja) 半導体装置
US7696083B2 (en) Multi-layer device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee