KR20090108233A - 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈및 상기 카메라 모듈을 포함하는 전자 시스템 - Google Patents

카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈및 상기 카메라 모듈을 포함하는 전자 시스템 Download PDF

Info

Publication number
KR20090108233A
KR20090108233A KR1020080033544A KR20080033544A KR20090108233A KR 20090108233 A KR20090108233 A KR 20090108233A KR 1020080033544 A KR1020080033544 A KR 1020080033544A KR 20080033544 A KR20080033544 A KR 20080033544A KR 20090108233 A KR20090108233 A KR 20090108233A
Authority
KR
South Korea
Prior art keywords
image sensor
active surface
camera module
sensor chip
ground
Prior art date
Application number
KR1020080033544A
Other languages
English (en)
Inventor
이충선
권용환
강운병
이혁재
권운성
장형선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080033544A priority Critical patent/KR20090108233A/ko
Priority to US12/381,489 priority patent/US20090256931A1/en
Publication of KR20090108233A publication Critical patent/KR20090108233A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈 및 상기 카메라 모듈을 포함하는 전자 시스템이 제공된다. 상기 카메라 모듈의 제조 방법은 활성면 및 상기 활성면과 마주보는 후면을 갖는 이미지 센서 칩을 형성하는 것을 구비한다. 상기 이미지 센서 칩의 측벽으로부터 상기 후면으로 연장되는 접지 배선이 형성된다. 상기 활성면 상에 적층된 적어도 하나의 렌즈를 구비하는 수광부를 갖는 렌즈 구조체가 형성된다. 상기 수광부를 제외한 상기 렌즈 구조체의 외벽과 아울러서 상기 접지 배선으로 연장되는 도전성 하우징이 형성된다. 아울러, 이에 의해 제작된 카메라 모듈 및 상기 카메라 모듈을 포함하는 전자 시스템 역시 제공된다.
카메라 모듈, EMI

Description

카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈 및 상기 카메라 모듈을 포함하는 전자 시스템{Method of fabricating a camera module, the camera module manufactured thereby and electronic system including the camera module}
본 발명은 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈 및 상기 카메라 모듈을 포함하는 전자 시스템에 관한 것으로, 보다 상세하게는 카메라 모듈의 외곽을 덮는 도전성 하우징과 이미지 센서 칩의 후면에 형성된 전극을 전기적으로 연결하는 접지 배선을 구비하도록 형성되는 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈 및 상기 카메라 모듈을 포함하는 전자 시스템에 관한 것이다.
최근 휴대용 디지털 카메라 뿐만 아니라, 휴대 전화(mobile phone)에서도 카메라 기능의 채용으로 인하여 초소형 및 고화질의 카메라 모듈에 대한 요구가 증대되고 있다. 이러한 카메라 모듈은 CMOS 이미지 센서 또는 CCD 이미지 센서를 포함하는 이미지 센서 칩 상에 적층되며 적어도 하나의 렌즈를 구비하는 렌즈 구조체를 갖도록 설계되어 있다. 상기 카메라 모듈의 성능을 저하시키는 원인으로 여러 가지 원인이 있을 수 있으나, 그 중 하나로 외부의 전자기파로 인하여 유발되는 카메라의 오동작 및 영상 불량이 있을 수 있다. 구체적으로, 외부의 전자기파가 상기 카메라 모듈 내부로 여과없이 유입되는 경우에 상기 이미지 센서 칩이 상기 전자기파로 인하여 교란되어 오작동되는 이른바, EMI(electro-magnetic interference)가 발생한다.
상기 EMI를 해결하기 위해 보다 안정적인 성능을 유지하고 보다 간단한 구조와 방법에 관하여 많은 연구들이 진행되고 있다. 본 발명의 실시예들은 이에 대한 연구에 대한 것들이다.
한편, 상기 카메라 모듈은 한국등록특허 제10-0630705호에 "카메라 모듈 및 그 제조 방법(camera module and method of fabricating the same)"이라는 제목으로 김 등(Kim et al.)에 의해 개시된 바 있다.
본 발명이 이루고자 하는 기술적 과제는 소형의 사이즈를 가짐과 아울러서 EMI를 저지하는 구조를 형성하는 기여하는데 카메라 모듈의 제조 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 소형의 사이즈를 가짐과 아울러서 EMI를 저지하는 구조를 구비하는 카메라 모듈을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 소형의 사이즈를 가짐과 아울러서 EMI를 저지하는 구조를 구비하는 카메라 모듈을 갖는 전자 시스템을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 카메라 모듈의 제조 방법이 제공된다. 상기 카메라 모듈의 제조 방법은 활성면 및 상기 활성면과 마주보는 후면을 갖는 이미지 센서 칩을 형성하는 것을 구비한다. 상기 이미지 센서 칩의 측벽으로부터 상기 후면으로 연장되는 접지 배선이 형성된다. 상기 활성면 상에 적층된 적어도 하나의 렌즈를 구비하는 수광부를 갖는 렌즈 구조체가 형성된다. 상기 수광부를 제외한 상기 렌즈 구조체의 외벽과 아울러서 상기 접지 배선으로 연장되는 도전성 하우징이 형성된다.
본 발명의 몇몇 실시예에서, 상기 이미지 센서 칩의 상기 측벽은 상기 활성면으로부터 상기 후면으로 갈수록 좁은 폭을 갖도록 경사지게 형성될 수 있다.
다른 실시예들에서, 상기 이미지 센서 칩은 상기 활성면 상의 칩 패드들 및 상기 이미지 센서 칩을 관통하여 상기 칩 패드들과 전기적으로 연결되는 비아들을 갖도록 형성될 수 있다. 이 경우에, 상기 접지 배선은 상기 비아들 중 일부와 전기적으로 연결되도록 형성될 수 있다.
또 다른 실시예들에서, 상기 렌즈 구조체를 형성하기 전에, 상기 후면에 형성된 상기 접지 배선의 하부에 도전성 볼이 형성될 수 있다.
또 다른 실시예들에서, 상기 접지 배선을 형성하는 동안에 상기 후면 상에 재배선(re-interconnection)이 형성될 수 있다.
또 다른 실시예들에서, 상기 도전성 하우징은 타이타늄막, 크롬막, 타이타늄 텅스텐막, 알루미늄막, 니켈막, 구리막, 은으로 이루어진 일 군에서 선택된 적어도 어느 하나로 형성될 수 있다. 이 경우에, 상기 도전성 하우징은 스퍼터링, 기상(evaporation) 증착법 또는 전기도금법을 사용하여 형성될 수 있다.
또 다른 실시예들에서, 상기 렌즈 구조체를 형성하기 전에 상기 활성면 상에 개구부를 갖는 접착층이 형성될 수 있다. 상기 접착층 상의 필터 기판이 형성될 수 있다. 이 경우에, 상기 필터 기판은 상기 활성면에 형성되는 회로와 전기적으로 연결되는 필터 회로부를 갖도록 형성될 수 있다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 양태에 따르면, 카메라 모듈의 제조 방법이 제공된다. 상기 카메라 모듈의 제조 방법은 메인 영역들과 상기 메인 영역들에 인접한 소잉 영역들로 구분되는 활성면과 아울러서 상기 활성면과 마주보는 후면을 갖는 칩 웨이퍼를 제공하는 것을 포함한다. 상기 활성면 상에 예 비 필터 구조체이 부착된다. 상기 소잉 영역들에 상응하는 상기 후면을 절단하여 측벽들이 노출되는 이미지 센서 칩들이 형성된다. 상기 이미지 센서 칩들의 상기 측벽들로부터 상기 이미지 센서 칩들의 후면들로 연장되는 접지 배선들이 형성된다. 상기 이미지 센서 칩들의 활성면들을 덮음과 아울러서, 상기 이미지 센서 칩들의 메인 영역들의 각각과 중첩되도록 적층되는 렌즈를 구비하는 수광부들을 갖는 예비 렌즈 구조체가 형성된다. 상기 예비 필터 구조체 및 상기 예비 렌즈 구조체에 대하여 절단하여 상기 이미지 센서 칩들을 분리함과 아울러서 상기 이미지 센서 칩들의 각각 상에 차례로 적층되는 필터 구조체들 및 렌즈 구조체들이 형성된다. 상기 수광부들을 제외한 상기 렌즈 구조체들의 외벽, 상기 필터 구조체들과 아울러서 상기 접지 배선들로 연장되는 도전성 하우징들이 형성된다.
상기 기술적 과제를 이루기 위한 본 발명의 또 다른 양태에 따르면, 카메라 모듈이 제공된다. 상기 카메라 모듈은 활성면 및 상기 활성면과 마주보는 후면을 갖는 이미지 센서 칩을 포함한다. 상기 이미지 센서 칩의 측벽으로부터 상기 후면으로 연장되는 접지 배선이 제공된다. 상기 활성면 상에 적층된 적어도 하나의 렌즈를 구비하는 수광부를 갖는 렌즈 구조체가 형성된다. 상기 수광부를 제외한 상기 렌즈 구조체의 외벽과 아울러서 상기 접지 배선으로 연장되는 도전성 하우징이 형성된다.
상기 기술적 과제를 이루기 위한 본 발명의 또 다른 양태에 따르면, 전자 시스템이 제공된다. 상기 전자 시스템은 이미지를 촬영하는 카메라 모듈, 상기 카메라 모듈로부터 촬영된 이미지에 대하여 데이터 처리하는 프로세서, 상기 프로세서 와 데이터 통신을 수행하여 상기 데이터화된 이미지를 저장하는 메모리 유닛, 상기 프로세서와 데이터 통신을 수행하는 입/출력 장치를 포함한다. 이 경우에, 상기 카메라 모듈은 활성면 및 상기 활성면과 마주보는 후면을 갖는 이미지 센서 칩을 구비한다. 상기 이미지 센서 칩의 측벽으로부터 상기 후면으로 연장되는 접지 배선이 형성된다. 상기 활성면 상에 적층된 적어도 하나의 렌즈를 구비하는 수광부를 갖는 렌즈 구조체가 형성된다. 상기 수광부를 제외한 상기 렌즈 구조체의 외벽과 아울러서 상기 접지 배선으로 연장되는 도전성 하우징이 형성된다.
본 발명에 따르면, 이미지 센서 칩의 측벽으로부터 후면으로 연장되는 접지 배선을 형성한다. 이에 따라, 상기 이미지 센서 칩 상에 형성되는 렌즈 구조체와 아울러서 상기 이미지 센서 칩을 덮는 도전성 하우징은 상기 측벽 상의 접지 배선 상에 용이하게 형성될 수 있다. 그 결과, 상기 이미지 센서 칩 및 상기 렌즈 구조체를 포함하는 카메라 모듈 내로 유입되는 전자기파는 상기 이미지 센서 칩 등에 영향을 주지 않고, 외부로 빠져나갈 수 있다. 그 결과, 상기 카메라 모듈에서 유발될 수 있는 EMI를 해소시킨다.
한편, 상기 접지 배선이 상기 후면에 형성되는 재배선과 동일한 공정 단계에서 형성될 수 있어 단일 공정으로 상기 접지 배선이 형성시킬 수 있다. 뿐만 아니라, 상기 도전성 하우징이 증착 공정을 사용하여 형성함으로써 그 두께가 얇게 제작될 수 있다. 그 결과, 상기 카메라 모듈의 사이즈가 더욱 축소될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 아울러, "A 상(on)에 형성된 B"라는 표현은 본 발명의 일 실시예에서 도시된 구조를 뒤집는 경우에 "A 하부에 형성된 B" 라고 해석될 수 있다.
이하, 도 1을 참조하여, 본 발명의 일 실시예에 따른 카메라 모듈을 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 카메라 모듈을 설명하기 위한 단면도이다.
도 1을 참조하면, 카메라 모듈(100)은 활성면(112) 및 상기 활성면(112)과 마주보는 후면(114)을 갖는 이미지 센서 칩(110)을 구비한다. 상기 이미지 센서 칩(110)은 실리콘 웨이퍼와 같은 칩 웨이퍼에 형성될 수 있으며, 보다 구체적으로 패시베이션 공정 및 쏘잉 공정이 진행되어 상기 칩 웨이퍼로부터 개개의 칩으로 분리된 것으로 이해할 수 있다. 이 경우에, 상기 이미지 센서 칩(110)은 상기 활성면(112)으로부터 상기 후면(114)으로 갈수록 좁은 폭을 갖도록 제작될 수 있다.
상기 활성면(112)에 다수의 이미지 센싱 소자들을 포함하는 이미지 센싱 영역(116) 및 상기 이미지 센싱 소자들과 전기적으로 연결되며 상기 이미지 센싱 영역(116) 주위에 배치되는 칩 패드들(118)이 형성될 수 있다. 상기 이미지 센싱 소자들은 CMOS 이미지 센싱 소자이거나 CCD 이미지 센싱 소자로 구성될 수 있다. 아울러, 상기 칩 패드들(118)은 외부의 전기 신호가 상기 이미지 센서 칩(110) 내부로 또는 그 반대 방향으로 입력 또는 출력되기 위한 구성요소이다. 상기 칩 패드들(118)은 상기 이미지 센서 칩(110)의 종류 및 특성 등에 따라 매우 다양한 개수 및 모양으로 구성될 수 있다. 아울러, 상기 칩 패드들(118)은 상기 활성면(112) 상에 도시되지 않는 재배치된 배선들을 통하여 상기 이미지 센싱 소자들과 전기적으로 연결될 수 있다. 다른 실시예에서는 상기 칩 패드들(118)이 상기 이미지 센싱 영역(116)과 이격되어 배치되며 와이어 본딩에 의해 상기 이미지 센싱 영역(116)과 전기적으로 연결될 수 있다.
한편, 상기 칩 패드들(118)은 전원 전압 칩 패드들, 입/출력 신호 칩 패드들 및 접지 칩 패드들로 구성될 수 있다. 본 도면에서는 설명의 편의상 상기 전원 전압 칩 패드들, 상기 입/출력 신호 칩 패드들에 대하여 생략하고, 상기 접지 칩 패드들만 도시하였다. 상기 접지 칩 패드들(118)은 상기 이미지 센서 칩(110)에서 발생되거나 외부로부터 유입되는 전자기파들을 차폐시키는 역할을 할 수 있다.
상기 활성면(112)과 상기 후면(114) 사이에 개재되도록 상기 이미지 센서 칩(110)을 관통하는 비아들(120)이 배치될 수 있다. 상기 비아들(120)은 상기 칩 패드들과 전기적으로 연결될 수 있으며, 상기 비아들(120) 중 일부는 상기 접지 칩 패드들(118)과 전기적으로 연결될 수 있다. 상기 비아들(120)은 금속막으로 형성될 수 있으며, 예를 들어, 구리막 또는 알루미늄막으로 형성될 수 있다.
상기 이미지 센서 칩(110)의 상기 후면(114)에는 제1 하부 절연막(122)이 형성될 수 있다. 상기 제1 하부 절연막(122)은 일종의 패시베이션 물질층으로 형성될 수 있으며, 예를 들어, BCB(Benzo Cyclo Butene), 폴리벤젠옥사졸, 폴리이미드, 에폭시, 실리콘 산화물 또는 실리콘 질화막 등으로 형성될 수 있다.
상기 제1 하부 절연막(122)에는 상기 전원 전압 칩 패드들 및 상기 입/출력 신호 칩 패드들과 전기적으로 연결되는 비아들(120)이 노출되는 홀들을 채우는 재배선들(re-interconnection; 126)이 배치될 수 있다. 한편, 상기 접지 칩 패드들(118)과 전기적으로 연결되는 상기 비아들(120)이 노출되는 홀들을 채우는 접지 배선들(124)이 위치된다. 이 경우에, 상기 접지 배선들(124)은 상기 이미지 센서 칩(110)의 경사진 측벽으로부터 상기 후면(114)의 상기 접지 칩 패드들(118)의 하부까지 연장되어 일체로 형성될 수 있다. 아울러, 상기 후면(114) 하부에 형성되는 상기 접지 배선들(124)은 상기 재배선들(126)과 동일한 레벨에 형성될 수 있다. 상기 재배선들(126) 및 상기 접지 배선들(124)은 동일한 도전막으로 형성될 수 있으며, 예를 들어, 타이타늄막, 크롬막, 타이타늄 텅스텐막, 알루미늄막, 니켈막, 구리막, 은으로 이루어진 일 군에서 선택된 적어도 어느 하나로 형성될 수 있다.
상기 재배선들(126) 및 상기 접지 배선들(124)을 갖는 상기 제1 하부 절연막(122)의 하부에 제2 하부 절연막(130)이 위치될 수 있다. 상기 제2 하부 절연막(130)은 상기 제1 하부 절연막(122)과 동일한 기능을 수행하며, 상기 제1 하부 절연막(122)에서 열거된 물질막으로 형성될 수 있다. 상기 제2 하부 절연막(130)을 관통하여 상기 접지 배선들(124)과 상기 재배선들(126)을 각각 전기적으로 연결하는 접지 도전성 볼들(132a) 및 신호 도전성 볼들(132b)이 위치될 수 있다. 상기 도전성 볼들(132a, 132b)은 상기 재배선들(126) 및 상기 접지 배선들(124)과 접착력이 우수하고, 접촉 저항이 낮으며, 구조적 내구성이 양호한 물질들로 형성될 수 있다.
한편, 상기 이미지 센서 칩(110)의 상기 활성면(112) 상에 필터 구조체(138)가 위치될 수 있다. 이 경우에 상기 필터 구조체(138)는 상기 이미지 센서 칩(110)의 상기 활성면(112)과 실질적으로 동일한 폭을 갖도록 형성될 수 있다. 상기 필터 구조체(138)는 상기 이미지 센싱 영역(116)을 노출시키는 개구부를 갖는 접착층(136)과 상기 접착층(136) 상에 배치되어 상기 이미지 센싱 영역(116)과 소정 간격으로 이격되는 필터 기판(134)을 구비할 수 있다. 상기 필터 기판(134)은 투명 기판으로서 상기 카메라 모듈(100)로 흡수되는 광 중 적외선을 여과하는 기능을 갖는 적외선 필터층(미도시) 및 반사방지층(미도시)을 구비할 수 있다. 상기 접착층(136)은 상기 광감성 폴리머로 형성될 수 있으며, 예를 들어, BCB(Benzo Cyclo Butene) 또는 폴리이미드로 형성될 수 있다. 상기 접착층(136)은 적절한 높이를 가짐으로써 상기 투명 필터 기판(134)이 소정 간격으로 이격되도록 배치될 수 있다.
상기 필터 구조체(138) 상에는 렌즈 구조체(140)가 수직으로 적층될 수 있다. 이 경우에, 상기 렌즈 구조체(140)는 상기 이미지 센서 칩(110)의 상기 활성면(112)과 실질적으로 동일한 폭을 갖도록 형성될 수 있다. 상기 렌즈 구조체(140) 는 상기 이미지 센싱 영역(116)으로 광을 집광하기 위하여 상기 이미지 센싱 영역(116)과 중첩되는 적어도 하나의 렌즈를 구비하는 수광부(L)을 가질 수 있다. 상기 수광부(L)는 외부로부터 입사되는 광이 상기 이미지 센싱 영역(116)으로 입사되는 경로를 갖는 부분이다. 예를 들면, 상기 렌즈 구조체(140)는 도 1에 도시된 바와 같이, 상기 필터 구조체(138) 상에 이격되도록 배치되는 투명한 제1 및 제2 렌즈 기판들(142, 150)을 포함할 수 있다. 아울러, 상기 제1 및 제2 렌즈 기판들(142, 150) 역시 서로 이격되어 적층될 수 있다. 이 경우에, 상기 필터 구조체(138)와 상기 제1 렌즈 기판(142)을 서로 이격시키도록 그들 사이에 배치되며, 상기 이미지 센싱 영역(116)과 중첩되지 않는 제1 스페이서(146)가 형성될 수 있다. 이와 마찬가지로, 상기 제1 및 제2 렌즈 기판들(142, 150)을 서로 이격시키도록 그들 사이에 배치되며, 상기 이미지 센싱 영역(116)과 중첩되지 않는 제2 스페이서(154)가 형성될 수 있다. 상기 렌즈 기판들(142, 150)의 표면들 상에는 제1 및 제2 렌즈들(144, 152)이 배치될 수 있다. 상술한 바와 같이, 상기 제1 및 제2 렌즈 기판들(142, 150)이 서로 이격되게 배치되는 것은 상기 이미지 센싱 영역(116), 상기 제1 및 제2 렌즈들(144, 152) 상호간에 초점거리를 조절하도록 하기 위함이다. 그 결과, 상기 수광부(L)는 상기 렌즈들(144, 152) 및 상기 렌즈들(144, 152)과 중첩되는 영역의 상기 렌즈 기판들(142, 150)로 구성될 수 있다. 한편, 상기 렌즈 기판들(142, 150)과 상기 스페이서들(146, 154) 사이의 부착력을 향상시키기 위해 부착층들(148, 156)이 형성될 수 있다.
상기 수광부(L)를 제외한 상기 렌즈 구조체(140)의 외벽 및 상기 필터 구조 체(138)의 측벽들을 덮는 도전성 하우징(160)이 배치될 수 있다. 상기 수광부(L)를 제외한 상기 렌즈 구조체(140)의 외벽은 상기 제2 렌즈(152) 주위의 상기 제2 렌즈 기판(150)의 상면, 상기 렌즈 기판들(142, 150)의 외벽들 및 상기 스페이서들(146, 154)으로 구성된다. 이 경우에, 상기 도전성 하우징(160)은 연장되어 상기 이미지 센서 칩(110)의 상기 측벽들 상에 위치된 상기 접지 배선들(124) 상에 형성된다. 상기 도전성 하우징(160)은 0.3μm 내지 1.0μm의 두께를 갖도록 형성될 수 있으며, 상기 접지 배선들(124)에서 열거된 물질막들로 형성될 수 있다. 이에 더하여, 상기 제2 렌즈 기판(150)의 상면과 상기 도전성 하우징(160) 사이에는 접착 촉진층(158)이 형성될 수 있다. 이 경우에, 상기 접착 촉진층(158)은 상기 이미지 센싱 영역(116)과 중첩되지 않는 범위에서 위치될 수 있다. 상기 접착 촉진층(158)은 광감성 폴리머로 형성될 수 있으며, 예를 들어, BCB(Benzo Cyclo Butene) 또는 폴리이미드로 형성될 수 있다.
이에 따라, 상기 카메라 모듈(100)은 상기 이미지 센서 칩(110), 상기 필터 구조체(138), 상기 렌즈 구조체(140), 상기 도전성 하우징(160) 및 상기 도전성 하우징(160)과 전기적으로 연결되는 상기 접지 배선들(124)을 포함한다.
상기 카메라 모듈(100)은 상기 도전성 볼들(132a, 132b)을 통하여 상기 회로 기판(170)의 외부 패드들(172a, 172b)과 전기적으로 연결될 수 있다. 이 경우에, 접지 도전성 볼들(132a) 및 신호 도전성 볼들(132b)은 각각 접지 외부 패드들(172a)과 신호 외부 패드들(172b)과 전기적으로 연결될 수 있다. 상기 회로 기판(170)은 인쇄회로기판일 수 있으며, 예를 들어, 강성(rigid) 회로기판이거나 연 성(flexible) 회로기판일 수 있다. 상기 회로 기판(170)의 일측에는 외부 커넥터(174)가 배치되어 상기 외부 패드들(172a, 172b)은 상기 외부 커넥터(174)과 전기적으로 연결될 수 있다.
상술한 본 실시예에 따르면, 상기 카메라 모듈(100) 내로 유입되는 전자기파는 상기 이미지 센서 칩(110) 등에 영향을 주지 않고, 상기 도전성 하우징(160), 상기 접지 배선들(124) 및 상기 접지 도전성 볼들(132a)로 연결되는 배선을 따라 외부로 빠져나갈 수 있다. 그 결과, 상기 카메라 모듈에서 유발될 수 있는 EMI를 해소시킬 수 있다. 아울러, 상기 도전성 하우징(160)은 상기 접지 도전성 볼들(132a)과 전기적으로 연결하기 위해 상기 이미지 센서 칩(110)의 상기 후면(114)까지 연장되지 않아도 될 뿐더러, 상기 접지 배선들(124)을 통하여 넓은 콘택 면적을 확보할 수 있다.
이하, 도 2a 및 도 2b를 참조하여, 본 발명의 다른 실시예에 따른 카메라 모듈에 대하여 설명하기로 한다. 도 2a는 본 발명의 다른 실시예에 따른 카메라 모듈을 설명하기 위한 단면도이며, 도 2b는 투명 필터 기판의 평면도이다. 도 2a 및 도 2b에 도시된 실시예는 필터 구조체를 제외하고 도 1의 실시예와 실질적으로 동일하다. 따라서, 도 1의 실시예에서 언급된 구성요소와 동일한 구성요소는 도 1에서 참조된 도면 번호를 사용하였으며, 도 1의 실시예와 동일한 구성요소는 앞서 언급된 기능과 배치 등을 가지고 있어 이에 대한 설명은 생략한다. 이하, 도 1의 실시예와 차이를 갖는 부분에 대해서 주로 설명하기로 한다.
카메라 모듈(200)은 후면(114)으로부터 연장되어 경사진 측벽들 상에 배치되 는 접지 배선들(124)을 갖는 이미지 센서 칩(110)과 렌즈 구조체(140) 사이에 개재되는 필터 구조체(138)를 구비할 수 있다. 상기 필터 구조체(138)는 도 1의 실시예에서 언급된 바와 같이, 상기 이미지 센싱 영역(116)을 노출시키는 개구부를 갖는 접착층(136)과 상기 접착층(136) 상에 배치되어 상기 이미지 센싱 영역(116)과 소정 간격으로 이격되는 필터 기판(134)을 구비할 수 있다.
이 경우에, 상기 필터 기판(134)은 상기 이미지 센서 칩(110)의 활성면(112)과 마주보는 표면 상에 배치되는 필터 회로부들(235)을 구비할 수 있다. 상기 필터 회로부들(235)은 상기 이미지 센서 칩(110)의 이미지 센싱 영역(116)을 덮지 않는 범위에서 형성될 수 있다. 상기 필터 회로부들(235)은 상기 접착층(136)을 관통하는 플러그들(237)에 의해 상기 활성면(112) 상에 형성된 칩 패드들(118)과 전기적으로 연결될 수 있다. 상기 필터 회로부들(235)은 상기 칩 패드들(118)과 동일한 기능을 갖는 패드들로 형성될 수 있으며, 도 2b에서 도시되지 않았으나, 상기 패드들은 직렬 또는 병렬로 연결될 수 있다. 다른 실시예에서는 상기 필터 회로부들(235)은 회로 소자일 수 있으며, 예를 들어, 트랜지스터 소자 등으로 형성될 수 있다. 상술한 실시예에 따르면, 상기 필터 기판(134)의 일면에 회로부들을 형성함으로써 회로 배선의 여유도를 가짐과 아울러서 카메라 모듈(100)의 집적도를 향상시킬 수 있다.
도 3은 본 발명의 실시예들에 따른 카메라 모듈을 채택하는 전자 시스템의 개략적인 블록 다이아그램이다.
도 3을 참조하면, 전자 시스템(electronic system; 300)은 이미지를 촬영하 는 카메라 모듈(310), 상기 카메라 모듈(310)로부터 촬영된 이미지에 대하여 데이터 처리하는 프로세서(320), 상기 프로세서(320)와 데이터 통신을 수행하여 상기 데이터화된 이미지를 저장하는 메모리 유닛(330), 상기 프로세서(320)와 데이터 통신을 수행하는 입/출력 장치(340)를 포함한다. 이 경우에, 상기 전자 시스템(300)은 휴대용 전화기(cellular phone), 디지털 카메라(digital camera), 디지털 비디오 카메라 또는 휴대용 노트북 컴퓨터(portable notebook computer)에 해당할 수 있다.
상기 카메라 모듈(310)은 도 1 내지 도 2b를 참조하여 설명된 카메라 모듈들을 포함할 수 있다. 상기 카메라 모듈(310)에서 촬영된 이미지 신호는 도 3에 도시되지 않았으나 신호 처리 회로, 예를 들어, 아날로그/디지털(A/D) 변환 회로 등에 의해 디지털 데이터로 변환되어 상기 프로세서(320)에 전송될 수 있다. 한편, 상기 카메라 모듈(310)은 단일 칩 내에 도 1 내지 도 2b를 참조하여 설명된 카메라 모듈들과 접속되는 이미지 프로세서를 더 포함할 수 있다.
상기 프로세서(320)는 상기 디지털로 변환된 이미지에 대하여 다양한 데이터 처리를 수행할 수 있다. 이 경우에, 상기 디지털로 변환된 이미지는 재기입 가능한 반도체 메모리, 예를 들면, 휘발성 메모리에 임시적으로 저장되어 상기 변환된 이미지에 대한 데이터 처리가 수행될 수 있다. 상기 데이터 처리된 이미지는 메모리 유닛(330)에 저장될 수 있다. 상기 메모리 유닛(330)은 재기입 가능한 반도체 메모리 예를 들면, 비휘발성 메모리를 구비할 수 있으며, 상기 처리된 이미지는 상기 비휘발성 메모리에 저장될 수 있다. 상기 비휘발성 메모리는 플래쉬 메모리 카드가 채택될 수 있다.
한편, 상기 전자 시스템(300)은 상기 입/출력 장치(340)를 통하여 개인용 컴퓨터 또는 컴퓨터의 네트워크와 같은 다른 전자 시스템과 이미지 데이터를 교환할 수 있다. 예를 들어, 상기 프로세서(320)에서 데이터 처리된 이미지가 상기 입/출력 장치(340)과 접속된 외부 기기, 예를 들면, 외부 디스플레이, 개인용 컴퓨터 및 프린터 등으로 출력될 수 있다. 아울러, 상기 입/출력 장치(340)는 컴퓨터 또는 상술한 휴대용 전화기(cellular phone) 등의 주변 버스라인(bus line), 고속 디지털 전송 라인, 또는 무선 송/수신용 안테나로 데이터화된 이미지를 제공할 수 있다. 상기 카메라 모듈(310), 상기 프로세서(320), 상기 메모리 유닛(330), 및 상기 입/출력 장치(340) 상호 간의 이미지 데이터에 대한 통신은 통상의 컴퓨터 버스 구조체들(bus architectures)을 사용하여 이루어질 수 있다.
이하, 도 1 및 도 4 내지 도 5을 참조하여 본 발명의 일 실시예에 따른 카메라 모듈의 제조 방법에 대하여 설명하기로 한다. 도 4 내지 도 5은 본 발명의 일 실시예에 따른 카메라 모듈의 제조 방법을 섦명하기 위한 공정 단면도들이다.
도 4를 참조하면, 수직적으로 활성면(112) 및 상기 활성면(112)과 마주보는 후면(114)을 갖는 칩 웨이퍼(109)를 제공한다. 아울러, 상기 칩 웨이퍼(109)는 수평적으로 메인 영역들(M)과 이에 인접한 소잉(sawing) 영역들(S)로 구분된다. 그 결과, 상기 메인 영역들(M)의 일측면은 활성면(112)으로 한정되고, 그 타측면은 후면(114)로 한정될 수 있다. 이는 상기 소잉 영역들(S)에서도 마찬가지로 적용될 수 있다. 아울러, 상기 칩 웨이퍼(109)는 실리콘 웨이퍼로 제공될 수 있다.
상기 메인 영역들(M)의 상기 활성면(112) 상에 다수의 이미지 센싱 소자들을 포함하는 이미지 센싱 영역들(116) 및 상기 이미지 센싱 소자들과 전기적으로 연결되며 상기 이미지 센싱 영역들(116) 각각의 주위에 배치되는 칩 패드들(118)이 형성될 수 있다. 상기 이미지 센싱 소자들은 CMOS 이미지 센싱 소자이거나 CCD 이미지 센싱 소자로 구성될 수 있다. 상기 칩 패드들(118)은 이후 형성되는 이미지 센서 칩의 종류 및 특성 등에 따라 매우 다양한 개수 및 모양으로 구성될 수 있다. 아울러, 상기 칩 패드들(118)은 상기 활성면(112) 상에 도시되지 않는 재배치된 배선들을 통하여 상기 이미지 센싱 소자들과 전기적으로 연결되도록 형성될 수 있다. 이 경우에, 상기 재배치된 배선들은 전해/무전해 도금 기술을 이용하여 형성될 수 있다. 물론, 스퍼터링 기술, 폴리싱 기술, 또는 사진식각 기술을 이용하여 형성될 수 있다. 다른 실시예에서는 상기 칩 패드들(118)이 상기 이미지 센싱 영역들(116)과 이격되어 배치되며 와이어 본딩에 의해 상기 이미지 센싱 영역들(116)과 전기적으로 연결되도록 형성될 수 있다.
한편, 상기 칩 패드들(118)은 전원 전압 칩 패드들, 입/출력 신호 칩 패드들 및 접지 칩 패드들로 구성될 수 있다. 본 도면에서는 설명의 편의상 상기 전원 전압 칩 패드들, 상기 입/출력 신호 칩 패드들에 대하여 생략하고, 상기 접지 칩 패드들만 도시하였다.
상기 활성면(112)과 상기 후면(114) 사이에 개재되도록 상기 메인 영역들(M)의 상기 칩 웨이퍼(109)을 관통하는 비아들(120)이 형성될 수 있다. 상기 비아들(120)은 상기 칩 패드들과 전기적으로 연결될 수 있으며, 상기 비아들(120) 중 일부는 상기 접지 칩 패드들(118)과 전기적으로 연결될 수 있다. 상기 비아들(120)은 금속막으로 형성될 수 있으며, 예를 들어, 구리막 또는 알루미늄막으로 형성될 수 있다.
상기 칩 웨이퍼(109)의 상기 후면(114)에는 전면적으로 제1 하부 절연막(122)이 형성될 수 있다. 상기 제1 하부 절연막(122)은 일종의 패시베이션 물질층으로 형성될 수 있으며, 예를 들어, BCB(Benzo Cyclo Butene), 폴리벤젠옥사졸, 폴리이미드, 에폭시, 실리콘 산화물 또는 실리콘 질화막 등으로 형성될 수 있다.
이어서, 상기 칩 웨이퍼(109)의 상기 활성면(112) 상에 예비 필터 구조체(137)를 부착한다. 이 경우에, 상기 예비 필터 구조체(137)는 상기 칩 웨이퍼(109)와 실질적으로 동일한 폭을 갖도록 형성될 수 있다. 상기 예비 필터 구조체(137)는 상기 이미지 센싱 영역들(116)을 노출시키는 개구부들을 갖는 접착층(135)과 상기 접착층(135) 상에 제공되어 상기 이미지 센싱 영역들(116)과 소정 간격으로 이격되는 필터 웨이퍼(133)를 구비하도록 형성될 수 있다. 상기 필터 웨이퍼(133)는 투명 기판으로서 적외선 필터층(미도시) 및 반사방지층(미도시)을 구비하도록 형성될 수 있다. 상기 접착층(135)은 상기 광감성 폴리머로 형성될 수 있으며, 예를 들어, BCB(Benzo Cyclo Butene) 또는 폴리이미드로 형성될 수 있다. 상기 접착층(135)은 적절한 높이를 가짐으로써 상기 필터 기판(134)이 소정 간격으로 이격되도록 형성될 수 있다.
다른 실시예에서는 상기 예비 필터 구조체(137)가 도 2a 및 도 2b에 도시된 필터 구조체(138)과 동일하게 개구부들을 갖는 접착층(135)과 상기 접착층(135) 상 에 형성되는 필터 웨이퍼(133)를 구비하도록 형성되며, 이 경우에, 상기 필터 웨이퍼(133)는 상기 메인 영역들(M)의 상기 활성면들(112)과 마주보는 표면 상에 필터 회로부들을 구비하도록 형성될 수 있다. 상기 필터 회로부들은 상기 이미지 센싱 영역들(116)과 상기 소잉 영역들(S)과 중첩되지 않는 범위에서 형성될 수 있다. 상기 필터 회로부들은 상기 접착층(135)을 관통하는 플러그들에 의해 상기 활성면(112) 상에 형성된 칩 패드들(118)과 전기적으로 연결될 수 있다. 상기 필터 회로부들은 상기 칩 패드들(118)과 동일한 기능을 갖는 패드들로 형성될 수 있으며, 이 경우에, 도 2b에 도시되지 않았으나, 상기 패드들은 직렬 또는 병렬로 연결될 수 있다. 다른 실시예에서는 상기 필터 회로부들은 회로 소자로 제작될 수 있으며, 예를 들어, 트랜지스터 소자 등으로 형성될 수 있다.
도 5를 참조하면, 상기 소잉 영역들(S)에 상응하는 상기 후면(114)을 절단하여 측벽들이 노출되는 이미지 센서 칩들(110)을 형성한다. 상기 노출되는 측벽들은 상기 이미지 센서 칩(110)의 활성면(112)으로부터 상기 이미지 센서 칩(110)의 상기 후면(114)으로 갈수록 좁은 폭을 갖도록 경사지게 형성될 수 있다. 상기 경사지는 측벽을 형성하기 위해, 상기 후면(114)의 절단은 다이싱 공정(dicing process)을 이용하여 진행될 수 있다. 상기 다이싱 공정을 진행하더라도 상기 이미지 센서 칩들(110)은 개개로 분리되지 않고, 상기 접착층(135)에 의해 부착된다.
이어서, 상기 제1 하부 절연막(122)에는 상기 전원 전압 칩 패드들 및 상기 입/출력 신호 칩 패드들과 전기적으로 연결되는 상기 비아들(120)을 노출시키는 홀들이 형성된 후에, 상기 홀들을 채우는 재배선들(re-interconnection; 126)을 형 성할 수 있다. 이와 동시에, 상기 접지 칩 패드들(118)과 전기적으로 연결되는 상기 비아들(120)이 노출되는 홀들이 형성된 후에, 상기 홀들을 채우는 접지 배선막들(123)을 형성할 수 있다. 상기 접지 배선막들(123)은 상기 경사진 측벽들로부터 상기 후면들(114)의 상기 접지 칩 패드들(118)의 하부까지 연장되어 일체로 형성될 수 있다. 이 경우에, 상기 접지 배선막들(123)은 서로 이웃하는 이미지 센서 칩들(110)의 마주보는 측벽들 사이에 형성될 수 있다. 또한, 상기 후면(120)의 하부에 형성되는 접지 배선막들(123)은 상기 재배선들(126)과 동일한 레벨에 형성될 수 있다. 이에 따라, 추후 별도의 공정으로 상기 접지 배선을 형성하지 않고, 상기 재배선들(126)의 제작 과정에서 상기 이미지 센서 칩들(110)의 측벽들로부터 상기 접지 칩 패드들(118)로 연장되는 상기 접지 배선막을 형성시킬 수 있다.
이에 더하여, 상기 재배선들(126) 및 상기 접지 배선막들(123)은 동일한 도전막으로 형성될 수 있으며, 예를 들어, 타이타늄막, 크롬막, 타이타늄 텅스텐막, 알루미늄막, 니켈막, 구리막, 은으로 이루어진 일 군에서 선택된 적어도 어느 하나로 형성될 수 있다. 상기 재배선들(126) 및 상기 접지 배선막들(123)은 스퍼터링, 기상(evaporation) 증착법, 전해/무전해 전기도금법, 사진식각 공정 등을 사용하여 형성될 수 있다. 이 경우에, 상기 이미지 센서 칩들(110)이 상기 후면(114)과 완만한 경사를 갖는 측벽을 갖도록 형성됨으로써, 상기 열거된 공정의 수행시 상기 접지 배선막들(123)은 상기 이미지 센서 칩들(110)의 하부 에지에서 단선없이 형성될 수 있다. 한편, 본 실시예에서는 상기 이웃하는 이미지 센서 칩들(110) 사이에 분리되지 않고 서로 연결된 접지 배선막들(123)로 예를 들었으나, 제조 공정에 따라 상기 접지 배선막들(123)은 서로 이웃하는 이미지 센서 칩들(110) 사이에 서로 분리되도록 형성될 수 있으며, 이 경우에, 상기 접지 배선막들(123)은 접지 배선들로 간주할 수 있다.
도 6을 참조하면, 상기 재배선들(126) 및 상기 접지 배선막들(123)을 갖는 상기 제1 하부 절연막(122)의 하부에 제2 하부 절연막(130)을 형성할 수 있다. 상기 제2 하부 절연막(130)은 상기 제1 하부 절연막(122)에서 열거된 물질막으로 형성될 수 있다. 계속해서, 상기 제2 하부 절연막(130)을 관통하여 상기 재배선들(126)과 상기 접지 배선막들(123)과 각각 전기적으로 연결되는 신호 도전성 볼들(132b) 및 접지 도전성 볼들(132a)을 형성할 수 있다. 상기 도전성 볼들(132a, 132b)은 상기 재배선들(126) 및 상기 접지 배선막들(123)과 접착력이 우수하고, 접촉 저항이 낮으며, 구조적 내구성이 양호한 물질들로 형성될 수 있다.
도 7을 참조하면, 상기 예비 필터 구조체(137) 상에 예비 렌즈 구조체(139)가 수직으로 적층될 수 있다. 이 경우에 상기 예비 렌즈 구조체(139)는 상기 예비 필터 구조체(137)와 실질적으로 동일한 폭을 갖도록 형성될 수 있다. 상기 예비 렌즈 구조체(139)는 수평적으로 상기 이미지 센싱 영역들(116)의 각각과 대응되어 수광부들(L)을 갖도록 형성될 수 있다. 상기 수광부들(L)의 각각은 상기 이미지 센싱 영역들(116)의 각각과 중첩되는 적어도 하나의 렌즈를 갖도록 구성될 수 있다. 예를 들면, 상기 예비 렌즈 구조체(139)는 도 7에 도시된 바와 같이, 상기 예비 필터 구조체(137) 상에 이격되도록 배치되는 투명한 제1 및 제2 렌즈 웨이퍼들(141, 149)을 구비하도록 형성될 수 있다. 아울러, 상기 제1 및 제2 렌즈 웨이퍼들(141, 149) 역시 서로 이격되어 적층될 수 있다. 이 경우에, 상기 예비 필터 구조체(137)와 상기 제1 렌즈 웨이퍼(141)를 서로 이격시키도록 그들 사이에 배치되며, 상기 이미지 센싱 영역들(116)과 중첩되지 않는 제1 스페이서(146)가 형성될 수 있다. 이와 마찬가지로, 상기 제1 및 제2 렌즈 웨이퍼들(141, 149)을 서로 이격시키도록 그들 사이에 배치되며, 상기 이미지 센싱 영역들(116)과 중첩되지 않는 제2 스페이서(154)가 형성될 수 있다.
상기 렌즈 웨이퍼들(141, 149)의 표면들 상에는 제1 및 제2 렌즈들(144, 152)이 형성될 수 있다. 각각의 렌즈 웨이퍼들(141, 149) 상에 수평적으로 렌즈들이 배열되며, 각 층에 배열된 상기 렌즈들(144, 152)은 상술한 바와 같이, 수직적으로 상기 이미지 센싱 영역(116)과 중첩되도록 배열될 수 있다. 그 결과, 상기 수광부들(L)은 상기 렌즈들(144, 152) 및 상기 렌즈들(144, 152)과 중첩되는 영역의 상기 렌즈 웨이퍼들(141, 149)로 형성될 수 있다. 이에 더하여, 상기 렌즈 웨이퍼들(141, 149)과 상기 스페이서들(146, 154) 사이의 부착력을 향상시키기 위해 부착층들(148, 156)이 형성될 수 있다.
이에 더하여, 상기 제2 렌즈 웨이퍼(149)의 상면에는 접착 촉진층(158)이 형성될 수 있다. 이 경우에, 상기 접착 촉진층(158)은 상기 이미지 센싱 영역(116)과 중첩되지 않는 범위에서 형성될 수 있다.상기 접착 촉진층(158)은 광감성 폴리머로 형성될 수 있으며, 예를 들어, BCB(Benzo Cyclo Butene) 또는 폴리이미드로 형성될 수 있다.
도 8을 참조하면, 상기 예비 필터 구조체(137) 및 상기 예비 렌즈 구조 체(139)에 대하여 상기 소잉 영역(S)의 연장선을 따라 절단한다. 그 결과, 상기 이미지 센서 칩들(110)의 각각 상에 차례로 적층되는 필터 구조체(138) 및 렌즈 구조체(140)가 형성된다. 상기 필터 구조체(138)는 상기 이미지 센싱 영역(116)을 노출시키는 개구부를 갖는 접착층(136)과 상기 접착층(136) 상에 배치되어 상기 필터 웨이퍼(133)로부터 절단되어 분리되는 필터 기판(134)을 구비하도록 형성될 수 있다. 아울러, 상기 렌즈 구조체(140)는 상기 제1 및 제2 렌즈 웨이퍼들(141, 149)로부터 각각 절단되어 분리되는 제1 및 제2 렌즈 기판들(142, 150), 상기 제1 및 제2 렌즈들(144, 152), 상기 제1 및 제2 렌즈 기판들(142, 152)의 하부에 각각 배치되는 제1 및 제2 스페이서들(146, 154)을 구비하도록 형성될 수 있다. 아울러, 상기 접지 배선막들(123)도 절단되어 개별적으로 분리되는 상기 이미지 센서 칩(110)의 측벽들 상에 접지 배선들(124)로 잔존될 수 있다.
그 결과, 상기 필터 구조체(138) 및 상기 렌즈 구조체(140)는 상기 이미지 센서 칩들(110)과 자기정렬될 수 있고, 상기 이미지 센서 칩들(110)과 실질적으로 동일한 사이즈를 갖도록 형성됨으로써 카메라 모듈의 사이즈가 축소될 수 있다.
도 1을 다시 참조하면, 상기 수광부(L)를 제외한 상기 렌즈 구조체(140)의 외벽 및 상기 필터 구조체(138)의 외벽들을 덮는 도전성 하우징(160)을 형성할 수 있다 . 상기 수광부(L)를 제외한 상기 렌즈 구조체(140)의 외벽은 상기 제2 렌즈(152) 주위의 상기 제2 렌즈 기판(150)의 상면, 상기 렌즈 기판들(142, 150)의 외벽들 및 상기 스페이서들(146, 154)으로 구성된다. 이 경우에, 상기 도전성 하우징(160)은 상기 이미지 센서 칩(110)의 상기 측벽들 상에 형성된 상기 접지 배선 들(124) 상에 연장되어 형성된다.
상기 도전성 하우징(160)은 스퍼터링법, 기상 증착법 또는 전해/무전해 전기도금법을 사용하여 형성될 수 있다. 상술한 증착 공정들은 상기 이미지 센서 칩(110)의 상기 후면(114)과 상기 렌즈 구조체(140)의 상기 수광부(L)를 덮는 마스크 패턴을 이용하여 진행될 수 있다. 이에 따라, 상기 도전성 하우징(160)은 상기 후면(114)과 상기 수광부(L)에는 형성되지 않는다. 그 결과, 상기 도전성 하우징(160)은 0.3μm 내지 1.0μm의 두께를 갖도록 형성될 수 있다. 상기 도전성 하우징이 샹술한 증착 공정을 사용하여 형성함으로써 그 두께가 얇게 제작될 수 있다. 한편, 상기 도전성 하우징(160)은 상기 접지 배선막들(123)에서 열거된 물질막들로 형성될 수 있다.
이에 따라, 상기 이미지 센서 칩(110), 상기 필터 구조체(138), 상기 렌즈 구조체(140), 상기 도전성 하우징(160) 및 상기 도전성 하우징(160)과 전기적으로 연결되는 상기 접지 배선들(124)을 구비하는 카메라 모듈(100)이 완성된다.
본 실시예에서는 상기 필터 웨이퍼(133) 상에 개별적으로 분리되지 않은 상태의 상기 이미지 센서 칩들(110)에 대하여 상기 접지 배선(124)을 형성하는 과정을 설명하였다. 그러나, 상기 접지 배선을 형성하는 과정은 상술한 실시예에 제한되지 않고, 다양한 방법으로 수행될 수 있다. 예를 들어, 상기 칩 웨이퍼가 상기 필터 웨이퍼(133) 상에 부착되지 않고, 소잉 공정에 의해 상기 이미지 센서 칩들이 개별적으로 분리된 후에, 개개의 이미지 센서 칩에 각각 상기 접지 배선들, 필터 구조체 및 렌즈 구조체를 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 카메라 모듈을 설명하기 위한 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 카메라 모듈을 설명하기 위한 단면도이다.
도 2b는 투명 필터 기판의 평면도이다.
도 3은 본 발명의 실시예들에 따른 카메라 모듈을 채택하는 전자 시스템의 개략적인 블록 다이아그램이다.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 카메라 모듈의 제조 방법을 섦명하기 위한 공정 단면도들이다.

Claims (22)

  1. 활성면 및 상기 활성면과 마주보는 후면을 갖는 이미지 센서 칩을 형성하고,
    상기 이미지 센서 칩의 측벽으로부터 상기 후면으로 연장되는 접지 배선을 형성하고,
    상기 활성면 상에 적층된 적어도 하나의 렌즈를 구비하는 수광부를 갖는 렌즈 구조체를 형성하고,
    상기 수광부를 제외한 상기 렌즈 구조체의 외벽과 아울러서 상기 접지 배선으로 연장되는 도전성 하우징을 형성하는 것을 포함하는 카메라 모듈의 제조 방법.
  2. 제 1 항에 있어서,
    상기 이미지 센서 칩의 상기 측벽은 상기 활성면으로부터 상기 후면으로 갈수록 좁은 폭을 갖도록 경사지게 형성되는 카메라 모듈의 제조 방법.
  3. 제 1 항에 있어서,
    상기 이미지 센서 칩은 상기 활성면 상의 칩 패드들 및 상기 이미지 센서 칩을 관통하여 상기 칩 패드들과 전기적으로 연결되는 비아들을 갖도록 형성되되, 상기 접지 배선은 상기 비아들 중 일부와 전기적으로 연결되도록 형성되는 카메라 모듈의 제조 방법.
  4. 제 1 항에 있어서,
    상기 렌즈 구조체를 형성하기 전에, 상기 후면에 형성된 상기 접지 배선의 하부에 도전성 볼을 형성하는 것을 더 포함하는 카메라 모듈의 제조 방법.
  5. 제 1 항에 있어서,
    상기 접지 배선을 형성하는 동안에 상기 후면 상에 재배선(re-interconnection)을 형성하는 카메라 모듈의 제조 방법.
  6. 제 1 항에 있어서,
    상기 도전성 하우징은 타이타늄막, 크롬막, 타이타늄 텅스텐막, 알루미늄막, 니켈막, 구리막, 은으로 이루어진 일 군에서 선택된 적어도 어느 하나로 형성되되, 상기 도전성 하우징은 스퍼터링, 기상(evaporation) 증착법 또는 전기도금법을 사용하여 형성되는 카메라 모듈의 제조 방법.
  7. 제 1 항에 있어서,
    상기 렌즈 구조체를 형성하기 전에 상기 활성면 상에 개구부를 갖는 접착층을 형성하고,
    상기 접착층 상의 필터 기판을 형성하는 것을 더 포함하되, 상기 필터 기판은 상기 활성면에 형성되는 회로와 전기적으로 연결되는 필터 회로부를 갖도록 형성되는 카메라 모듈의 제조 방법.
  8. 메인 영역들과 상기 메인 영역들에 인접한 소잉 영역들로 구분되는 활성면과 아울러서 상기 활성면과 마주보는 후면을 갖는 칩 웨이퍼를 제공하고,
    상기 활성면 상에 예비 필터 구조체를 부착하고,
    상기 소잉 영역들에 상응하는 상기 후면을 절단하여 측벽들이 노출되는 이미지 센서 칩들을 형성하고,
    상기 이미지 센서 칩들의 상기 측벽들로부터 상기 이미지 센서 칩들의 후면들로 연장되는 접지 배선들을 형성하고,
    상기 이미지 센서 칩들의 활성면들을 덮음과 아울러서, 상기 이미지 센서 칩들의 메인 영역들의 각각과 중첩되도록 적층되는 렌즈를 구비하는 수광부들을 갖는 예비 렌즈 구조체를 형성하고,
    상기 예비 필터 구조체 및 상기 예비 렌즈 구조체에 대하여 절단하여 상기 이미지 센서 칩들을 분리함과 아울러서 상기 이미지 센서 칩들의 각각 상에 차례로 적층되는 필터 구조체들 및 렌즈 구조체들을 형성하고,
    상기 수광부들을 제외한 상기 렌즈 구조체들의 외벽, 상기 필터 구조체들과 아울러서 상기 접지 배선들로 연장되는 도전성 하우징들을 형성하는 것을 포함하는 카메라 모듈의 제조 방법.
  9. 제 8 항에 있어서,
    상기 이미지 센서 칩의 노출되는 측벽은 상기 활성면으로부터 상기 후면으로 갈수록 좁은 폭을 갖도록 경사지게 형성되는 카메라 모듈의 제조 방법.
  10. 제 8 항에 있어서,
    상기 이미지 센서 칩은 상기 활성면 상에 칩 패드들 및 상기 이미지 센서 칩을 관통하여 상기 칩 패드들과 전기적으로 연결되는 비아들을 갖도록 형성되되, 상기 접지 배선은 상기 비아들 중 일부와 전기적으로 연결되도록 형성되는 카메라 모듈의 제조 방법.
  11. 제 8 항에 있어서,
    상기 예비 렌즈 구조체를 형성하기 전에, 상기 이미지 센서 칩들의 후면들에 형성된 상기 접지 배선들의 하부에 도전성 볼들을 형성하는 것을 더 포함하는 카메라 모듈의 제조 방법.
  12. 제 8 항에 있어서,
    상기 접지 배선들을 형성하는 동안에 상기 이미지 센서 칩들의 후면들 상에 재배선들(re-interconnections)을 형성하는 카메라 모듈의 제조 방법.
  13. 제 8 항에 있어서,
    상기 도전성 하우징은 타이타늄막, 크롬막, 타이타늄 텅스텐막, 알루미늄막, 니켈막, 구리막, 은으로 이루어진 일 군에서 선택된 적어도 어느 하나로 형성되되, 상기 도전성 하우징은 스퍼터링, 기상(evaporation) 증착법 또는 전기도금법을 사용하여 형성되는 카메라 모듈의 제조 방법.
  14. 제 8 항에 있어서,
    상기 예비 필터 구조체는 상기 활성면 상에 개구부를 갖는 접착층 및 상기 접착층 상의 필터 웨이퍼를 구비하도록 형성되되, 상기 투명 필터 웨이퍼는 상기 활성면들에 형성되는 회로와 전기적으로 연결되는 필터 회로부들을 갖도록 형성되는 카메라 모듈의 제조 방법.
  15. 활성면 및 상기 활성면과 마주보는 후면을 갖는 이미지 센서 칩;
    상기 이미지 센서 칩의 측벽으로부터 상기 후면으로 연장되는 접지 배선;
    상기 활성면 상에 적층된 적어도 하나의 렌즈를 구비하는 수광부를 갖는 렌즈 구조체; 및
    상기 수광부를 제외한 상기 렌즈 구조체의 외벽과 아울러서 상기 접지 배선으로 연장되는 도전성 하우징을 포함하는 카메라 모듈.
  16. 제 15 항에 있어서,
    상기 이미지 센서 칩의 상기 측벽은 상기 활성면으로부터 상기 후면으로 갈수록 좁은 폭을 갖도록 경사지는 카메라 모듈.
  17. 제 15 항에 있어서,
    상기 이미지 센서 칩은 상기 활성면 상에 칩 패드들 및 상기 이미지 센서 칩을 관통하여 상기 칩 패드들과 전기적으로 연결되는 비아들을 갖도록 형성되되, 상기 접지 배선은 상기 비아들 중 일부와 전기적으로 연결되도록 형성되는 카메라 모듈.
  18. 제 15 항에 있어서,
    상기 이미지 센서 칩들의 후면들에 형성되는 상기 접지 배선들의 하부에 배치되는 도전성 볼들을 더 포함하는 카메라 모듈.
  19. 제 15 항에 있어서,
    상기 이미지 센서 칩들의 후면들 상에 배치되는 재배선들(re-interconnections)을 더 포함하되, 상기 후면 상의 상기 접지 배선은 상기 재배선들과 동일한 레벨에 형성되는 카메라 모듈.
  20. 제 15 항에 있어서,
    상기 도전성 하우징은 타이타늄막, 크롬막, 타이타늄 텅스텐막, 알루미늄막, 니켈막, 구리막, 은으로 이루어진 일 군에서 선택된 적어도 어느 하나로 형성되는 카메라 모듈.
  21. 제 15 항에 있어서,
    상기 활성면 상에 개구부를 갖는 접착층; 및
    상기 접착층 상의 필터 기판을 더 포함하되, 상기 필터 기판은 상기 활성면에 형성되는 회로와 전기적으로 연결되는 필터 회로부를 갖도록 형성되는 카메라 모듈.
  22. 이미지를 촬영하는 카메라 모듈, 상기 카메라 모듈로부터 촬영된 이미지에 대하여 데이터 처리하는 프로세서, 상기 프로세서와 데이터 통신을 수행하여 상기 데이터화된 이미지를 저장하는 메모리 유닛, 상기 프로세서와 데이터 통신을 수행하는 입/출력 장치를 갖는 전자 시스템에 있어서, 상기 카메라 모듈은
    활성면 및 상기 활성면과 마주보는 후면을 갖는 이미지 센서 칩;
    상기 이미지 센서 칩의 측벽으로부터 상기 후면으로 연장되는 접지 배선;
    상기 활성면 상에 적층된 적어도 하나의 렌즈를 구비하는 수광부를 갖는 렌즈 구조체; 및
    상기 수광부를 제외한 상기 렌즈 구조체의 외벽과 아울러서 상기 접지 배선으로 연장되는 도전성 하우징을 포함하는 전자 시스템.
KR1020080033544A 2008-04-11 2008-04-11 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈및 상기 카메라 모듈을 포함하는 전자 시스템 KR20090108233A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080033544A KR20090108233A (ko) 2008-04-11 2008-04-11 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈및 상기 카메라 모듈을 포함하는 전자 시스템
US12/381,489 US20090256931A1 (en) 2008-04-11 2009-03-12 Camera module, method of manufacturing the same, and electronic system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033544A KR20090108233A (ko) 2008-04-11 2008-04-11 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈및 상기 카메라 모듈을 포함하는 전자 시스템

Publications (1)

Publication Number Publication Date
KR20090108233A true KR20090108233A (ko) 2009-10-15

Family

ID=41163661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080033544A KR20090108233A (ko) 2008-04-11 2008-04-11 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈및 상기 카메라 모듈을 포함하는 전자 시스템

Country Status (2)

Country Link
US (1) US20090256931A1 (ko)
KR (1) KR20090108233A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10359193A1 (de) * 2003-12-17 2005-07-28 Hella Kgaa Hueck & Co. Kameraanordnung und Verfahren zur Justierung einer Kameraanordnung
US8450821B2 (en) * 2009-03-26 2013-05-28 Micron Technology, Inc. Method and apparatus providing combined spacer and optical lens element
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
US8351219B2 (en) * 2009-09-03 2013-01-08 Visera Technologies Company Limited Electronic assembly for an image sensing device
US20110101480A1 (en) * 2009-11-03 2011-05-05 Chuan-Hui Yang Compact camera module and method for fabricating the same
JP5566093B2 (ja) * 2009-12-18 2014-08-06 キヤノン株式会社 固体撮像装置
CN102194835A (zh) * 2010-03-01 2011-09-21 奇景光电股份有限公司 晶圆级镜头模块及其制造方法、晶圆级摄影机
KR101712364B1 (ko) * 2010-05-18 2017-03-07 삼성전자주식회사 카메라 모듈 및 이의 제조 방법
KR101789765B1 (ko) * 2010-12-16 2017-11-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9075182B2 (en) * 2011-06-03 2015-07-07 VisEra Technology Company Limited Camera module and spacer of a lens structure in the camera module
JP5730678B2 (ja) * 2011-06-13 2015-06-10 オリンパス株式会社 撮像装置及びこれを用いた電子機器
US9398272B2 (en) * 2012-11-07 2016-07-19 Google Inc. Low-profile lens array camera
EP2804077A3 (en) * 2013-04-29 2015-08-05 Dyna Image Corporation Motion Sensing Device
CN104123179A (zh) 2013-04-29 2014-10-29 敦南科技股份有限公司 中断控制方法及其电子系统
US9094593B2 (en) * 2013-07-30 2015-07-28 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules that have shielding to reduce light leakage or stray light, and fabrication methods for such modules
WO2015076750A1 (en) * 2013-11-22 2015-05-28 Heptagon Micro Optics Pte. Ltd. Compact optoelectronic modules
US9584709B2 (en) * 2015-02-17 2017-02-28 Microsoft Technology Licensing, Llc Actuator housing for shielding electromagnetic interference
JP6964071B2 (ja) * 2015-08-27 2021-11-10 ヘプタゴン・マイクロ・オプティクス・プライベート・リミテッドHeptagon Micro Optics Pte. Ltd. ウエハ積層体、および、光学アセンブリを製造するためのウエハレベルの方法
WO2017146645A1 (en) * 2016-02-22 2017-08-31 Heptagon Micro Optics Pte. Ltd. Thin optoelectronic modules with apertures and their manufacture
US11101140B2 (en) 2017-11-10 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
TWI679484B (zh) * 2018-01-05 2019-12-11 大陸商信泰光學（深圳）有限公司 鏡頭裝置（二）

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
DE60335554D1 (de) * 2002-05-20 2011-02-10 Imagerlabs Inc Bilden einer integrierten mehrsegmentschaltung mit isolierten substraten
EP1543564A2 (en) * 2002-09-17 2005-06-22 Koninklijke Philips Electronics N.V. Camera device, method of manufacturing a camera device, wafer scale package
JP2004200965A (ja) * 2002-12-18 2004-07-15 Sanyo Electric Co Ltd カメラモジュール及びその製造方法
JP2005348275A (ja) * 2004-06-04 2005-12-15 Sharp Corp 撮像素子およびカメラモジュール
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
KR100785488B1 (ko) * 2005-04-06 2007-12-13 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
JP2007012995A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 超小型カメラモジュール及びその製造方法
TW200803449A (en) * 2006-06-02 2008-01-01 Visera Technologies Co Ltd Image sensing device and package method therefor
KR100800486B1 (ko) * 2006-11-24 2008-02-04 삼성전자주식회사 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
US7679167B2 (en) * 2007-01-08 2010-03-16 Visera Technologies Company, Limited Electronic assembly for image sensor device and fabrication method thereof
KR100809718B1 (ko) * 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US7829966B2 (en) * 2007-11-23 2010-11-09 Visera Technologies Company Limited Electronic assembly for image sensor device

Also Published As

Publication number Publication date
US20090256931A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
KR20090108233A (ko) 카메라 모듈의 제조 방법, 이에 의해 제작된 카메라 모듈및 상기 카메라 모듈을 포함하는 전자 시스템
US7679167B2 (en) Electronic assembly for image sensor device and fabrication method thereof
KR101032182B1 (ko) 반도체 패키지 및 카메라 모듈
US10418395B2 (en) Methods of forming image sensor integrated circuit packages
US8513756B2 (en) Semiconductor package and manufacturing method for a semiconductor package as well as optical module
JP5150566B2 (ja) 半導体装置およびカメラモジュール
KR100959922B1 (ko) 카메라 모듈 및 그 제조방법
US20110304763A1 (en) Image sensor chip and camera module having the same
US20140103528A1 (en) Semiconductor device
US9635228B2 (en) Image sensors with interconnects in cover layer
US20150318323A1 (en) Image sensors with reduced stack height
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
US20060289733A1 (en) Stack-type image sensor module
JP2005348275A (ja) 撮像素子およびカメラモジュール
JP2009267122A (ja) 半導体装置
US9530818B2 (en) Image sensor integrated circuit package with reduced thickness
KR20080079086A (ko) 이미지 센서 모듈과 이를 구비한 카메라 모듈 및 그 제조방법
CN111627941B (zh) Cmos图像传感器封装模块及其形成方法、摄像装置
JP4292383B2 (ja) 光デバイスの製造方法
CN111627940B (zh) Cmos图像传感器封装模块及其形成方法、摄像装置
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
US8956909B2 (en) Method of fabricating an electronic device comprising photodiode
CN113471152B (zh) 封装结构及封装方法、摄像头模组、电子设备
US8835992B2 (en) Electronic device comprising electrical contact pads
KR20110093452A (ko) 카메라 모듈과, 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid