DE10062399B4 - Hochtemperaturtaugliches Multilayer-Kontaktsystem - Google Patents

Hochtemperaturtaugliches Multilayer-Kontaktsystem Download PDF

Info

Publication number
DE10062399B4
DE10062399B4 DE2000162399 DE10062399A DE10062399B4 DE 10062399 B4 DE10062399 B4 DE 10062399B4 DE 2000162399 DE2000162399 DE 2000162399 DE 10062399 A DE10062399 A DE 10062399A DE 10062399 B4 DE10062399 B4 DE 10062399B4
Authority
DE
Germany
Prior art keywords
metallization
layer
chromium
contact system
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2000162399
Other languages
English (en)
Other versions
DE10062399A1 (de
Inventor
Dr. Freytag Jürgen
Dipl.-Phys. Getto Ralf
Prof. Dr. Oechsner Hans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Priority to DE2000162399 priority Critical patent/DE10062399B4/de
Publication of DE10062399A1 publication Critical patent/DE10062399A1/de
Application granted granted Critical
Publication of DE10062399B4 publication Critical patent/DE10062399B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Multilayer-Kontaktsystem für Halbleiterbauelemente, bei dem auf ein Sillizium-Karbid (SiC) Halbleitersubstrat a) zunächst eine Kontaktmetallisierung abgeschieden ist, b) auf die Kontaktmetallisierung eine Barriereschicht zur Verhinderung von Interdiffusionsvorgängen abgeschieden ist, c) auf die Barriereschicht eine Bondmetallisierung abgeschieden ist und die Bondmetallisierung mit einem Bondpad ausgeformt ist und d) eine Schutzmetallisierung aus einem Verbundmaterial aus Chrom und Edelmetall oder aus einer Chrom-Edelmetall-Legierung abgeschieden ist, wobei die Barriereschicht aus einem dreilagigen Schichtaufbau mit zwei äußeren Lagen Chrom und einer mittleren Lage aus Molybdän oder Wolfram (CrMoCr, CrWCr) besteht.

Description

  • Die Erfindung betrifft ein Erzeugnis mit den Merkmalen des unabhängigen Anspruchs.
  • Für die Verdrahtung auf einem Chip wird üblicherweise ein gut leitfähiges Metall verwendet. Bei Silizium Halbleiterchips ist dies vorzugsweise Aluminium (Al) oder eine niedrig legierte Al-Legierung. Diese Metallisierung kann allerdings bei Silizium-Karbid-Halbleiterchips (SiC-Halbleiterchips) für Hochtemperaturanwendungen über 250°C nicht eingesetzt werden, da oberhalb von 250°C die Elektromigrationsbeständigkeit von bekannten Al-Legierungen völlig unzureichend ist. Eine Alternative wäre Wolfram (W), welches in Ausnahmefällen bereits bei Si-Halbleiterchips angewendet wird. Allerdings hat Wolfram für die Kontaktierung mittels Drahtbonden ungünstige Eigenschaften. Für das Drahtbonden von Halbleiterbauelementen ist eine Metalloberfläche notwendig, die mit dem Bonddraht eine Thermokompressionsschweißverbindung oder eine Reibschweißverbindung eingehen kann. Deshalb wird für die Bondmetallisierung bei bekannten Halbleiterbauelementen ein Edelmetall bevorzugt. Edelmetalle sind oxidationsbeständig, haben eine gute elektrische Leitfähigkeit und sind gut schweißbar. Die Edelmetalle bilden zwar keine Oxide, lassen aber den Sauerstoff hindurch diffundieren, so dass bei Einsatztemperaturen über 250°C im Halbleiterbauelement tiefer liegende Metalle oxidiert werden.
  • Die US 6 111 317 A offenbart ein Multilayer-Kontaktsystem, bei dem auf ein Halbleitersubstrat zunächst eine Kontaktmetallisierung abgeschieden ist. Auch eine Barriereschicht ist in dieser Druckschrift gezeigt.
  • Aus der US 6 479 900 B1 ist es bekannt, zwischen einer Kontaktmetallisierung und weiteren Metallschichten eine Barriereschicht vorzusehen.
  • Die US 5 557 148 A und US 5 385 855 A zeigen allgemeinen Stand der Technik.
  • Aus der US 4 963 510 A ist eine zweilagige Barriereschicht bekannt.
  • Aus der JP 2000/331957 A ist TiN als Material für eine Barriereschicht bekannt.
  • Ausgehend von dem vorbeschriebenen Stand der Technik stellt sich die erfindungsgemäße Aufgabe einen Kontaktaufbau für Halbleiterbauelemente anzugeben, der auch bei Einsatztemperaturen über 250°C thermisch stabil ist und die Oxidation von Metallkontakten oder die Sauerstoffdiffusion durch den Kontaktaufbau zuverlässig verhindert.
  • Erfindungsgemäß wird diese Aufgabe gelöst durch die Merkmale des unabhängigen Anspruchs. Weitere vorteilhafte Ausführungsformen sind in der Beschreibung und in den Unteransprüchen enthalten.
  • Die Lösung gelingt durch einen Multilayer Kontaktaufbau aus mehreren Schichten. Auf dem SiC-Halbleitersubstrat wird zunächst eine Kontaktmetallisierung aufgebracht. Die Kontaktmetallisierung wird mit einer Barriereschicht versehen, die verhindert, dass durch Interdiffusion aus den darüberliegenden Schichten Atome in die Kontaktmetallisierung hinein diffundieren können. Dabei wird die Kontaktmetallisierung vollständig von der Barriereschicht abgedeckt. Auf die Barriereschicht wird eine Bondmetallisierung, vorzugsweise mit einer Schutzmetallisierung, aufgebracht, die eine Kontaktierung des Halbleiterbauelementes mittels Bonddrähten erlaubt. Die Bonddrahtkontaktfläche, das sogenannte Bondpad, als Bestandteil der Bondmetallisierung ist in einer vorteilhaften Ausführungsform gegenüber dem vertikalen Kontaktaufbau seitlich versetzt. Hierdurch ist es möglich, den vertikalen Kontaktaufbau oberhalb der Bondmetallisierung mit weiteren Schichten zu versehen. Mit Ausnahme des Bondpads wird der gesamte Kontaktaufbau vorzugsweise mit einer dielektrischen Passivierung abgedeckt.
  • Die Barriereschicht besteht aus einem dreilagigen Schichtaufbau mit zwei äußeren Lagen Chrom und einer mittleren Lage aus Molybdän oder Wolfram (CrMoCr, CrWCr).
  • In einer anderen Ausführungsform wird die Bondmetallisierung und die Schutzmetallisierung in getrennten Prozessschritten aufgebracht, wobei zwischen dem Aufbringen der Bondmetallisierung und der Schutzschicht eine dielektrische Passivierung im Bereich außerhalb des Bondpads abgeschieden wird.
  • Mit der Erfindung werden hauptsächlich die folgenden Vorteile erzielt: Mit dem erfindungsgemäßen Kontaktaufbau können insbesondere SiC-Halbleiterbauelemente auch in Hochtemperaturanwendungen in einem Temperaturbereich zwischen schen 250°C und 600°C über längere Zeit eingesetzt werden, ohne dass durch Oxidation oder durch Sauerstoffdiffusion eine Schädigung der Kontakte des Halbleiterbauelementes eintritt.
  • Die Kontaktierung der Halbleiterbauelemente kann weiterhin mit an sich bekannten Bonddrahtkontaktierungen über Reibschweißverbindungen oder Thermokompressions-Schweißverbindungen ausgeführt werden. Der Kontaktaufbau selbst kann ebenfalls mit an sich bekannten und gängigen Dünnschichtabscheideverfahren hergestellt werden. Der erfindungsgemäße Kontaktaufbau wird also mit Vorteil mit bekannten und bewährten Prozesstechnologien realisiert.
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand von Zeichnungen dargestellt und näher erläutert. Es zeigen:
  • 1 schematisch ein Schnittbild eines erfindungsgemäßen Kontaktaufbaus, bei dem die Kontaktmetallisierung nach dem Aufwachsen einer SiO2-Schicht und Freiätzen der Kontaktstrukturen aufgebracht wird;
  • 2 schematisch ein Schnittbild eines erfindungsgemäßen Kontaktaufbaus, bei dem die Kontaktmetallisierung auf das Halbleitersubstrat aufgebracht wird, bevor auf das SiC-Halbleitersubstrat eine SiO2-Schicht aufgewachsen wird.
  • 1 zeigt ein erfindungsgemäßes Ausführungsbeispiel. Gezeigt ist ein Teilschnitt aus einem SiC Wafer, der mit verschiedenen Dotierungen versehen sein kann. Auch können mehrere Schichten unterschiedlicher Dotierungen übereinander angeordnet sein. Mit einem vorbereiteten Trench können die einzelnen Halbleiterbauelemente auf dem Chip voneinander abgetrennt und am Ende des Herstellungsprozesses entlang des Trench vereinzelt werden. Auf der obersten Halbleiterschicht ist in üblicherweise eine SiO2-Schicht aufgewachsen worden, in die die Kontaktstrukturen durch Freiätzen eingebracht wurden. In die freigeätzte Kontaktstruktur ist eine Kontaktmetallisierung abgeschieden. Die Kontaktmetallisierung besteht im Falle eines n-dotierten SiC Substrates aus einer Titansilizid-Verbindung, vorzugsweise aus TiSi2. Im Falle eines p-dotierten SiC-Substrates besteht die Kontaktmetallisierung aus einer Aluminium-Nickel-Legierung. Im Falle der Hochtemperaturanwendung wird bevorzugt eine Aluminium-Nickel Verbindung mit einem Aluminium Anteil im Bereich von 40 at% bis 60 at% (Atomprozent) gewählt. Die intermetallische Phase einer Aluminium-Nickel Verbindung ist eine ganz besonders bevorzugte Legierung für die Kontaktmetallisierung eines p-dotierten SiC-Substrates.
  • Auf die Kontaktmetallisierung wird eine Barriereschicht abgeschieden. Als Barrierewerkstoff zur Unterdrückung von Interdiffusion werden für hohe Einsatztemperaturen der Halbleiterbauelemente Molybdän (Mo) oder Wolfram (W) verwendet. Die sperrenden Eigenschaften dieser beiden Metalle wirken sich allerdings hinsichtlich der Haftung der Barriereschichten auf den Kontaktmetallisierungen und hinsichtlich der Haftung weiterer Schichten auf den Barriereschichten ungünstig aus. Molybdän- oder Wolfram Oberflächen eignen sich schlecht als Haftvermittler für die Abscheidung weiterer Schichten. Für höhere Einsatztemperaturen der Halbleiterbauelemente werden deshalb bei dem Kontaktaufbau zusätzliche Chrom-Schichten zur Steigerung der Haftfestigkeit eingebracht. Allerdings ist es erforderlich, die Schichtdicke der Chrom-Schicht zu begrenzen, da Chrom, insbesondere bei dickeren Schichten, zu einem spröden Verhalten neigt, was zu Schichtabhebungen führen kann. Das Abscheideverfahren für die Chrom-Schicht muss gewährleisten, dass sauerstofffrei gearbeitet wird. Die Schichtdicke der Chromschicht sollte 100 Nanometer nicht übersteigen.
  • Alternativ zu einem Zweischicht-Aufbau aus einer Chrom-Schicht und einer 20 bis 800 Nanometer dicke Wolfram- oder Molybdän-Schicht, kann vorzugsweise für die Barriereschicht auch ein dreischichtiger Aufbau der Schichtfolge Chrom-Molybdän-Chrom oder Chrom-Wolfram-Chrom eingesetzt sein. Die mittlere Molybdän- oder Wolfram-Schicht hat eine Stärke von 20–800 Nanometer, vorzugsweise 400 Nanometer, während die beiden Chrom-Schichten eine Stärke von 20 bis 100 Nanometer, vorzugsweise 20 Nanometer haben.
  • Auf die Barriereschicht wird die Bondmetallisierung aufgebracht. Werkstoffe für die Bondmetallisierung sind Gold (Au) oder Platin (Pt). Für die Verdrahtung auf dem Halbleitersubstrat bzw. dem Chip wird die Bondmetallisierung mit einem Bondpad ausgeformt, wobei das Bondpad in einer besonderen Ausführungsform gegenüber dem vertikalen Schichtaufbau des Mulilayer-Kantaktsystems seitlich versetzt angeordnet ist. Hierdurch wird es mit Vorteil möglich, auf den Kontaktaufbau im Bereich außerhalb des Bondpads eine dielektrische Passivierung aufzubringen. Die Schichtdicke der Bondmetallisierung richtet sich nach der Stromstärke, die in der Verdrahtung fließen soll und nach der spezifischen Leitfähigkeit des gewählten Werkstoffes. Vorzugsweise wird die Bondmetallisierung in einer Schichtdicke zwischen 100 Nanometer bis 1500 Nanometer, besonders bevorzugt in einer Schichtdicke zwischen 500 Nanometer bis 1500 Nanometer und ganz besonders bevorzugt in einer Schichtdicke zwischen 300 Nanometer bis 500 Nanometer ausgeführt.
  • Für Einsatztemperaturen der Halbleiterbauelemente im Temperaturbereich bis 250 DEG C können Siliziumcarbid-Chips mit einer Bondmetallisierung aus Gold oder Platin ohne Schutzmetallisierung eingesetzt werden. Im Temperaturbereich von 250°C bis 600°C müssen SiC-Halbleiterbauelemente eingesetzt werden, deren Bondmetallisierung eine zusätzliche Schutzmetallisierungen aufweist. Die Edelmetalle bilden bei den gewünschten Einsatztemperaturen von 250°C bis 600°C zwar keine Oxide, lassen aber den Sauerstoff durch die Bondmetallisierung hindurch diffundieren, so dass die tiefer liegende Kontaktmetallisierung oxidiert werden würde. Deshalb ist es erforderlich, eine Schutzmetallisierung zu verwenden, die den Sauerstoffangriff bzw. Sauerstoffdurchtritt verhindert. Hierzu ist ein Metall, eine Legierung oder ein Verbundsystem aus mehreren Metallen oder Legierungen notwendig, die diese gewünschten Eigenschaften besitzen. In der Technik wird hierfür bevorzugt Chrom eingesetzt, das unter Reaktion mit Sauerstoff eine dichte für Sauerstoff undurchdringbare Oxidschicht bildet. Andererseits ist aber diese Chrom-Oxid-Schicht nicht mehr schweißbar und damit nicht mehr bondfähig, weshalb sie als Schutzmetallisierung für Halbleiterbauelemente ungeeignet ist. Für die Drahtbondeignung ist eine Metalloberfläche notwendig, die mit dem Bonddraht eine Thermokompressionsschweißverbindung oder eine Reibschweißverbindung eingehen kann.
  • In eine Ausführungsform des Kontaktaufbaus entsprechend der 1B kann diese zusätzliche Schutzmetallisierung auf die Bondmetallisierung aufgebracht sein, so dass die Passivierung des Kontaktaufbaus auf die Schutzmetallisierung aufgetragen wird. In der alternativen Ausführungsform der Schutzmetallisierung entsprechend der 1C wird die Schutzmetallisierung als abschließende Schicht des Kontaktaufbau auf die Passivierung aufgebracht. In diesem Fall befindet sich die Passivierung im Kontaktaufbau zwischen der Bondmetallisierung und der Schutzmetallisierung.
  • Erfindungsgemäß wird für die Schutzmetallisierung eine Kombination aus Chrom mit Gold oder Chrom mit Platin gewählt. Vorzugsweise wird eine Mulilayer-Schicht abgeschieden, in der sich Chrom und Edelmetallschichten abwechseln. Bei erhöhter Temperatur diffundieren die Schichten ineinander und bilden an der Oberfläche und damit auch an der Bondpadoberfläche eine Edelmetall-Legierung mit hohem Chrom-Anteil, die sowohl bondfähig als auch oxidationsbeständig und für Sauerstoff weitgehend undurchdringlich ist.
  • Für die Abscheidung der Schutzmetallisierung können die gängigen Dünnschichtabscheideverfahren verwendet werden. Dies bedeutet, dass entweder Multischichtsysteme aus alternierenden Schichten reiner Metalle als auch die Abscheidung von Legierungen zur Herstellung der Schutzmetallisierungen möglich ist. Bewahrt haben sich für die Schutzmetallisierung Schichtdicken und Schichtabfolgen von jeweils 10 bis 100 Nanometer Chrom alternierend mit 10 bis 100 Nanometer Gold oder Platin mit mindesten zwei Lagen Edelmetall und zwei Lagen Chrom oder vorzugsweise eine sechslagige alternierende Schichtabfolge mit jeweils drei 50 Nanometer dicken Lagen Edelmetall und drei 40 Nanometer dicken Lagen Chrom.
  • In einem bevorzugten Ausführungsbeispiel werden die Bereiche außerhalb des Bondpads zusätzlich mit einer Passivierung in Form einer dielektrischen Abdeckung geschützt. Die dielektrische Abdeckung besteht aus einer SiO2- oder SiN-Schicht und hat die in der Halbleitertechnik übliche Standarddicke.
  • In einer anderen Ausführungsform wird die Schutzmetallisierung nicht gemeinsam mit der Bondmetallisierung aufgebracht, sondern erst nach dem Aufbringen der dielektischen Schutzschicht in den Bereichen außerhalb der Bondpads in einem separaten Prozessschritt hergestellt (1C).
  • In der folgenden Tabelle sind die einzelnen Schichtabfolgen des erfindungsgemäßen Multilayer-Kontaktsystems nochmals in Kurzform zusammengefasst:
    Kontaktmetallisierung Schichtdicken
    TiSi 20 bis 800 nm, vorzugsweise 400 nm
    AlNi 20 bis 800 nm, vorzugsweise 400 nm
    Barriereschicht Schichtdicken
    Mo oder W 20 bis 800 nm, vorzugsweise 40 nm
    crMoCr oder CrWCr CrMo oder CrW, 20 bis 100 nm Mo oder W
    Bondmetallisierung Schichtdicken
    Au oder Pt 100 nm bis 1500 nm, vorzugsweise 300 bis 500 nm
    CrAu oder CrPt 20 bis 100 nm Cr; 100 bis 1500 nm Au oder Pt; vorzugsweise 20 nm Cr und 300 bis 500 nm Au oder Pt
    Schutzmetallisierung Schichtdicken
    CrAu-Mutlilayer oder CrPt-Mutlilayer Alternativ CrAu-Legierung oder CrPt-Legierung Jeweils 10 bis 100 nm Cr alternierend mit 10 bis 100 nm Edelmetall; Anzahl der Lagen mindestens 2 Cr und 2 Edelmetall höchstens G Lagen; vorzugsweise 40 nm Cr und 50 nm Edelmetall in jeweils 3 Lagen Alternativ CrAu-Legierung oder CrPt-Legierung mit bis zu 30 Gewichtsprozent Cr
    Dielektrische Abdeckung Schichtdicken
    SiO2- oder SiN-Passivierungen Standarddicken aus der Si-Halbleitertechnik
  • 2 mit den Teilfiguren A, B, C zeigt ein alternatives Ausführungsbeispiel eines erfindungsgemäßen Multilayer-Kontaktsystems. Schichtaufbau und Schichtabfolge an sich sind identisch mit dem Ausführungsbeispielen der 1A, B, C, jedoch wird in denn Ausführungsbeispiel der 2 auf das Halbleitersubstrat zunächst die Kontaktmetallisierung aufgebracht, bevor die isolierende SiO2-Schicht auf die Substrat Oberfläche aufwächst. Der weitere Herstellungsprozess des Kontaktaufbaus ist identisch mit dem Ausführungsbeispiel aus 1.

Claims (12)

  1. Multilayer-Kontaktsystem für Halbleiterbauelemente, bei dem auf ein Sillizium-Karbid (SiC) Halbleitersubstrat a) zunächst eine Kontaktmetallisierung abgeschieden ist, b) auf die Kontaktmetallisierung eine Barriereschicht zur Verhinderung von Interdiffusionsvorgängen abgeschieden ist, c) auf die Barriereschicht eine Bondmetallisierung abgeschieden ist und die Bondmetallisierung mit einem Bondpad ausgeformt ist und d) eine Schutzmetallisierung aus einem Verbundmaterial aus Chrom und Edelmetall oder aus einer Chrom-Edelmetall-Legierung abgeschieden ist, wobei die Barriereschicht aus einem dreilagigen Schichtaufbau mit zwei äußeren Lagen Chrom und einer mittleren Lage aus Molybdän oder Wolfram (CrMoCr, CrWCr) besteht.
  2. Multilayer Kontaktsystem nach Anspruch 1, bei dem das Bondpad gegenüber dem vertikalen Kontaktaufbau seitlich versetzt ist.
  3. Multilayer-Kontaktsystem nach Anspruch 2, bei dem der Bereich außerhalb der Bondpads zusätzlich mit einer Passivierung geschützt ist.
  4. Multilayer-Kontaktsystem nach Anspruch 2, bei dem im Bereich außerhalb des Bondpads zwischen Bondmetallisierung und Schutzmetallisierung eine Passivierung angeordnet ist.
  5. Multilayer-Kontaktsystem nach Anspruch 1, bei dem auf die Bondmetallisierung eine zusätzliche Schutzmetallisierung aufgebracht ist.
  6. Multilayer-Kontaktsystem nach Anspruch 1, bei dem die Kontaktmetallisierung in eine in einer SiO2-Schicht freigeätzte Kontaktstruktur abgeschieden ist.
  7. Multilayer-Kontaktsystem nach Anspruch 1, bei dem die Kontaktmetallisierung auf dem Halbleitersubstrat abgeschieden ist, bevor eine SiO2-Schicht aufgewachsen ist.
  8. Multilayer-Kontaktsystem nach einem der Ansprüche 1 bis 7, bei dem die Schutzmetalliserung aus einem mehrlagigen alternierenden Schichtaufbau aus jeweils 10 bis 100 Nanometer dicken Lagen Chrom und 10 bis 100 Nanometer dicken Lagen Edelmetall besteht.
  9. Multilayer-Kontaktsystem nach einem der Ansprüche 1 bis 7, bei dem die Schutzmetalliserung aus einem alternierenden sechslagigen Schichtaufbau mit jeweils drei 40 Nanometer dicken Lagen Chrom und drei 50 Nanometer dicken Lagen Edelmetall besteht.
  10. Multilayer-Kontaktsystem nach einem der Ansprüche 1 bis 7, bei dem die Schutzmetalliserung aus einer Legierung auf Edelmetall und Chrom besteht mit einem Chromgehalt von bis zu 30 Gewichtsprozent.
  11. Multilayer-Kontaktsystem nach einem der Ansprüche 1 bis 10, bei dem das Edelmetall Gold oder Platin ist.
  12. Multilayer-Kontaktsystem nach einem der Ansprüche 1 bis 11, bei dem die Barriereschicht aus einem zweilagigen Schichtaufbau mit einer Chrom-Schicht und einer Schicht aus Molybdän oder Wolfram besteht.
DE2000162399 2000-12-14 2000-12-14 Hochtemperaturtaugliches Multilayer-Kontaktsystem Expired - Lifetime DE10062399B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000162399 DE10062399B4 (de) 2000-12-14 2000-12-14 Hochtemperaturtaugliches Multilayer-Kontaktsystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000162399 DE10062399B4 (de) 2000-12-14 2000-12-14 Hochtemperaturtaugliches Multilayer-Kontaktsystem

Publications (2)

Publication Number Publication Date
DE10062399A1 DE10062399A1 (de) 2002-06-20
DE10062399B4 true DE10062399B4 (de) 2013-10-31

Family

ID=7667175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000162399 Expired - Lifetime DE10062399B4 (de) 2000-12-14 2000-12-14 Hochtemperaturtaugliches Multilayer-Kontaktsystem

Country Status (1)

Country Link
DE (1) DE10062399B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119756B2 (ja) * 2006-06-30 2013-01-16 株式会社デンソー 配線基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963510A (en) * 1987-11-02 1990-10-16 Texas Instruments Incorporated Method and apparatus for providing interconnection between metallization layers on semiconductors devices
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5557148A (en) * 1993-03-30 1996-09-17 Tribotech Hermetically sealed semiconductor device
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
JP2000331957A (ja) * 1999-05-17 2000-11-30 Anelva Corp Ｃｕ配線膜形成方法
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963510A (en) * 1987-11-02 1990-10-16 Texas Instruments Incorporated Method and apparatus for providing interconnection between metallization layers on semiconductors devices
US5557148A (en) * 1993-03-30 1996-09-17 Tribotech Hermetically sealed semiconductor device
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000331957A (ja) * 1999-05-17 2000-11-30 Anelva Corp Ｃｕ配線膜形成方法

Also Published As

Publication number Publication date
DE10062399A1 (de) 2002-06-20

Similar Documents

Publication Publication Date Title
DE1965546C3 (de) Halbleiterbauelement
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
JPS6297360A (ja) 半導体装置のボンデイングワイヤ用表面被覆高純度銅極細線
EP0199078B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
DE102010031993B4 (de) Verfahren zur Herstellung eines Bonddrahtes, Bonddraht und Baugruppe, die einen solchen Bonddraht aufweist.
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE19734434C1 (de) Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
DE102008001226A1 (de) Bauteil mit einem metallisierten Keramikkörper
DE10084995B4 (de) Verfahren und Vorrichtung zum Bilden einer Struktur unterhalb einer Bondmetallisierung
DE3823347A1 (de) Leistungs-halbleiterelement
DE112009004530B4 (de) Halbleitervorrichtung
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE10062399B4 (de) Hochtemperaturtaugliches Multilayer-Kontaktsystem
DE4232745A1 (de) Bonddraht zum Ultraschallbonden
DE102006043133B4 (de) Anschlusspad zu einem Kontaktieren eines Bauelements und Verfahren zu dessen Herstellung
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
WO2001001478A1 (de) Bauteil und verfahren zu dessen herstellung
DE102011053259B4 (de) Verfahren zur herstellung einer halbleiterstruktur
DE4123911C1 (de)
DE19954319C1 (de) Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung
DE102018122941A1 (de) Halbleiter-Die-Bondpad mit isolierendem Separator
DE19639438A1 (de) Halbleiterkörper mit Lotmaterialschicht
DE3343251C2 (de)
JPS59124765A (ja) 半導体装置
DE102016115338A1 (de) Ein Verfahren, eine Halbleitervorrichtung und eine Schichtanordnung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DAIMLERCHRYSLER AG, 70327 STUTTGART, DE

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 23/50 AFI20051017BHDE

8127 New person/name/address of the applicant

Owner name: DAIMLER AG, 70327 STUTTGART, DE

8127 New person/name/address of the applicant

Owner name: CREE, INC., DURHAM, N.C., US

8128 New person/name/address of the agent

Representative=s name: KLUIN, J., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 405

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140201

R071 Expiry of right