JPH03268393A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH03268393A JPH03268393A JP6762090A JP6762090A JPH03268393A JP H03268393 A JPH03268393 A JP H03268393A JP 6762090 A JP6762090 A JP 6762090A JP 6762090 A JP6762090 A JP 6762090A JP H03268393 A JPH03268393 A JP H03268393A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- thermal expansion
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 claims abstract description 53
- 229920001721 polyimide Polymers 0.000 claims abstract description 52
- 239000004642 Polyimide Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 20
- 230000035939 shock Effects 0.000 abstract description 8
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 230000035882 stress Effects 0.000 abstract description 4
- 238000005553 drilling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
層間絶縁膜にポリイミドを使用した多層配線基板に関し
、 熱衝撃および熱サイクルに対する層間絶縁膜の耐性強化
を目的とし、 層間絶縁膜が厚さ方向に少なくとも3層の多層膜にて形
成され、該多層膜が中心層膜の熱膨張係数に対しその上
層膜および下層膜の熱膨張係数が順次太き(なるように
、熱膨張係数の異なるポリイミドを選択的に使用してな
ることを特徴とするまたは、 層間絶縁膜がポリイミド膜と無機質の絶縁膜とを交互に
積層した多層膜であることを特徴し構成する。
、 熱衝撃および熱サイクルに対する層間絶縁膜の耐性強化
を目的とし、 層間絶縁膜が厚さ方向に少なくとも3層の多層膜にて形
成され、該多層膜が中心層膜の熱膨張係数に対しその上
層膜および下層膜の熱膨張係数が順次太き(なるように
、熱膨張係数の異なるポリイミドを選択的に使用してな
ることを特徴とするまたは、 層間絶縁膜がポリイミド膜と無機質の絶縁膜とを交互に
積層した多層膜であることを特徴し構成する。
本発明は多層配線基板、特にポリイミドを使用し、熱応
力によるクラックが生じ難い層間絶縁膜の構成に関する
。
力によるクラックが生じ難い層間絶縁膜の構成に関する
。
第3図は従来の多層配線基板における層間絶縁膜を示す
断面図である。
断面図である。
第3図において、多層配線基板Iはセラミック等にてな
る耐熱性絶縁基板2の表面には下部導体3を形成し、下
部導体3を覆う層間絶縁膜4の上に上部導体5を形成す
る。上部導体5は層間絶縁膜4に設けられた透孔(バイ
アホール)7内において下部導体3に接続される。
る耐熱性絶縁基板2の表面には下部導体3を形成し、下
部導体3を覆う層間絶縁膜4の上に上部導体5を形成す
る。上部導体5は層間絶縁膜4に設けられた透孔(バイ
アホール)7内において下部導体3に接続される。
ポリイミドを使用した層間絶縁膜4は、スピンコードに
よりポリイミド液を塗布したのち焼成し形成されるポリ
イミドの単層にはピンホールができるため、一般にポリ
イミドを少な(とも2層に形成した構造であり、厚さが
20μm程度である。
よりポリイミド液を塗布したのち焼成し形成されるポリ
イミドの単層にはピンホールができるため、一般にポリ
イミドを少な(とも2層に形成した構造であり、厚さが
20μm程度である。
金属例えばクローム−銅−クロームの3層構造の導体3
および4の熱膨張係数が3〜l0XIO−6であるのに
対し、ポリイミド膜の熱膨張係数は3×10−3〜2X
10−’であり、電気的絶縁性に優れることから層間絶
縁膜4として広く利用されるポリイミド膜の熱膨張係数
は4XlO−5である。
および4の熱膨張係数が3〜l0XIO−6であるのに
対し、ポリイミド膜の熱膨張係数は3×10−3〜2X
10−’であり、電気的絶縁性に優れることから層間絶
縁膜4として広く利用されるポリイミド膜の熱膨張係数
は4XlO−5である。
しかしながら、熱膨張係数が4X10−5のポリイミド
は熱膨張係数がより大きいものより耐熱性が劣り、熱膨
張係数が約4XlO−’のポリイミドを使用した層間絶
縁膜4は、熱衝撃や熱サイクルが加えられたとき、上部
導体4の端部からのクラック6が発生し易いという問題
点があった。
は熱膨張係数がより大きいものより耐熱性が劣り、熱膨
張係数が約4XlO−’のポリイミドを使用した層間絶
縁膜4は、熱衝撃や熱サイクルが加えられたとき、上部
導体4の端部からのクラック6が発生し易いという問題
点があった。
前記問題点の除去を目的とする本発明は、その実施例を
示す第1図および第2図によれば、層間絶縁膜12にポ
リイミドを使用した多層配線基板11であって、 層間絶縁膜12が厚さ方向に少なくとも3層の多層膜に
て形成され、該多層膜が中心層膜14の熱膨張係数に対
しその上層膜15および下層膜13の熱膨張係数が大き
くなるように、熱膨張係数の異なるポリイミドを選択的
に使用してなることを第1の特徴とするまたは、 層間絶縁膜22にポリイミドを使用した多層配線基板2
1であって、 層間絶縁膜22が、ポリイミド膜24.26.28と無
機質の絶縁膜23.25.27.29とを交互に積層し
た多層膜であることを第2の特徴とするものである。
示す第1図および第2図によれば、層間絶縁膜12にポ
リイミドを使用した多層配線基板11であって、 層間絶縁膜12が厚さ方向に少なくとも3層の多層膜に
て形成され、該多層膜が中心層膜14の熱膨張係数に対
しその上層膜15および下層膜13の熱膨張係数が大き
くなるように、熱膨張係数の異なるポリイミドを選択的
に使用してなることを第1の特徴とするまたは、 層間絶縁膜22にポリイミドを使用した多層配線基板2
1であって、 層間絶縁膜22が、ポリイミド膜24.26.28と無
機質の絶縁膜23.25.27.29とを交互に積層し
た多層膜であることを第2の特徴とするものである。
上記手段において第1の特徴を具えた多層配線基板に熱
衝撃や熱ストレスが加えられたとき、層間絶縁膜におけ
る内部応力の分布は、層間絶縁膜12内において厚さ方
向に従来構成のものより緩やかになり、そのことによっ
て層間絶縁膜のクラックが防止される。
衝撃や熱ストレスが加えられたとき、層間絶縁膜におけ
る内部応力の分布は、層間絶縁膜12内において厚さ方
向に従来構成のものより緩やかになり、そのことによっ
て層間絶縁膜のクラックが防止される。
さらに、上記手段において第2の特徴を具えた多層配線
基板に熱衝撃や熱ストレスが加えられたとき、層間絶縁
膜膜に生じる歪は無機質絶縁膜によって抑制され、その
ことによって層間絶縁膜のクラックが防止される。
基板に熱衝撃や熱ストレスが加えられたとき、層間絶縁
膜膜に生じる歪は無機質絶縁膜によって抑制され、その
ことによって層間絶縁膜のクラックが防止される。
以下に、図面を用いて本発明の実施例による多層配線基
板を説明する。
板を説明する。
第1図は本発明の一実施例による多層配線基板の断面図
、第2図は本発明の他の実施例による多層配線基板の断
面図である。
、第2図は本発明の他の実施例による多層配線基板の断
面図である。
第1図において、熱膨張係数が異なるポリイミドを多層
にした層間絶縁膜12の形成された多層配線基板11は
、絶縁基板2の表面に下部導体3を形成し、下部導体4
を覆う層間絶縁膜12の上に上部導体5を形成してなる
。
にした層間絶縁膜12の形成された多層配線基板11は
、絶縁基板2の表面に下部導体3を形成し、下部導体4
を覆う層間絶縁膜12の上に上部導体5を形成してなる
。
層間絶縁膜12は、第1のポリイミド膜13.第2のポ
リイミド膜14.第3のポリイミド膜15の3層構成で
ある。
リイミド膜14.第3のポリイミド膜15の3層構成で
ある。
層間絶縁膜12に設けられる透孔(バイアホール)7は
、例えばポリイミド膜13.14.15を3層に被着し
たのち3層間時に穿孔するまたは、各ポリイミド膜13
に穿孔したのちポリイミド膜14を被着・穿孔し、しか
るのちポリイミド膜15を被着・穿孔する。
、例えばポリイミド膜13.14.15を3層に被着し
たのち3層間時に穿孔するまたは、各ポリイミド膜13
に穿孔したのちポリイミド膜14を被着・穿孔し、しか
るのちポリイミド膜15を被着・穿孔する。
第2のポリイミド膜I4は、例えば熱膨張係数が4X1
0−5のポリイミドを厚さ約10μmに形成し、第1の
ポリイミド膜13および第3のポリイミド膜15には、
第2のポリイミド膜14より熱膨張係数が大きいポリイ
ミド、例えば熱膨張係数が4X10−’のポリイミドを
例えば厚さ約5μmに形成する。
0−5のポリイミドを厚さ約10μmに形成し、第1の
ポリイミド膜13および第3のポリイミド膜15には、
第2のポリイミド膜14より熱膨張係数が大きいポリイ
ミド、例えば熱膨張係数が4X10−’のポリイミドを
例えば厚さ約5μmに形成する。
このように構成された多層配線基板11の層間絶縁膜I
2は、熱衝撃や熱ストレスによる内部応力の分布が、層
間絶縁膜12内において厚さ方向に従来の層間絶縁膜4
より緩やかになり、クラックの発生が防止される。
2は、熱衝撃や熱ストレスによる内部応力の分布が、層
間絶縁膜12内において厚さ方向に従来の層間絶縁膜4
より緩やかになり、クラックの発生が防止される。
第2図において、無機質(例えばSiO□又はSiN等
)の絶縁膜を介在せしめた多層のポリイミド膜よりなる
層間絶縁膜の形成された多層配線基板21は、絶縁基板
2の表面に下部導体3を形成し、下部導体3を覆う層間
絶縁膜22の上に上部導体4を形成してなる。
)の絶縁膜を介在せしめた多層のポリイミド膜よりなる
層間絶縁膜の形成された多層配線基板21は、絶縁基板
2の表面に下部導体3を形成し、下部導体3を覆う層間
絶縁膜22の上に上部導体4を形成してなる。
層間絶縁膜22は第1の無機質絶縁膜23.第1のポリ
イミド膜24.第2の無機質絶縁膜25.第2のポリイ
ミド膜26.第3の無機質絶縁膜27.第3のポリイミ
ド膜28.第4の無機質絶縁膜29の7層構成である。
イミド膜24.第2の無機質絶縁膜25.第2のポリイ
ミド膜26.第3の無機質絶縁膜27.第3のポリイミ
ド膜28.第4の無機質絶縁膜29の7層構成である。
層間絶縁膜22に設けられる透孔(バイアホール)7は
、例えば各無機質絶縁膜23.25.27.29とポリ
イミド膜24.26.28とを積層したのちそれらを同
時に穿孔するまたは、各無機質絶縁膜23.25.27
.29とポリイミド膜24.26.28について被着・
穿孔を繰り返しして形成させる。
、例えば各無機質絶縁膜23.25.27.29とポリ
イミド膜24.26.28とを積層したのちそれらを同
時に穿孔するまたは、各無機質絶縁膜23.25.27
.29とポリイミド膜24.26.28について被着・
穿孔を繰り返しして形成させる。
熱膨張係数が4XIO−’のポリイミドを使用したポリ
イミド膜24.26.28の厚さは例えば5μm程度で
あり、ポリイミド膜24.26.28の形成に対する耐
熱性を必要とするする各無機質絶縁膜23.25.27
゜29は、例えばSiO□(又はSiN等)のスパッタ
リングにて厚さ1μm程度に形成する。
イミド膜24.26.28の厚さは例えば5μm程度で
あり、ポリイミド膜24.26.28の形成に対する耐
熱性を必要とするする各無機質絶縁膜23.25.27
゜29は、例えばSiO□(又はSiN等)のスパッタ
リングにて厚さ1μm程度に形成する。
このように構成された多層配線基板21の層間絶縁膜2
2は、熱衝撃や熱ストレスによるポリイミド膜24.2
6.28の歪を無機質絶縁膜23.25.27.29が
抑制し、そのことによってクラックが発生しないように
なる。
2は、熱衝撃や熱ストレスによるポリイミド膜24.2
6.28の歪を無機質絶縁膜23.25.27.29が
抑制し、そのことによってクラックが発生しないように
なる。
以上説明したように本発明によれば、熱膨張係数が異な
るポリイミドの多層に層間絶縁膜を構成した多層配線基
板は、層間絶縁膜における内部応力の分布が従来構成の
ものより緩やかになり、そのことによって層間絶縁膜の
クラックが防止される。
るポリイミドの多層に層間絶縁膜を構成した多層配線基
板は、層間絶縁膜における内部応力の分布が従来構成の
ものより緩やかになり、そのことによって層間絶縁膜の
クラックが防止される。
また、無機質絶縁膜とポリイミド膜とを交互に積層し層
間絶縁膜を構成した多層配線基板は、層間絶縁膜膜に生
じる歪を無機質絶縁膜が抑制し、そのことによって層間
絶縁膜のクラックが防止される。
間絶縁膜を構成した多層配線基板は、層間絶縁膜膜に生
じる歪を無機質絶縁膜が抑制し、そのことによって層間
絶縁膜のクラックが防止される。
3は下部導体、
5は上部導体、
11.21は多層配線基板、
12、22は層間絶縁膜、
13は層間絶縁膜12の下層膜、
14は層間絶縁膜12の中心層膜、
15は層間絶縁膜12の上層膜、
23、25.27.29は層間絶縁膜22の無機質絶縁
膜、24、26.28は層間絶縁膜22のポリイミド膜
、を示す。
膜、24、26.28は層間絶縁膜22のポリイミド膜
、を示す。
第1図は本発明の一実施例による多層配線基板、第2図
は本発明の他の実施例による多層配線基板、 第3図は従来の多層配線基板、 である。 図中において、
は本発明の他の実施例による多層配線基板、 第3図は従来の多層配線基板、 である。 図中において、
Claims (2)
- (1)層間絶縁膜(12)にポリイミドを使用した多層
配線基板(11)であって、 該層間絶縁膜(12)が厚さ方向に少なくとも3層の多
層膜にて形成され、該多層膜が中心層膜(14)の熱膨
張係数に対しその上層膜(15)および下層膜(13)
の熱膨張係数が順次大きくなるように、熱膨張係数の異
なるポリイミドを選択的に使用してなることを特徴とす
る多層配線基板。 - (2)層間絶縁膜(22)にポリイミドを使用した多層
配線基板(21)であって、 該層間絶縁膜(22)が、ポリイミド膜(24,26,
28)と無機質の絶縁膜(23,25,27,29)と
を交互に積層した多層膜であることを特徴とする多層配
線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6762090A JPH03268393A (ja) | 1990-03-16 | 1990-03-16 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6762090A JPH03268393A (ja) | 1990-03-16 | 1990-03-16 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03268393A true JPH03268393A (ja) | 1991-11-29 |
Family
ID=13350201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6762090A Pending JPH03268393A (ja) | 1990-03-16 | 1990-03-16 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03268393A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212332A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JPWO2012157373A1 (ja) * | 2011-05-16 | 2014-07-31 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
-
1990
- 1990-03-16 JP JP6762090A patent/JPH03268393A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212332A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US7936075B2 (en) * | 2008-03-05 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device and semiconductor device manufacturing method |
JPWO2012157373A1 (ja) * | 2011-05-16 | 2014-07-31 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
JP6114691B2 (ja) * | 2011-05-16 | 2017-04-12 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960026071A (ko) | 세라믹 다층 기판과 이것의 제조방법 | |
JPH03268393A (ja) | 多層配線基板 | |
JP2634469B2 (ja) | 配線基板 | |
JPS6049649A (ja) | 半導体集積回路装置 | |
JPH0612790B2 (ja) | 半導体装置 | |
JPH07283541A (ja) | 積層セラミック部品 | |
JPH061795B2 (ja) | 多層配線構造体 | |
JPH02177391A (ja) | 厚膜印刷多層配線基板 | |
JPH0689893A (ja) | 半導体装置 | |
JPH0787225B2 (ja) | 半導体素子実装用基板 | |
JP3750832B2 (ja) | 多層配線板 | |
JPH0590255A (ja) | 半導体装置 | |
JPH05218036A (ja) | 半導体装置 | |
JP2621579B2 (ja) | セラミック基板 | |
JPH0546998B2 (ja) | ||
JP2605524B2 (ja) | 薄膜多層回路基板 | |
JP2002319767A (ja) | 多層プリント基板 | |
JP2843401B2 (ja) | 多層構造配線基板 | |
JPH03149827A (ja) | 半導体装置 | |
JPH11126975A (ja) | 多層プリント基板とこの製造方法 | |
JPH01100998A (ja) | 多層配線基板 | |
JPS61150237A (ja) | 多層配線を有する電子装置 | |
JPH08162765A (ja) | 多層プリント配線板 | |
JPH0481878B2 (ja) | ||
JPH03149829A (ja) | 半導体装置 |