JPH03149827A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03149827A JPH03149827A JP28946989A JP28946989A JPH03149827A JP H03149827 A JPH03149827 A JP H03149827A JP 28946989 A JP28946989 A JP 28946989A JP 28946989 A JP28946989 A JP 28946989A JP H03149827 A JPH03149827 A JP H03149827A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interconnection
- wiring
- aluminum
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract 8
- 229910052782 aluminium Inorganic materials 0.000 claims abstract 8
- 238000013508 migration Methods 0.000 abstract description 11
- 230000005012 migration Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 26
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＡＬ多層配線構造の半導体装置におけるスト
レスマイグレーシミフに対して強靭な構造を有する構造
を提供するものである。
レスマイグレーシミフに対して強靭な構造を有する構造
を提供するものである。
［従来の技ｖｆＩ］
半導体装置の高密度集積化にともないＡＬ配線層の多層
化が標準的に行なわれるよ５になってきた。ところが、
配線の多層化によりストレスマイグレーションという新
しい絢題が発生してきた。
化が標準的に行なわれるよ５になってきた。ところが、
配線の多層化によりストレスマイグレーションという新
しい絢題が発生してきた。
ストレスマイクレーションは、主にモールドパッチ−ジ
を行なう製品に顕著にみられるが、実際には製造の過程
で起きている。第２図ＫＡＩ、２層配線を例に説明する
。下層ＡＬ配線層２仕に、層間絶縁＠２２が形成されｖ
ｘＡホールを介して下層ＡＬ配線層２１と接続された上
層ＡＬ配線層２５があり、保護膜としてパシペーシ璽ン
＠２４で覆われた構造の半導体装置では、これらの製造
工程特に上層Ａｉ、配線層の形成以降の工程に於ける熱
処理で、第２図の矢印で示したような圧縮応 力や引っ
張り応力などによるストレスが上層ムＬ配線２５４下層
ムＬ配線２１に加わる。この場合特に下層配線２５には
大きなストレスが加わるためＢ常ストレスマイグレージ
レは、この下層配線２１に生じることが多い。第５図に
その例を示す。下層配線層２１の進行方向に垂直に発生
してし１るノツチ２５が、ストレスマイグレーションが
起きているところである。
を行なう製品に顕著にみられるが、実際には製造の過程
で起きている。第２図ＫＡＩ、２層配線を例に説明する
。下層ＡＬ配線層２仕に、層間絶縁＠２２が形成されｖ
ｘＡホールを介して下層ＡＬ配線層２１と接続された上
層ＡＬ配線層２５があり、保護膜としてパシペーシ璽ン
＠２４で覆われた構造の半導体装置では、これらの製造
工程特に上層Ａｉ、配線層の形成以降の工程に於ける熱
処理で、第２図の矢印で示したような圧縮応 力や引っ
張り応力などによるストレスが上層ムＬ配線２５４下層
ムＬ配線２１に加わる。この場合特に下層配線２５には
大きなストレスが加わるためＢ常ストレスマイグレージ
レは、この下層配線２１に生じることが多い。第５図に
その例を示す。下層配線層２１の進行方向に垂直に発生
してし１るノツチ２５が、ストレスマイグレーションが
起きているところである。
［発明が解決し′よ５とする課題］
そこで本発明では第Ｓ図の様なストレスにより起きるス
トレスマイグレーシツンを緩和する配線構造を提供する
ものである。
トレスマイグレーシツンを緩和する配線構造を提供する
ものである。
［課題を解決するための手段］
本発明では、従来ストレスマイグレーシーツノ下層ＡＬ
配線のエツジにノツチとして現われるのが、これは、ス
トレスによるエネルギーがこの部分に集中し放出した結
果であることから、意図的に下層ＡＩ、配線下に段差を
設けることによりストレス緩和を行なうものである。
配線のエツジにノツチとして現われるのが、これは、ス
トレスによるエネルギーがこの部分に集中し放出した結
果であることから、意図的に下層ＡＩ、配線下に段差を
設けることによりストレス緩和を行なうものである。
［実施例］
第１図が本発明の実施例である。下層ムＬ配線１と交差
する上層ｓＡ Ｌ配線３に対し下層ムＬ配線１の下層に
ホール２を設けた。このホール２の形成方法であるが通
常本例のような輻の広い上下のＡＬ配線は半導体装置の
電源ラインとして使われている。またこの場合下層配線
層１はフィールド−分離素子膜上に形成されるのが常識
である為、この下層ＡＬ配線下には、実デバイスはない
。そこで本実施例では、コンタクードホール形成時にこ
のホール２を開けた。もし、この配線下に実デバイスが
存在しているナースでは、下層ＡＬ配線とその実デバイ
スがシヨ＝、）してしま５ためコンタクトホールな開け
れないが、この場合は、実デバイスによる段差があるた
めストレスマイグレーシツンの発生は起きにくい。いい
かえるとフィールド分離素子膜上のようなフラットなと
ころこそ、ストレスマイグレーシ箇ンが起き易いところ
といえよう。尚本実施例では、このホール２は、実際の
コンタクトホールと同じデザインルールで形成した。具
体的には、１．２ミクロン角のホール２上２ミクロン間
隔に配置した。
する上層ｓＡ Ｌ配線３に対し下層ムＬ配線１の下層に
ホール２を設けた。このホール２の形成方法であるが通
常本例のような輻の広い上下のＡＬ配線は半導体装置の
電源ラインとして使われている。またこの場合下層配線
層１はフィールド−分離素子膜上に形成されるのが常識
である為、この下層ＡＬ配線下には、実デバイスはない
。そこで本実施例では、コンタクードホール形成時にこ
のホール２を開けた。もし、この配線下に実デバイスが
存在しているナースでは、下層ＡＬ配線とその実デバイ
スがシヨ＝、）してしま５ためコンタクトホールな開け
れないが、この場合は、実デバイスによる段差があるた
めストレスマイグレーシツンの発生は起きにくい。いい
かえるとフィールド分離素子膜上のようなフラットなと
ころこそ、ストレスマイグレーシ箇ンが起き易いところ
といえよう。尚本実施例では、このホール２は、実際の
コンタクトホールと同じデザインルールで形成した。具
体的には、１．２ミクロン角のホール２上２ミクロン間
隔に配置した。
［発明の効果］
以上のようなホールを下層ＡＬ配線下Ｋｉｌけることに
より、下層ムＬ配置ｓＫ加わるストレスはこのホールの
有るところでエネルギーが発散されるそのため、従来起
きていたノツチは本発明ではまった（見られなかった。
より、下層ムＬ配置ｓＫ加わるストレスはこのホールの
有るところでエネルギーが発散されるそのため、従来起
きていたノツチは本発明ではまった（見られなかった。
ノツチがないと同様に本発明ではストレスマイグレーシ
１７についてモ、従来に比べ脩段に向上した。
１７についてモ、従来に比べ脩段に向上した。
４図面の簡学存説明
、４第１図が本発明の実施例を示す図であり、１が下層
ムＬ配線、２が下層ＡＬ配線下ＫＪＩけられたホール、
５が上層ムＬ配線である。第２図が２層ムＬ配線構造の
例を示す嶋であり、第５図が、ストレスマイグレーシツ
ンの従来例を示す図である以上 出願人 セイコーエプソン株式金社 代理人 弁理士鈴木喜三部（他１名） １７／２十″′ １′１日
ムＬ配線、２が下層ＡＬ配線下ＫＪＩけられたホール、
５が上層ムＬ配線である。第２図が２層ムＬ配線構造の
例を示す嶋であり、第５図が、ストレスマイグレーシツ
ンの従来例を示す図である以上 出願人 セイコーエプソン株式金社 代理人 弁理士鈴木喜三部（他１名） １７／２十″′ １′１日
Claims (1)
- ２層以上のアルミ多層配線構造の半導体装置に於いて
、アルミの配線層の上下層が交差もしくは対向する部分
に、下層アルミ配線層より前工程で意図的に段差構造を
設けてあることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28946989A JPH03149827A (ja) | 1989-11-07 | 1989-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28946989A JPH03149827A (ja) | 1989-11-07 | 1989-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03149827A true JPH03149827A (ja) | 1991-06-26 |
Family
ID=17743681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28946989A Pending JPH03149827A (ja) | 1989-11-07 | 1989-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03149827A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303917B1 (ko) * | 1999-07-20 | 2001-11-01 | 김영환 | 반도체장치의 배선 콘택부 레이아웃 |
| KR100298820B1 (ko) * | 1995-11-13 | 2001-11-02 | 로데릭 더블류 루이스 | 반도체층간스태거된콘택구조 |
-
1989
- 1989-11-07 JP JP28946989A patent/JPH03149827A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298820B1 (ko) * | 1995-11-13 | 2001-11-02 | 로데릭 더블류 루이스 | 반도체층간스태거된콘택구조 |
| KR100303917B1 (ko) * | 1999-07-20 | 2001-11-01 | 김영환 | 반도체장치의 배선 콘택부 레이아웃 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03149827A (ja) | 半導体装置 | |
| JPH0423495A (ja) | 多層配線基板 | |
| JPS6049649A (ja) | 半導体集積回路装置 | |
| JP2867488B2 (ja) | 半導体装置 | |
| JPH061795B2 (ja) | 多層配線構造体 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS6180836A (ja) | 多層配線を有する半導体装置 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JPH02151053A (ja) | 半導体装置 | |
| JPH04261023A (ja) | 半導体装置 | |
| JPH03149828A (ja) | 半導体装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPH03149829A (ja) | 半導体装置 | |
| JPS61113262A (ja) | 集積回路装置 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPS61150237A (ja) | 多層配線を有する電子装置 | |
| JPS6211505B2 (ja) | ||
| JPH03268393A (ja) | 多層配線基板 | |
| JPH02192145A (ja) | 半導体装置 | |
| JPH04142744A (ja) | 半導体装置 | |
| JPH0680660B2 (ja) | 半導体装置の製造方法 | |
| JPH02177459A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH0653338A (ja) | 半導体装置の配線構造 |