CN116487358A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN116487358A
CN116487358A CN202210037101.0A CN202210037101A CN116487358A CN 116487358 A CN116487358 A CN 116487358A CN 202210037101 A CN202210037101 A CN 202210037101A CN 116487358 A CN116487358 A CN 116487358A
Authority
CN
China
Prior art keywords
metal bump
insulating
metal
insulating structure
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210037101.0A
Other languages
English (en)
Inventor
范增焰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210037101.0A priority Critical patent/CN116487358A/zh
Priority to PCT/CN2022/078747 priority patent/WO2023133983A1/zh
Priority to US17/661,363 priority patent/US20230223368A1/en
Publication of CN116487358A publication Critical patent/CN116487358A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例涉及一种半导体结构及其制备方法，该方法包括提供基片，所述基片具有焊盘；于基片上形成绝缘层，绝缘层中开设有暴露出焊盘的开口；于开口中形成第一金属凸块，第一金属凸块与焊盘接触；于绝缘层的上表面形成第二金属凸块；至少于绝缘层的上表面形成绝缘结构，绝缘结构与第二金属凸块的侧壁接触；其中，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力。降低了第二金属凸块脱落的风险，减小虚焊、焊接不牢的概率，增加了半导体结构的可靠性。

Description

半导体结构及其制备方法
技术领域
本申请实施例涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
典型的芯片(chip)的倒装封装中，晶圆(wafer)上的金属接触垫(pad)必须具有金属凸块(bump)以便与封装的基板电连接，为了使晶圆与基板之间具有良好的接触，在倒装封装之前会在绝缘层上形成虚设凸块(dummy bump)，虚设凸块在倒装封装过程中容易出现脱落，影响晶圆与基板的接触，导致虚焊、焊接不牢等现象，进而影响封装后器件的可靠性，如何消除封装过程中虚设凸块的脱落成为急需解决的问题。
发明内容
本申请实施例提供了一种半导体结构及其制备方法，可以优化虚设凸块与绝缘层的接触，达到降低虚焊、焊接不牢的概率，提高封装后器件的可靠性的目的。
本申请提供一种半导体结构，包括：
基片，所述基片上具有焊盘；
绝缘层，位于基片上，开设有暴露出焊盘的开口；
第一金属凸块，位于开口中，且与焊盘接触；
第二金属凸块，位于绝缘层的上表面；
绝缘结构，位于绝缘层的上表面，且与第二金属凸块的侧壁接触；
其中，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力。
在其中一个实施例中，绝缘结构包括第一绝缘结构和第二绝缘结构，其中，第一绝缘结构与第一金属凸块的侧壁接触，第二绝缘结构与第二金属凸块的侧壁接触。
在其中一个实施例中，第二绝缘结构包括：
第一部分，与第二金属凸块的侧壁接触；
第二部分，与第一部分远离第二金属凸块的侧壁接触；
其中，第一部分、第二部分均呈阶梯状。
在其中一个实施例中，第一部分的厚度大于第二部分的厚度。
在其中一个实施例中，第一金属凸块的厚度大于第二金属凸块的厚度。
在其中一个实施例中，第一金属凸块的宽度小于开口的宽度，第一绝缘结构还填充于第一金属凸块与开口的侧壁之间。
在其中一个实施例中，第一金属凸块的侧壁包括：位于焊盘上表面与绝缘层上表面之间的第一侧壁和高于绝缘层上表面的第二侧壁；
其中，第一绝缘结构至少与部分第二侧壁接触。
在其中一个实施例中，绝缘结构环绕第二金属凸块。
在其中一个实施例中，绝缘结构与绝缘层的材料相同。
在其中一个实施例中，第二绝缘结构的厚度与第二金属凸块的尺寸成反比。
本申请还提供一种半导体结构的制备方法，包括：
提供基片，所述基片具有焊盘；
于基片上形成绝缘层，绝缘层中开设有暴露出焊盘的开口；
于开口中形成第一金属凸块，第一金属凸块与焊盘接触；
于绝缘层的上表面形成第二金属凸块；
至少于绝缘层的上表面形成绝缘结构，绝缘结构与第二金属凸块的侧壁接触；
其中，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力。
在其中一个实施例中，绝缘结构包括第一绝缘结构和第二绝缘结构；
其中，第一绝缘结构与第一金属凸块的侧壁接触，第二绝缘结构与第二金属凸块的侧壁接触。
在其中一个实施例中，第二绝缘结构包括：
与第二金属凸块的侧壁接触的第一部分；
与第一部分远离第二金属凸块的侧壁接触的第二部分；
其中，第一部分、第二部分均呈阶梯状。
在其中一个实施例中，第一部分的厚度大于第二部分的厚度。
在其中一个实施例中，第一金属凸块的宽度小于开口的宽度，第一绝缘结构还形成于第一金属凸块与开口的侧壁之间。
在其中一个实施例中，绝缘结构与绝缘层的材料相同。
在其中一个实施例中，绝缘结构环绕第二金属凸块。
上述半导体结构，包括基片，所述基片上具有焊盘；绝缘层，位于基片上，开设有暴露出焊盘的开口；第一金属凸块，位于开口中，且与焊盘接触；第二金属凸块，位于绝缘层的上表面；绝缘结构，位于绝缘层的上表面，且与第二金属凸块的侧壁接触；其中，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力。通过在绝缘层上表面形成与第二金属凸块的侧壁相接触的绝缘结构，降低了第二金属凸块脱落的风险；并且，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力，此时，绝缘结构起到稳固第二金属凸块的作用，进一步降低了第二金属凸块脱落的风险，减小虚焊、焊接不牢的概率，增加了半导体结构的可靠性。
上述半导体结构的制备方法，包括提供具有焊盘的基片；于基片上形成绝缘层，绝缘层中开设有暴露出焊盘的开口；于开口中形成第一金属凸块，第一金属凸块与焊盘接触；于绝缘层的上表面形成第二金属凸块；至少于绝缘层的上表面形成绝缘结构，绝缘结构与第二金属凸块的侧壁接触；其中，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力。通过在绝缘层上表面形成与第二金属凸块的侧壁相接触的绝缘结构，降低了第二金属凸块脱落的风险；并且，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力，此时，绝缘结构起到稳固第二金属凸块的作用，进一步降低了第二金属凸块脱落的风险，减小虚焊、焊接不牢的概率，增加了半导体结构的可靠性。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中半导体结构的制备方法的流程示意图；
图2为一实施例中形成开口后半导体结构的剖面示意图；
图3为图2对应的一实施例中形成第二金属凸块后半导体结构的剖面示意图；
图4为图3对应的第1实施例中形成绝缘结构后半导体结构的剖面示意图；
图5为图3对应的第2实施例中形成绝缘结构后半导体结构的剖面示意图；
图6为图3对应的第3实施例中形成绝缘结构后半导体结构的剖面示意图；
图7为图3对应的第4实施例中形成绝缘结构后半导体结构的剖面示意图；
图8为图7对应的一实施例中半导体结构的俯视示意图；
图9为图3对应的第5实施例中形成绝缘结构后半导体结构的剖面示意图；
图10为图9对应的一实施例中半导体结构的俯视示意图；
图11为图3对应的第6实施例中形成绝缘结构后半导体结构的剖面示意图；
图12为图11对应的一实施例中半导体结构的俯视示意图；
图13为图3对应的第7实施例中形成绝缘结构后半导体结构的剖面示意图；
图14为图13对应的一实施例中半导体结构的俯视示意图。
附图标记说明：
102、基片；104、焊盘；106、绝缘层；108、间隔层；110、光刻胶层；112、种子层；114、第一金属凸块；116、第二金属凸块；118、绝缘结构；202、开口；204、第一沟槽；206、第二沟槽；208、第一金属层；210、第二金属层；212、第三金属层；214、第四金属层；216、第一绝缘结构；218、第二绝缘结构；302、第一部分；304、第二部分。
具体实施方式
为了便于理解本申请实施例，下面将参照相关附图对本申请实施例进行更全面的描述。附图中给出了本申请实施例的首选实施例。但是，本申请实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请实施例的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中在本申请实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请实施例。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。在本申请实施例的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一金属凸块称为第二金属凸块，且类似地，可将第二金属凸块称为第一金属凸块。第一金属凸块和第二金属凸块两者都是金属凸块，但其不是同一金属凸块。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本申请的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
图1为一实施例中半导体结构的制备方法的流程示意图，如图1所示，在本实施例中，提供一种半导体结构的制备方法，包括：
S102，提供具有焊盘的基片。
具体，提供基片，所述基片上具有焊盘，基片可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，基片的构成材料选用单晶硅。基片内形成有器件层，焊盘用于引出器件层的外接端点，后续通过焊盘可以向器件层传输信号，示例性的，焊盘的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(W)、镍(Ni)、铝(Al)或钛(Ti)；导电性金属氮化物包括氮化钛(TiN)；导电性金属氧化物包括氧化铱(I rO2)；金属硅化物包括硅化钛(TiSi)。选用多晶硅作为焊盘的构成材料时，多晶硅为掺杂后具有导电性的多晶硅。
S104，于基片上形成绝缘层，绝缘层中开设有暴露出焊盘的开口。
具体的，在基片上形成绝缘层，绝缘层中开设有暴露出焊盘的开口，通过绝缘层隔绝基片中的器件层，避免外界环境对器件层的影响，示例性的，绝缘层的构成材料包括氧化物、氮化物、酰亚胺聚合物中的一种或多种，其中，氧化物可以是二氧化硅，氮化物可以是氮化硅，酰亚胺聚合物可以是聚酰亚胺(PI，Polyimide)。
S106，于开口中形成与焊盘接触的第一金属凸块。
具体的，在开口中形成第一金属凸块，第一金属凸块与焊盘电接触，通过第一金属凸块可以将焊盘引出到绝缘层的表面。示例性的，第一金属凸块的构成材料包括金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(W)、镍(Ni)、铝(Al)、铜(Cu)、锡(Sn)或钛(Ti)；导电性金属氮化物包括氮化钛(TiN)；导电性金属氧化物包括氧化铱(IrO2)；金属硅化物包括硅化钛(TiSi)。
S108，于绝缘层的上表面形成第二金属凸块。
具体的，在绝缘层的上表面形成第二金属凸块，可以理解的是，第二金属凸块的下表面与绝缘层的上表面接触，不能传输信号，主要是作为虚设凸块，以使基片与倒装封装过程中使用的基板之间能形成良好的接触，其中，基板中形成有金属连线，通过第一金属凸块与基板中的金属连线将器件层的外接端点引出到基板上的预设位置。示例性的，第二金属凸块的构成材料和第一金属凸块的构成材料相同，可以同时形成第一金属凸块和第二金属凸块，也可以分步形成第一金属凸块和第二金属凸块。可以理解的是，第二金属凸块不传输信号，在实际应用中，也可以使用绝缘凸块或半导体材料制成的半导体凸块代替第二金属凸块，只要能起到削弱基板与基片之间悬空空间大小的作用即可。
S110，至少于绝缘层的上表面形成与第二金属凸块侧壁接触的绝缘结构。
具体的，至少于绝缘层的上表面形成绝缘结构，绝缘结构与第二金属凸块的侧壁接触，其中，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力，使得绝缘结构可以在一定程度上支撑固定第二金属凸块，降低第二金属凸块脱落的风险，同时在第二金属凸块脱落的过程中起到一定的阻挡作用，降低第二金属凸块脱落的速度和风险。
示例性的，绝缘结构的构成材料包括氧化物、氮化物、酰亚胺聚合物中的一种或多种，其中，氧化物可以是二氧化硅，氮化物可以是氮化硅，酰亚胺聚合物可以是聚酰亚胺(PI，Polyimide)。
在其中一个实施例中，绝缘结构与绝缘层的材料不同。在另一个实施例中，绝缘结构与绝缘层的材料相同，通过该设置使得绝缘结构与绝缘层之间的粘附力更大，更好地降低第二金属凸块脱落的风险。
上述半导体结构的制备方法，包括提供具有焊盘的基片；于基片上形成绝缘层，绝缘层中开设有暴露出焊盘的开口；于开口中形成第一金属凸块，第一金属凸块与焊盘接触；于绝缘层的上表面形成第二金属凸块；至少于绝缘层的上表面形成绝缘结构，绝缘结构与第二金属凸块的侧壁接触；其中，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力。通过在绝缘层上表面形成与第二金属凸块的侧壁相接触的绝缘结构，降低了第二金属凸块脱落的风险；并且，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力，此时，绝缘结构起到稳固第二金属凸块的作用，进一步降低了第二金属凸块脱落的风险，减小虚焊、焊接不牢的概率，增加了半导体结构的可靠性。
图2为一实施例中形成开口后半导体结构的剖面示意图，图3为图2对应的一实施例中形成第二金属凸块后半导体结构的剖面示意图。如图2、图3所示，第一步，提供基片102，基片102上具有焊盘104，在基片102上形成有绝缘层106，绝缘层106中开设有暴露出焊盘104的开口202，可以理解的是，半导体结构的制备方法还包括于相邻焊盘104之间填充间隔层108，间隔层108的上表面与焊盘104的上表面相齐平。示例性的，间隔层108的构成材料包括氧化物、氮化物、酰亚胺聚合物中的一种或多种，其中，氧化物可以是二氧化硅，氮化物可以是氮化硅，酰亚胺聚合物可以是聚酰亚胺(PI，Polyimide)。第二步，在基片102上形成光刻胶层110，光刻胶层填满开口202，通过曝光显影对光刻胶层110进行图案化处理，以在光刻胶层110中形成构成第一金属凸块114的图案的第一沟槽204和构成第二金属凸块116的图案的第二沟槽206。示例性的，为了便于后续形成第一金属凸块114和第二金属凸块116，在基片102上形成光刻胶层110之前还包括：于所述基片102上形成种子层112，种子层112覆盖在开口202的内壁，且沿开口202的侧壁延伸覆盖在绝缘层106的上表面。第三步，分别在第一沟槽204中填充形成第一金属凸块114，在第二沟槽206中填充形成第二金属凸块116。示例性的，采用电镀工艺形成第一金属凸块114和二金属凸块116。示例性的，第一金属凸块114包括第一金属层208和位于第一金属层208上表面的第二金属层210；第二金属凸块116包括第三金属层212和位于第三金属层212上表面的第四金属层214；示例性的，第一金属层208和第三金属层212的构成材料相同，第二金属层210和第四金属层214的构成材料相同。示例性的，第一金属层208和第三金属层212同时形成，第二金属层210和第四金属层214同时形成，即第一金属凸块114和第二金属凸块116同时形成。示例性的，种子层112的构成材料与第一金属层208和第三金属层212的构成材料相同。第一金属层208、第二金属层210、第三金属层212和第四金属层214的构成材料包括钨(W)、镍(Ni)、铝(Al)、铜(Cu)、锡(Sn)或钛(Ti)中的一种或多种。第四步，去除光刻胶层110及下方的种子层112，即仅保留第一金属凸块114和第二金属凸块116下方的种子层112。
图4为图3对应的第1实施例中形成绝缘结构后半导体结构的剖面示意图，如图4所示，第四步，至少在绝缘层106的上表面形成与第二金属凸块116侧壁接触的绝缘结构118。具体的，首先，在绝缘层106的上表面形成绝缘材料层，其次，在绝缘材料层上形成图形化掩膜层，所述图形化掩膜层定义出绝缘结构118的形状及位置，再次，以图形化掩膜层为掩膜通过光刻刻蚀工艺去除多余的绝缘材料层，以得到绝缘结构118。
在其中一个实施例中，绝缘层106、间隔层108及绝缘结构118中至少有两个是由同种材料构成的。在其他实施例中，绝缘层106、间隔层108及绝缘结构118的构成材料均不相同。
继续参考图4，在其中一个实施例中，绝缘结构118包括第一绝缘结构216和第二绝缘结构218；其中，第一绝缘结构216与第一金属凸块114的侧壁接触，第二绝缘结构218与第二金属凸块116的侧壁接触，通过该设置可以起到稳定第一金属凸块114的作用。
继续参考图4，在其中一个实施例中，第二金属凸块116的数量大于或等于2，至少有一个第二金属凸块116侧壁的第二绝缘结构218的形状与其他第二金属凸块116侧壁的第二绝缘结构218的形状不相同。在其他实施例中，第二金属凸块116侧壁的第二绝缘结构218的形状均相同(图中未示出)。
继续参考图4，在其中一个实施例中，第二绝缘结构218包括：第一部分302和第二部分304，第一部分302与第二金属凸块116的侧壁接触；第二部分304与第一部分302远离第二金属凸块116的侧壁接触。
继续参考图4，在其中一个实施例中，第一部分302的厚度大于第二部分304的厚度。示例性的，如图4所示，第一部分302和第二部分304的剖面例如为矩形，第一部分302在第一方向上的厚度大于第二部分304在第一方向上的厚度，其中，第一方向为基片102指向绝缘层106的方向，第二方向指的是第一金属凸块114和第二金属凸块116连线的方向，且第二方向与第一方向相垂直，该设置使得倒装封装过程中填充材料易于填充在第二绝缘结构218上的空间中。
图5为图3对应的第2实施例中形成绝缘结构后半导体结构的剖面示意图，如图5所示，在其中一个实施例中，第一部分302和第二部分304均呈阶梯状。示例性的，第一部分302和第二部分304均是由若干个剖面为矩形的矩形结构构成(图5以第一部分302和第二部分304中的矩形结构为2进行示例性说明)，第一部分302中各矩形结构在第一方向上的厚度自第二金属凸块116的侧壁向远离第二金属凸块116的侧壁的方向依次减小，第二部分304中各矩形结构在第一方向上的厚度自靠近第二金属凸块116的侧壁向远离第二金属凸块116的侧壁的方向依次减小，该设置使得倒装封装过程中填充材料更易于填充在第二绝缘结构218上的空间中。
图6为图3对应的第3实施例中形成绝缘结构后半导体结构的剖面示意图，如图6所示，在其中一个实施例中，第一部分302在第一方向的厚度随第一部分302与第二金属凸块116在第二方向上的距离的增加而减小，第二部分304在第一方向的厚度随第二部分304与第二金属凸块116在第二方向上的距离的增加而减小。可以理解的是，第一部分302在第一方向厚度随第一部分302与第二金属凸块116在第二方向上的距离的变化趋势可以和第二部分304在第一方向的厚度随第二部分304与第二金属凸块116在第二方向上的距离的变化趋势相同或不同。
继续参考图6，在其中一个实施例中，第一部分302的厚度大于第二部分304的厚度，即第一部分302在第一方向上的最小厚度大于第二部分304在第一方向上的最大厚度，第二绝缘结构218在第一方向的厚度随第二绝缘结构218与第二金属凸块116在第二方向上的距离的增加而减小，该设置使得倒装封装过程中填充材料易于填充在第二金属凸块116与第二金属凸块116之间或/和第一金属凸块114与第二金属凸块116之间。
在其他实施例中，第一部分302在第一方向上的最小厚度小于或等于第二部分304在第一方向上的最大厚度(图中未示出)。
继续参考图4，在其中一个实施例中，第一金属凸块114的宽度D1小于开口202的宽度D2，第一绝缘结构216还形成于第一金属凸块114与开口202的侧壁之间，第一绝缘结构216可以降低第一金属凸块114发生倾覆或脱落的风险。
继续参考图4，在其中一个实施例中，第一金属凸块114的厚度大于第二金属凸块116的厚度。具体的，第一金属凸块114在第一方向上的厚度大于第二金属凸块116在第一方向上的厚度。
继续参考图4，示例性的，第二绝缘结构218在第二方向上的宽度大于或等于3微米，例如第二绝缘结构218在第二方向上的宽度包括3um、3.2um、3.5um、3.7um、3.9um、4.0um、4.2um、4.4um、4.6um、4.9um、5.0um。第二绝缘结构218在第一方向上的厚度大于或等于5微米，例如第二绝缘结构218在第一方向上的厚度包括5.0um、5.2um、5.5um、5.7um、5.9um、6.0um等。第二绝缘结构218在第一方向上的最大厚度H1与第二绝缘结构218侧壁的第二金属凸块116在第一方向上的厚度H2的比值为1:4-1:6。
在其中一个实施例中，第二绝缘结构218的厚度与第二金属凸块116的尺寸成反比。具体的，第二金属凸块116在第二方向上的长度越小，与其侧壁接触的第二绝缘结构218在第一方向上的厚度越大，通过该设置可以增加第二金属凸块116与第二绝缘结构218的接触面积，降低了第二金属凸块脱落的风险。
在其中一个实施例中，第二绝缘结构218的尺寸与第二金属凸块116的尺寸成反比。具体的，第二金属凸块116在第二方向上的长度越小，与其侧壁接触的第二绝缘结构218在第二方向上的长度越大，通过该设置可以增加第二绝缘结构218对第二金属凸块116的固定作用，降低了第二金属凸块脱落的风险。
继续参考图4，在其中一个实施例中，第一金属凸块114的侧壁包括：位于焊盘104上表面与绝缘层106上表面之间的第一侧壁和高于绝缘层106上表面的第二侧壁；其中，第一绝缘结构216至少与部分第二侧壁接触，通过第一绝缘结构216可以降低第一金属凸块114发生倾覆或脱落的风险。
图7为图3对应的第4实施例中形成绝缘结构后半导体结构的剖面示意图，图8为图7对应的半导体结构的俯视示意图，图9为图3对应的第5实施例中形成绝缘结构后半导体结构的剖面示意图，图10为图9对应的一实施例中半导体结构的俯视示意图，图11为图3对应的第6实施例中形成绝缘结构后半导体结构的剖面示意图，图12为图11对应的一实施例中半导体结构的俯视示意图，图13为图3对应的第7实施例中形成绝缘结构后半导体结构的剖面示意图，图14为图13对应的一实施例中半导体结构的俯视示意图。如图7、图8所示，在其中一个实施例中，当相邻的两个第二金属凸块116的尺寸D3和D4的差值⊿D(D3<D4)满足第一预设条件时，通过增加尺寸为D3的第二金属凸块116侧壁的第二绝缘结构218的尺寸D5，来消除因尺寸差异引起的尺寸为D3的第二金属凸块116和尺寸为D4的第二金属凸块116之间的应力差异，第一预设条件指的是差值⊿D大于或等于预设值，示例性的，预设值使得相邻的两个第二金属凸块116之间的面积差值大于或等于尺寸为D3的第二金属凸块116面积的4倍。示例性的，当第二金属凸块116的尺寸D3和D4均小于100um且大于40um时，第一预设条件指的是差值⊿D为15um-20um，例如差值⊿D为15um、17um、19um、20um等。当第二金属凸块116的尺寸D3和D4均小于或等于40um时，第一预设条件指的是差值⊿D为5um-15um，例如差值⊿D为5um、7um、9um、10um、13um等。示例性的，当第二绝缘结构218环绕第二金属凸块116设置时，通过增加尺寸为D3的第二金属凸块116侧壁的第二绝缘结构218的尺寸D5来增加尺寸为D3的第二金属凸块116周边第二绝缘结构218的面积，从而消除相邻的两个第二金属凸块116的面积差异引起的应力差异。示例性的，尺寸为D3的第二金属凸块116与侧壁的第二绝缘结构218的面积之和S1等于尺寸为D4的第二金属凸块116与侧壁的第二绝缘结构218的面积之和S2，即图8中虚线框框处出的两部分的面积相同。
如图7所示，在其中一个实施例中，当第二金属凸块116的尺寸D3大于或等于预设尺寸时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间间隔设置，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间间隔设置。当第二金属凸块116与相邻第一金属凸块114之间的距离D6满足第二预设条件，且第二金属凸块116与相邻第二金属凸块116之间的距离D7满足第三预设条件时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间间隔设置，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间间隔设置。其中，预设尺寸指的是通过在第二金属凸块116侧壁增加第二绝缘结构218可以避免第二金属凸块116脱落或倾覆时第二金属凸块116的尺寸，第二预设条件指的是距离D6和在第二金属凸块116侧壁增加的第二绝缘结构218的尺寸之差大于在相邻第一金属凸块114侧壁增加的第一绝缘结构216的尺寸，第三预设条件指的是距离D7和在第二金属凸块116侧壁增加的第二绝缘结构218的尺寸之差大于在相邻第二金属凸块116侧壁增加的第二绝缘结构218的尺寸，示例性的，距离D6等于距离D7，并且距离D7大于或等于20um且小于或等于105um，例如D7为30um、40um、45um、50um、70um、90um、100um等。
在其中一个实施例中，绝缘结构环绕第二金属凸块。如图8所示，第二绝缘结构218环绕第二金属凸块116设置，通过该设置可以进一步避免第二金属凸块116的脱落或倾覆。第一绝缘结构216环绕第一金属凸块114设置，通过该设置可以进一步避免第一金属凸块114的脱落或倾覆。
如图9、图10所示，在其中一个实施例中，当第二金属凸块116的尺寸D3小于预设尺寸，且第二金属凸块116与相邻第一金属凸块114之间的距离D6不满足第二预设条件，第二金属凸块116与相邻第二金属凸块116之间的距离D7满足第三预设条件时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间相接触，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间间隔设置，通过该设置可以避免第一金属凸块114和第二金属凸块116的脱落或倾覆。
如图11、图12所示，在其中一个实施例中，当第二金属凸块116的尺寸D3小于预设尺寸，且第二金属凸块116与相邻第一金属凸块114之间的距离D6满足第二预设条件，第二金属凸块116与相邻第二金属凸块116之间的距离D7不满足第三预设条件时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间间隔设置，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间相接触，通过该设置可以避免第二金属凸块116的脱落或倾覆。
如图13、图14所示，在其中一个实施例中，当第二金属凸块116的尺寸D3小于预设尺寸，且第二金属凸块116与相邻第一金属凸块114之间的距离D6不满足第二预设条件，第二金属凸块116与相邻第二金属凸块116之间的距离D7不满足第三预设条件时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间相接触，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间相接触，通过该设置可以避免第一金属凸块114和第二金属凸块116的脱落或倾覆。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
如图2、图4所示，本申请提供一种半导体结构，包括：基片102、绝缘层106、第一金属凸块114、第二金属凸块116和绝缘结构118；所述基片102上具有焊盘104；绝缘层106位于基片102上，开设有暴露出焊盘104的开口202；第一金属凸块114位于开口202中，且与焊盘104接触；第二金属凸块116位于绝缘层106的上表面；绝缘结构118位于绝缘层106的上表面，且与第二金属凸块116的侧壁接触；其中，绝缘结构118与绝缘层106之间的粘附力大于第二金属凸块116与绝缘层106之间的粘附力。
具体的，基片102可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，基片102的构成材料选用单晶硅。基片102内形成有器件层，焊盘104用于引出器件层的外接端点，后续通过焊盘104可以向器件层传输信号，示例性的，焊盘104的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(W)、镍(Ni)、铝(Al)或钛(Ti)；导电性金属氮化物包括氮化钛(TiN)；导电性金属氧化物包括氧化铱(IrO2)；金属硅化物包括硅化钛(TiSi)。选用多晶硅作为焊盘104的构成材料时，多晶硅为掺杂后具有导电性的多晶硅。绝缘层106中开设有暴露出焊盘104的开口202，通过绝缘层106隔绝将基片102中的器件层，避免外界环境对器件层的影响，示例性的，绝缘层106的构成材料包括氧化物、氮化物、酰亚胺聚合物中的一种或多种，其中，氧化物可以是二氧化硅，氮化物可以是氮化硅，酰亚胺聚合物可以是聚酰亚胺(PI，Polyimide)。第一金属凸块114与焊盘104电接触，通过第一金属凸块114可以将焊盘104引出到绝缘层106的表面。示例性的，第一金属凸块114的构成材料包括金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(W)、镍(Ni)、铝(Al)、铜(Cu)、锡(Sn)或钛(Ti)；导电性金属氮化物包括氮化钛(TiN)；导电性金属氧化物包括氧化铱(IrO2)；金属硅化物包括硅化钛(TiSi)。可以理解的是，第二金属凸块114的下表面与绝缘层的上表面接触，不能传输信号，主要是作为虚设凸块，以使基片102与倒装封装过程中使用的基板之间能形成良好的接触，其中，基板中形成有金属连线，通过第一金属凸块114与基板中的金属连线将器件层的外接端点引出到基板上的预设位置。示例性的，第二金属凸块116的构成材料和第一金属凸块114的构成材料相同。可以理解的是，第二金属凸块116不传输信号，在实际应用中，也可以使用绝缘凸块或半导体材料制成的半导体凸块代替第二金属凸块116，只要能起到削弱基板与基片102之间悬空空间大小的作用即可。绝缘结构118与第二金属凸块116的侧壁接触，其中，绝缘结构118与绝缘层106之间的粘附力大于第二金属凸块116与绝缘层106之间的粘附力，使得绝缘结构118可以在一定程度上支撑固定第二金属凸块116，降低第二金属凸块116脱落的风险，同时在第二金属凸块116脱落的过程中起到一定的阻挡作用，降低第二金属凸块116脱落的速度和风险。
示例性的，绝缘结构118的构成材料包括氧化物、氮化物、酰亚胺聚合物中的一种或多种，其中，氧化物可以是二氧化硅，氮化物可以是氮化硅，酰亚胺聚合物可以是聚酰亚胺(PI，Polyimide)。
在其中一个实施例中，绝缘结构118与绝缘层106的材料不同。在另一个实施例中，绝缘结构118与绝缘层106的材料相同，通过该设置使得绝缘结构118与绝缘层106之间的粘附力更大，更好地降低第二金属凸块116脱落的风险。
上述半导体结构，包括基片，所述基片上具有焊盘；绝缘层，位于基片上，开设有暴露出焊盘的开口；第一金属凸块，位于开口中，且与焊盘接触；第二金属凸块，位于绝缘层的上表面；绝缘结构，位于绝缘层的上表面，且与第二金属凸块的侧壁接触；其中，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力。通过在绝缘层上表面形成与第二金属凸块的侧壁相接触的绝缘结构，降低了第二金属凸块脱落的风险；并且，绝缘结构与绝缘层之间的粘附力大于第二金属凸块与绝缘层之间的粘附力，此时，绝缘结构起到稳固第二金属凸块的作用，进一步降低了第二金属凸块脱落的风险，减小虚焊、焊接不牢的概率，增加了半导体结构的可靠性。
如图3所示，在其中一个实施例中，半导体结构还包括填充于相邻焊盘104之间的间隔层108，间隔层108的上表面与焊盘104的上表面相齐平。示例性的，间隔层108的构成材料包括氧化物、氮化物、酰亚胺聚合物中的一种或多种，其中，氧化物可以是二氧化硅，氮化物可以是氮化硅，酰亚胺聚合物可以是聚酰亚胺(PI，Polyimide)。
继续参考图3，在其中一个实施例中，半导体结构还包括位于第一金属凸块114下方以及第二金属凸块116下方，且分别与第一金属凸块114下表面和第二金属凸块116下表面相接触的种子层112，通过种子层112有利于第一金属凸块114和第二金属凸块116的形成。示例性的，第一金属凸块114包括第一金属层208和位于第一金属层208上表面的第二金属层210；第二金属凸块116包括第三金属层212和位于第三金属层212上表面的第四金属层214；示例性的，第一金属层208和第三金属层212的构成材料相同，第二金属层210和第四金属层214的构成材料相同。示例性的，种子层112的构成材料与第一金属层208和第三金属层212的构成材料相同。第一金属层208、第二金属层210、第三金属层212和第四金属层214的构成材料包括钨(W)、镍(Ni)、铝(Al)、铜(Cu)、锡(Sn)或钛(Ti)中的一种或多种。
在其中一个实施例中，绝缘层106、间隔层108绝缘结构118中至少有两个是由同种材料构成的。在其他实施例中，绝缘层106、间隔层108绝缘结构118的构成材料均不相同。
继续参考图4，在其中一个实施例中，绝缘结构118包括第一绝缘结构216和第二绝缘结构218，其中，第一绝缘结构216与第一金属凸块114的侧壁接触，第二绝缘结构218与第二金属凸块116的侧壁接触，通过该设置可以起到稳定第一金属凸块114的作用。
继续参考图4，在其中一个实施例中，第二金属凸块116的数量大于或等于2，至少有一个第二金属凸块116侧壁的第二绝缘结构218的形状与其他第二金属凸块116侧壁的第二绝缘结构218的形状不相同。在其他实施例中，第二金属凸块116侧壁的第二绝缘结构218的形状均相同(图中未示出)。
继续参考图4，在其中一个实施例中，第二绝缘结构218包括：第一部分302和第二部分304，第一部分302与第二金属凸块116的侧壁接触；第二部分304与第一部分302远离第二金属凸块116的侧壁接触。
继续参考图4，在其中一个实施例中，第一部分302的厚度大于第二部分304的厚度。示例性的，如图4所示，第一部分302和第二部分304的剖面例如为矩形，第一部分302在第一方向上的厚度大于第二部分304在第一方向上的厚度，其中，第一方向为基片102指向绝缘层106的方向，第二方向指的是第一金属凸块114和第二金属凸块116连线的方向，且第二方向与第一方向相垂直，该设置使得倒装封装过程中填充材料易于填充在第二绝缘结构218上的空间中。
如图5所示，在其中一个实施例中，第一部分302和第二部分304均呈阶梯状。示例性的，第一部分302和第二部分304均是由若干个剖面为矩形的矩形结构构成(图5以第一部分302和第二部分304中的矩形结构为2进行示例性说明)，第一部分302中各矩形结构在第一方向上的厚度自第二金属凸块116的侧壁向远离第二金属凸块116的侧壁的方向依次减小，第二部分304中各矩形结构在第一方向上的厚度自靠近第二金属凸块116的侧壁向远离第二金属凸块116的侧壁的方向依次减小，该设置使得倒装封装过程中填充材料更易于填充在第二绝缘结构218上的空间中。如图6所示，在其中一个实施例中，第一部分302在第一方向的厚度随第一部分302与第二金属凸块116在第二方向上的距离的增加而减小，第二部分304在第一方向的厚度随第二部分304与第二金属凸块116在第二方向上的距离的增加而减小。可以理解的是，第一部分302在第一方向厚度随第一部分302与第二金属凸块116在第二方向上的距离的变化趋势可以和第二部分304在第一方向的厚度随第二部分304与第二金属凸块116在第二方向上的距离的变化趋势相同或不同。
继续参考图6，在其中一个实施例中，第一部分302的厚度大于第二部分304的厚度，即第一部分302在第一方向上的最小厚度大于第二部分304在第一方向上的最大厚度，第二绝缘结构218在第一方向的厚度随第二绝缘结构218与第二金属凸块116在第二方向上的距离的增加而减小，该设置使得倒装封装过程中填充材料易于填充在第二金属凸块116与第二金属凸块116之间或/和第一金属凸块114与第二金属凸块116之间。
在其他实施例中，第一部分302在第一方向上的最小厚度小于或等于第二部分304在第一方向上的最大厚度(图中未示出)。
继续参考图4，在其中一个实施例中，第一金属凸块114的宽度D1小于开口202的宽度D2，第一绝缘结构216还形成于第一金属凸块114与开口202的侧壁之间，第一绝缘结构216可以降低第一金属凸块114发生倾覆或脱落的风险。
继续参考图4，在其中一个实施例中，第一金属凸块114的厚度大于第二金属凸块116的厚度。具体的，第一金属凸块114在第一方向上的厚度大于第二金属凸块116在第一方向上的厚度。
继续参考图4，示例性的，第二绝缘结构218在第二方向上的宽度大于或等于3微米，例如第二绝缘结构218在第二方向上的宽度包括3um、3.2um、3.5um、3.7um、3.9um、4.0um、4.2um、4.4um、4.6um、4.9um、5.0um。第二绝缘结构218在第一方向上的厚度大于或等于5微米，例如第二绝缘结构218在第一方向上的厚度包括5.0um、5.2um、5.5um、5.7um、5.9um、6.0um等。第二绝缘结构218在第一方向上的最大厚度H1与第二绝缘结构218侧壁的第二金属凸块116在第一方向上的厚度H2的比值为1:4-1:6。
在其中一个实施例中，第二绝缘结构218的厚度与第二金属凸块116的尺寸成反比。具体的，第二金属凸块116在第二方向上的长度越小，与其侧壁接触的第二绝缘结构218在第一方向上的厚度越大，通过该设置可以增加第二金属凸块116与第二绝缘结构218的接触面积，降低了第二金属凸块脱落的风险。
在其中一个实施例中，第二绝缘结构218的尺寸与第二金属凸块116的尺寸成反比。具体的，第二金属凸块116在第二方向上的长度越小，与其侧壁接触的第二绝缘结构218在第二方向上的长度越大，通过该设置可以增加第二绝缘结构218对第二金属凸块116的固定作用，降低了第二金属凸块脱落的风险。
在其中一个实施例中，第一金属凸块114的侧壁包括：位于焊盘104上表面与绝缘层106上表面之间的第一侧壁和高于绝缘层106上表面的第二侧壁；其中，第一绝缘结构216至少与部分第二侧壁接触，通过第一绝缘结构216可以降低第一金属凸块114发生倾覆或脱落的风险。
如图7、图8所示，在其中一个实施例中，当相邻的两个第二金属凸块116的尺寸D3和D4的差值⊿D(D3<D4)满足第一预设条件时，通过增加尺寸为D3的第二金属凸块116侧壁的第二绝缘结构218的尺寸D5，来消除因尺寸差异引起的尺寸为D3的第二金属凸块116和尺寸为D4的第二金属凸块116之间的应力差异。示例性的，当第二绝缘结构218环绕第二金属凸块116设置时，通过增加尺寸为D3的第二金属凸块116侧壁的第二绝缘结构218的尺寸D5来增加尺寸为D3的第二金属凸块116周边第二绝缘结构218的面积，从而消除相邻的两个第二金属凸块116的面积差异引起的应力差异，第一预设条件指的是差值⊿D大于或等于预设值，示例性的，预设值使得相邻的两个第二金属凸块116之间的面积差值大于或等于尺寸为D3的第二金属凸块116面积的4倍。示例性的，当第二金属凸块116的尺寸D3和D4均小于100um且大于40um时，第一预设条件指的是差值⊿D为15um-20um，例如差值⊿D为15um、17um、19um、20um等。当第二金属凸块116的尺寸D3和D4均小于或等于40um时，第一预设条件指的是差值⊿D为5um-15um，例如差值⊿D为5um、7um、9um、10um、13um等。示例性的，尺寸为D3的第二金属凸块116与侧壁的第二绝缘结构218的面积之和S1等于尺寸为D4的第二金属凸块116与侧壁的第二绝缘结构218的面积之和S2，即图8中虚线框框出的两部分的面积相同。示例性的，⊿D大于或等于D3的4倍。
如图7所示，在其中一个实施例中，当第二金属凸块116的尺寸D3大于或等于预设尺寸时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间间隔设置，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间间隔设置。当第二金属凸块116与相邻第一金属凸块114之间的距离D6满足第二预设条件，且第二金属凸块116与相邻第二金属凸块116之间的距离D7满足第三预设条件时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间间隔设置，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间间隔设置。其中，预设尺寸指的是通过在第二金属凸块116侧壁增加第二绝缘结构218可以避免第二金属凸块116脱落或倾覆时第二金属凸块116的尺寸，第二预设条件指的是距离D6和在第二金属凸块116侧壁增加的第二绝缘结构218的尺寸之差大于在相邻第一金属凸块114侧壁增加的第一绝缘结构216的尺寸，第三预设条件指的是距离D7和在第二金属凸块116侧壁增加的第二绝缘结构218的尺寸之差大于在相邻第二金属凸块116侧壁增加的第二绝缘结构218的尺寸，示例性的，距离D6等于距离D7，并且距离D7大于或等于20um且小于或等于105um，例如D7为30um、40um、45um、50um、70um、90um、100um等。
在其中一个实施例中，绝缘结构环绕第二金属凸块。如图8所示，第二绝缘结构218环绕第二金属凸块116设置，通过该设置可以进一步避免第二金属凸块116的脱落或倾覆。第一绝缘结构216环绕第一金属凸块114设置，通过该设置可以进一步避免第一金属凸块114的脱落或倾覆。
如图9、图10所示，在其中一个实施例中，当第二金属凸块116的尺寸D3小于预设尺寸，且第二金属凸块116与相邻第一金属凸块114之间的距离D6不满足第二预设条件，第二金属凸块116与相邻第二金属凸块116之间的距离D7满足第三预设条件时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间相接触，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间间隔设置，通过该设置可以避免第一金属凸块114和第二金属凸块116的脱落或倾覆。
如图11、图12所示，在其中一个实施例中，当第二金属凸块116的尺寸D3小于预设尺寸，且第二金属凸块116与相邻第一金属凸块114之间的距离D6满足第二预设条件，第二金属凸块116与相邻第二金属凸块116之间的距离D7不满足第三预设条件时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间间隔设置，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间相接触，通过该设置可以避免第二金属凸块116的脱落或倾覆。
如图13、图14所示，在其中一个实施例中，当第二金属凸块116的尺寸D3小于预设尺寸，且第二金属凸块116与相邻第一金属凸块114之间的距离D6不满足第二预设条件，第二金属凸块116与相邻第二金属凸块116之间的距离D7不满足第三预设条件时，第二金属凸块116侧壁的第二绝缘结构218与相邻第一金属凸块114侧壁的第一绝缘结构216之间相接触，且第二金属凸块116侧壁的第二绝缘结构218与相邻第二金属凸块116侧壁的第二绝缘结构218之间相接触，通过该设置可以避免第一金属凸块114和第二金属凸块116的脱落或倾覆。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种半导体结构，其特征在于，包括：
基片，所述基片上具有焊盘；
绝缘层，位于所述基片上，开设有暴露出所述焊盘的开口；
第一金属凸块，位于所述开口中，且与所述焊盘接触；
第二金属凸块，位于所述绝缘层的上表面；
绝缘结构，位于所述绝缘层的上表面，且与所述第二金属凸块的侧壁接触；
其中，所述绝缘结构与所述绝缘层之间的粘附力大于所述第二金属凸块与所述绝缘层之间的粘附力。
2.根据权利要求1所述的半导体结构，其特征在于，所述绝缘结构包括第一绝缘结构和第二绝缘结构，其中，所述第一绝缘结构与所述第一金属凸块的侧壁接触，所述第二绝缘结构与所述第二金属凸块的侧壁接触。
3.根据权利要求2所述的半导体结构，其特征在于，所述第二绝缘结构包括：
第一部分，与所述第二金属凸块的侧壁接触；
第二部分，与所述第一部分远离所述第二金属凸块的侧壁接触；
其中，所述第一部分、所述第二部分均呈阶梯状。
4.根据权利要求3所述的半导体结构，其特征在于，所述第一部分的厚度大于所述第二部分的厚度。
5.根据权利要求4所述的半导体结构，其特征在于，所述第一金属凸块的厚度大于所述第二金属凸块的厚度。
6.根据权利要求2所述的半导体结构，其特征在于，所述第一金属凸块的宽度小于所述开口的宽度，所述第一绝缘结构还填充于所述第一金属凸块与所述开口的侧壁之间。
7.根据权利要求2所述的半导体结构，其特征在于，所述第一金属凸块的侧壁包括：位于焊盘上表面与绝缘层上表面之间的第一侧壁和高于绝缘层上表面的第二侧壁；
其中，所述第一绝缘结构至少与部分所述第二侧壁接触。
8.根据权利要求1所述的半导体结构，其特征在于，所述绝缘结构环绕所述第二金属凸块。
9.根据权利要求1所述的半导体结构，其特征在于，所述绝缘结构与所述绝缘层的材料相同。
10.根据权利要求2所述的半导体结构，其特征在于，所述第二绝缘结构的厚度与所述第二金属凸块的尺寸成反比。
11.一种半导体结构的制备方法，其特征在于，包括：
提供基片，所述基片具有焊盘；
于所述基片上形成绝缘层，所述绝缘层中开设有暴露出所述焊盘的开口；
于所述开口中形成第一金属凸块，所述第一金属凸块与所述焊盘接触；
于所述绝缘层的上表面形成第二金属凸块；
至少于所述绝缘层的上表面形成绝缘结构，所述绝缘结构与所述第二金属凸块的侧壁接触；
其中，所述绝缘结构与所述绝缘层之间的粘附力大于所述第二金属凸块与所述绝缘层之间的粘附力。
12.根据权利要求11所述的制备方法，其特征在于，所述绝缘结构包括第一绝缘结构和第二绝缘结构；
其中，所述第一绝缘结构与所述第一金属凸块的侧壁接触，所述第二绝缘结构与所述第二金属凸块的侧壁接触。
13.根据权利要求12所述的制备方法，其特征在于，所述第二绝缘结构包括：
与所述第二金属凸块的侧壁接触的第一部分；
与所述第一部分远离所述第二金属凸块的侧壁接触的第二部分；
其中，所述第一部分、所述第二部分均呈阶梯状。
14.根据权利要求13所述的制备方法，其特征在于，所述第一部分的厚度大于所述第二部分的厚度。
15.根据权利要求12所述的制备方法，其特征在于，所述第一金属凸块的宽度小于所述开口的宽度，所述第一绝缘结构还形成于所述第一金属凸块与所述开口的侧壁之间。
16.根据权利要求11所述的制备方法，其特征在于，所述绝缘结构与所述绝缘层的材料相同。
17.根据权利要求11所述的制备方法，其特征在于，所述绝缘结构环绕所述第二金属凸块。
CN202210037101.0A 2022-01-13 2022-01-13 半导体结构及其制备方法 Pending CN116487358A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210037101.0A CN116487358A (zh) 2022-01-13 2022-01-13 半导体结构及其制备方法
PCT/CN2022/078747 WO2023133983A1 (zh) 2022-01-13 2022-03-02 半导体结构及其制备方法
US17/661,363 US20230223368A1 (en) 2022-01-13 2022-04-29 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210037101.0A CN116487358A (zh) 2022-01-13 2022-01-13 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116487358A true CN116487358A (zh) 2023-07-25

Family

ID=87218250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210037101.0A Pending CN116487358A (zh) 2022-01-13 2022-01-13 半导体结构及其制备方法

Country Status (2)

Country Link
CN (1) CN116487358A (zh)
WO (1) WO2023133983A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610267B2 (en) * 2010-07-21 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing delamination between an underfill and a buffer layer in a bond structure
TWI502691B (zh) * 2011-11-18 2015-10-01 Chipmos Technologies Inc 導電結構及其形成方法
JP6955864B2 (ja) * 2016-12-26 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10790251B2 (en) * 2018-06-20 2020-09-29 Micron Technology, Inc. Methods for enhancing adhesion of three-dimensional structures to substrates
CN112786467A (zh) * 2019-11-07 2021-05-11 长鑫存储技术有限公司 半导体结构、制备方法及半导体封装结构

Also Published As

Publication number Publication date
WO2023133983A1 (zh) 2023-07-20

Similar Documents

Publication Publication Date Title
US5707894A (en) Bonding pad structure and method thereof
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
US6538326B2 (en) Semiconductor device and manufacturing method thereof
US6445001B2 (en) Semiconductor device with flip-chip structure and method of manufacturing the same
US6528881B1 (en) Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer
JP5518091B2 (ja) 半導体装置及び半導体装置の製造方法
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JP4775007B2 (ja) 半導体装置及びその製造方法
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US8446008B2 (en) Semiconductor device bonding with stress relief connection pads
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JP2011003645A (ja) 半導体装置およびその製造方法
US20080079134A1 (en) Chip package, chip structure and manufacturing process thereof
JP2930025B2 (ja) 半導体装置及びその製造方法
KR100294755B1 (ko) 반도체장치및그제조방법
JPH1140564A (ja) 半導体装置およびその製造方法
CN116487358A (zh) 半导体结构及其制备方法
US8247289B2 (en) Capacitor and manufacturing method thereof
CN110556299A (zh) 一种半导体结构及其形成方法
US7492009B2 (en) Semiconductor device having silicon on insulator structure and method of fabricating the same
US20230223368A1 (en) Semiconductor structure and manufacturing method thereof
US20010017397A1 (en) Thin-film resistor and method of fabrication
KR100245249B1 (ko) 반도체장치의 제조방법
JP2003318211A (ja) 半導体装置
US20080150108A1 (en) Semiconductor package and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination