CN105453109B - 用于指纹感测装置的连接垫 - Google Patents

用于指纹感测装置的连接垫 Download PDF

Info

Publication number
CN105453109B
CN105453109B CN201480045669.0A CN201480045669A CN105453109B CN 105453109 B CN105453109 B CN 105453109B CN 201480045669 A CN201480045669 A CN 201480045669A CN 105453109 B CN105453109 B CN 105453109B
Authority
CN
China
Prior art keywords
acquisition apparatus
fingerprint acquisition
sensing
recess portion
connection gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480045669.0A
Other languages
English (en)
Other versions
CN105453109A (zh
Inventor
蓬图斯·亚格马尔姆
卡尔·伦达尔
马茨·斯洛特纳
汉斯·特恩布卢姆
欧杰·朱利安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fingerprint kaana Kadun Intellectual Property Co.,Ltd.
Original Assignee
Fingerprint Cards AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fingerprint Cards AB filed Critical Fingerprint Cards AB
Publication of CN105453109A publication Critical patent/CN105453109A/zh
Application granted granted Critical
Publication of CN105453109B publication Critical patent/CN105453109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48148—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the wire connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种指纹感测装置，包括：感测电路，该感测电路包括多个感测元件，每个感测元件包括被布置在感测平面中并面向电容式指纹感测装置的表面的感测结构，感测元件中的每个感测元件被配置成提供指示感测结构与放置在指纹感测装置的表面上的手指之间的电磁耦合的信号；以及多个连接垫，多个连接垫电连接至感测电路，以提供感测电路与读出电路之间的电连接，其中，连接垫中的每个连接垫相对于感测平面单独地凹陷，以使得每个连接垫在底部平面中具有底部，以及其中，每个连接垫通过感测装置的相对于底部平面升高的部分与相邻的连接垫分隔开。

Description

用于指纹感测装置的连接垫
技术领域
本发明涉及感测装置。更特别地，本发明涉及用于感测指纹的装置。
背景技术
由于用于身份验证的生物装置特别是指纹感测装置的发展已引起使得更小、更低廉以及更节能的装置，因此对这样的装置的可能应用不断增多。
特别地，由于小尺寸因素、相对有利的成本/性能因素以及高用户接受度(特别是与视网膜扫描等相比)，所以指纹感测在例如消费者电子装置中已经越来越多地被采用。
由于基于CMOS技术构建的用于提供指纹感测元件和辅助逻辑电路的电容式指纹感测装置既小又节能并且同时能够高准确度地识别指纹，所以这样的感测装置变得越来越受欢迎。因此，电容式指纹传感器有利地用于消费者电子产品例如便携式计算机、平板电脑和移动电话。
指纹感测芯片通常包括电容式感测元件阵列，该电容式感测元件阵列提供指示若干感测结构与放置在指纹传感器的表面上的手指之间的电容量的测量值。感测芯片还可以包括用于处理对感测元件阵列的寻址的逻辑电路。
此外，感测芯片通常被安装在包括读出电路的单独的读出基板上，其中，感测芯片的接触垫被设置用于使得能够经由引线接合的方式电连接至读出基板的对应的接触垫。读出基板可以是例如印刷电路板(PCB)。
然而，引线接合部(wire bond)在感测芯片的表面上方突出了与接合部加上的高度接合引线的弯曲——通常称为引线接合部线弧高度——对应的距离。因此，突出的引线接合部引入了指纹传感器的组装和设计方面的限制。具体地，在许多应用中，既是出于审美的原因也是由于感测表面的升高部分可能导致手指在突出部分附近部分地被抬起，所以期望能够提供平的指纹感测装置。此外，导电特征的与像素有关的任何突出部分例如引线接合部将不可避免地使装置抵抗静电放电(ESD)的能力退化。
为了实现平的感测表面，可以设置足够厚的顶部涂覆层以使得突出的引线接合部被覆盖，从而形成平的外表面。然而，较厚的涂层导致放置在表面上的手指与位于涂层下面的感测元件之间的电容性耦合更弱，这导致感测装置的准确度降低。
US2011/0254108公开了通过设置以下保护板来解决上述问题的指纹感测装置，该保护板具有增强该板的表面上的手指与位于保护板下面的感测元件之间的电容性耦合的介电特性。
虽然如此，仍期望能够对指纹感测装置设置顶层，该顶层具有由感测装置的期望的电容性耦合特性而非感测芯片与基板之间的电连接的几何形状而确定的厚度。
发明内容
鉴于指纹感测装置的上述期望的特性，以及现有技术的上述和其他缺点，本发明的目的是提供改进的指纹感测装置以及用于制造这样的装置的方法。
因此，根据本发明的第一方面，提供了一种指纹感测装置，该指纹感测装置包括：感测电路，该感测电路包括多个感测元件，每个感测元件包括被布置在感测平面中并面向电容式指纹感测装置的表面的感测结构，感测元件中的每个感测元件被配置成提供指示感测结构与放置在指纹感测装置的表面上的手指之间的电磁耦合的信号；以及多个连接垫，多个连接垫电连接至感测电路，以提供感测电路与读出电路之间的电连接，其中，连接垫中的每个连接垫相对于感测平面单独地凹陷，以使得每个连接垫在底部平面中具有底部，以及其中，每个连接垫通过感测装置的相对于底部平面升高的部分与相邻连接垫分隔开。
指纹感测装置上需要连接垫，以使得指纹感测装置中所包括的感测电路与外部读出电路之间能够进行电连接。外部读出电路可以例如被布置在安装有指纹感测装置的印刷电路板或单独的芯片上。还应当理解的是，连接垫包括用于形成与指纹感测装置的感测电路的电连接的导电材料。
连接垫的底部平面在本上下文中应当被理解为定位有凹部的大部分底部高度的平面。凹部被感测装置的相对于底部平面升高的部分限定成使得在所述凹部中形成连接垫并且所述凹部与相邻的凹部被分隔开。而且，感测装置的升高部分可以被视为与相邻连接垫分隔开的壁或屏障。
感测电路通常包括被配置成访问和读取每个感测元件的逻辑门。
本发明基于以下实现：可以通过设置相对于感测元件凹陷的连接垫来实现可以防止引线接合部从感测装置的感测表面上方突出的指纹感测装置。通过使从感测元件到连接垫的底部平面的距离等于或大于引线接合部线弧高度，可以设置感测装置的任何导电部分均不从感测表面上方突出的指纹感测装置。这样的装置结构将使得能够实现平的指纹传感器产品而不会使装置的生物识别性能和ESD抗干扰性受到影响。
与使用本领域技术人员已知的其他互连技术如通过硅通孔(TSV)时相比，根据本发明的实施方式的感测装置还使得形成有感测装置的管芯的厚度能够相对厚。本发明的另一优点在于：可以借助于作为充分完善和成熟的技术的引线接合来创建互连的引脚，同时为大量的价格可取的生产作好准备。
根据本发明的一个实施方式，多个连接垫中的每个连接垫被布置在指纹感测装置的边缘，使得每个连接垫由具有延伸至感测装置的边缘的底部的凹部来限定。通过将连接垫布置在感测装置的边缘，可以从感测装置直接形成引线接合部，从而形成与布置有指纹感测装置的读出基板上的电路的电连接。
在本发明的一个实施方式中，凹部可以具有从所述底部延伸至所述指纹感测装置的连接平面的至少一个侧壁，以及其中，在所述底部的至少一部分和所述侧壁上布置有导电层，使得经由所述连接平面来形成所述底部与所述感测电路之间的电连接。
可以以不同的方式实现连接垫与感测电路之间的电连接。例如，感测电路可以具有被布置在连接垫的底部平面中的连接点，或者连接点可以被布置在与底部平面不同的连接平面中。在连接平面被布置在与连接垫的底部平面不同的平面中的应用中，可以通过以下方式来有利地形成电连接：设置从连接垫的底部沿侧壁并延伸至感测电路的连接平面的导电层。因此，可以在沉积导电材料的一个相同的制造步骤中形成连接垫与感测电路之间的电连接。
然而，感测电路还可以使用用于连接由绝缘材料分隔开的不同的导电材料层的通孔连接来连接至连接垫。例如，可以使导电材料形成为从连接垫的底部经由凹部的侧壁延伸至感测装置的平面，感测装置的平面进而通过通孔连接来连接至连接平面。此外，可以在与形成感测元件的其中沉积导电材料的步骤不同的步骤中沉积凹部中的导电材料。
根据本发明的一个实施方式，连接平面可以被布置成指纹感测装置的最顶部金属层的整体部分。因此，可以在同一处理步骤中形成连接平面的导电部分和连接垫的导电材料，与在不同的步骤中形成连接平面和连接垫的情况相比，这减少了制造处理中所需要的处理步骤的数量，并且这还提供了连接垫与感测电路之间的更可靠的电连接。
此外，连接平面可以有利地被布置在感测平面中，这意味着连接平面的沉积与感测元件的沉积同时发生。因此，由于在同一处理步骤中形成若干不同的特征，所以可以实现更高效的制造处理。
在本发明的一个实施方式中，侧壁从所述底部到所述连接平面有利地可以是倾斜的。倾斜角在本上下文中应当被理解为倾角，从而倾斜的侧壁与垂直于感测平面的垂直侧壁明显不同。通过使用倾斜的侧壁，可以简化从连接垫的底部延伸至感测装置的升高部分的导电材料的沉积。例如，不同的沉积方法提供不同程度的阶梯覆盖，并且通过提供倾斜的侧壁，可以使用更宽范围的不同沉积方法和参数。
此外，倾斜的侧壁可以有利地具有高于45°并且优选地高于80°的倾斜角。即使从可制造方面看具有倾斜的侧壁是有利的，但仍期望使用相对大的倾斜角，这是因为斜面具有越小的角度则占据的表面面积越大。因此，因为期望减少连接垫的占用面积以增大晶片面积利用率，所以使用具有上述范围中的倾斜角的侧壁是有利的。侧壁的倾斜角被限定成相对于底部平面的角度，其中，侧壁从底部平面垂直地延伸可以被称为具有90°的倾斜角。
根据本发明的一个实施方式，导电层还可以被布置在基本上平的表面的围绕凹陷的连接垫中的每个连接垫的至少一部分的部分上。这当在同一制造步骤中将导电层形成为感测装置的连接平面和/或感测元件中的连接点时是特别有利的。通过在平面表面的与连接垫相邻的至少一部分上形成连接垫的导电层，在光刻(photolithographic)处理中允许更高清晰度的特征，这是因为可以基于平面表面来设置聚焦深度。因此，当露出用于随后使导电层图案化的光刻抗蚀剂掩膜时不需要考虑连接垫的深度。
在本发明的一个实施方式中，凹部的深度可以有利地大于引线接合部线弧高度，通常大于50μm、更优选地大于75μm以及最优选地大于100μm。因为通常在数百微米厚的半导体基板中形成感测装置，所以可以使得凹部足够深以使得可以使用任何能够轻易地获得的引线接合几何形状和处理。
根据本发明的一个实施方式，指纹感测装置可以有利地被布置在包括读出电路的读出基板上，以及其中，多个连接垫中的至少一个连接垫被引线接合至读出电路。此外，连接垫和引线接合部有利地被配置成使得引线接合部不在感测平面上方延伸。
根据本发明的一个实施方式，感测元件中的每个感测元件可以有利地被配置成提供以下信号，该信号指示感测结构与放置在电容式指纹感测装置的表面上的手指之间的电容性耦合。在电容式指纹感测装置中，手指与电容式感测元件之间的电容性耦合使得能够检测指纹，原因在于指纹的脊纹比指纹的皱褶提供更好的电容性耦合。指纹感测装置还可以通过使用感测元件与手指之间的RF耦合来形成。
根据本发明的一个实施方式，指纹感测装置还可以包括多个电荷放大器，所述感测结构中的每个感测结构连接有一个电荷放大器，以用于提供指示由感测结构携带的电荷的变化的感测信号，电荷的变化是由手指与感测结构之间的电位差的变化引起。
根据本发明的一个实施方式，指纹感测装置的电荷放大器还可以包括：负输入端，该负输入端连接至感测结构；正输入端，该正输入端连接至相对于时变传感器接地电位基本恒定的感测元件基准电位；输出端，该输出端提供感测信号；反馈电容器，该反馈电容器连接在负输入端与输出端之间；以及正输入端和负输入端与输出端之间的至少一个放大器级，其中，电荷放大器以负输入端处的电位基本上遵循正输入端处的电位的方式被配置，使得感测元件基准电位提供手指与感测结构之间的电位差的变化。
电荷放大器将负输入端处的电荷转换成输出端处的电压。电荷放大器的增益由反馈电容器的电容量来确定。
电荷放大器以负输入端处的电位基本上遵循正输入端处的电位变化的方式被配置应当被理解成意味着正输入端处的电位变化引起负输入端处的电位的基本上对应的变化。取决于电荷放大器的实际配置，负输入端处的电位可以与正输入端处的电位基本上相同，或者在正输入端与负输入端之间可以存在基本上恒定的电位差。例如，如果电荷放大器被配置成单级放大器，则电位差可以是构成单级放大器的晶体管的栅源(gate-source)电压。
应当注意的是，电荷放大器的输出端不需要直接连接至反馈电容器，并且在输出端与反馈电容器之间可以存在另外的电路。该电路也可以被放置在感测元件的矩阵外。
根据本发明的一个实施方式，指纹感测系统还可以包括：顶部保护电介质板，该顶部保护电介质板覆盖多个感测元件；以及被布置在该板与感测元件之间的粘合剂层，粘合剂层被配置成将板粘附于感测元件。顶部保护电介质板可以有利地是至少20μm厚并且具有高介电强度以保护指纹感测装置的下层的结构免受磨损以及免受ESD。更为有利的是，保护涂层可以是至少50μm厚。在各种实施方式中，保护涂层可以是几百微米厚。
根据本发明的一个实施方式，指纹感测装置还可以包括将连接垫连接至读出电路的接合引线，其中，接合引线在感测平面上方延伸至粘合剂中。
既可以正向引线接合也可以反向引线接合。粘合剂在接合处理中允许更大的耐受性，使得接合引线能够在感测平面的表面上方突出。在反向接合的情况下，突出部分可以例如是引线线弧或接合引线的端部。
根据本发明的第二方面，提供了一种用于形成指纹感测装置中的连接垫的方法，该方法包括以下步骤：在感测装置上设置第一掩膜层，掩膜层包括限定针对连接垫的区域的开口；在感测装置中形成与开口对应的凹部；移除第一掩膜层；在凹部中以及在感测装置的与凹部相邻并且相对于凹部的底部升高的部分上设置导电材料，凹部中的导电材料形成连接垫。上述方法的优点在于：通过在同一步骤中在连接垫的凹部中以及感测装置的与所述凹部相邻的部分上设置导电材料，所使用的使抗蚀剂掩膜图案化的光刻(lithography)步骤不需要考虑高度的差异。替代地，光刻步骤的聚焦平面可以是升高部分的与凹部相邻的平面。因此，连接垫的凹陷部分的金属化可以与用于制造指纹感测装置的处理中包括的金属化步骤同时被执行，这简化了制造处理。与还必须在斜面中限定的图案的处理相比，除更高效的制造处理外，上述方法还使得能够在聚焦平面中即在该装置的升高部分上制造更小的特征。
在本发明的一个实施方式中，设置导电材料的步骤可以有利地包括：沉积导电材料；设置包括覆盖下述区域的第二掩膜层，该区域包括凹部以及感测装置的与凹部相邻并且相对于凹部的底部升高的部分；移除感测装置的未被第二掩膜层覆盖的部分上的导电材料；以及移除第二掩膜层。
根据本发明的一个实施方式，感测装置的与凹部相邻并且相对于凹部的底部升高的部分可以与以下连接区域有利地相对应，该连接区域用于将连接垫连接至控制电路以使得通过导电层的沉积来形成凹陷的部分与控制电路的连接区域之间的电连接。
在本发明的一个实施方式中，设置导电材料的步骤有利地是以下步骤：设置所述感测装置的最顶部金属层。然而，可以在单独的制造步骤中例如通过电镀铜以等同的方式来设置凹部的导电材料。
本发明的该第二方面的效果和特征与以上结合本发明的第一方面所描述的效果和特征是非常相似的。
当研究所附权利要求和以下描述时，本发明的另外的特征以及本发明的优点将变得明显。本领域的技术人员认识到，在不背离本发明的范围的情况下可以对本发明的不同的特征进行组合以创建与在下文中所描述的实施方式不同的实施方式。
附图说明
现在将参照示出本发明的示例实施方式的附图更详细地描述本发明的这些方面和其他方面，在附图中：
图1示意性地示出了包括根据本发明的实施方式的指纹感测装置的消费者装置；
图2示意性地示出了根据本发明的实施方式的指纹感测装置；
图3a和图3b是根据本发明的实施方式的指纹感测装置的连接垫的截面图；
图4示意性地示出了用于形成根据本发明的实施方式的指纹感测装置中的连接垫的步骤；
图5是概括用于形成根据本发明的实施方式的指纹感测装置中的连接垫的方法的总体步骤的流程图；
图6示意性地示出了根据本发明的实施方式的多个感测装置；以及
图7a和图7b示意性地示出了根据本发明的指纹感测系统的实施方式中所包括的感测元件的示例配置。
具体实施方式
在本详细描述中，主要参照电容式指纹感测装置来讨论根据本发明的指纹感测装置的各种实施方式。还讨论了用于制造在指纹感测装置中使用的连接垫的方法。该制造方法可以有利地用于制造还用于其他类型的装置例如光学感测装置或RF感测装置的连接垫。
图1是包括指纹感测装置101的手持装置100的示意性图示。可以将指纹感测装置101用于例如移动电话、平板电脑或任何其他电子装置以作为识别和/或验证用户的方式。
图2是露出被布置在感测元件104的阵列中的多个感测元件104的指纹感测装置102的示意性图示。每个感测元件104包括可以被视为感测元件104中的顶部金属层的感测结构，感测元件还可以被称为像素。指纹感测装置102还包括感测电路(未示出)，该感测电路被配置成当对象位于感测装置102的表面上时读取来自感测元件104中的每个感测元件的电容响应。感测电路可以被布置在感测元件下面的基板的层中。指纹感测装置102可以例如利用传统CMOS技术来形成。这样的指纹感测装置102被示出为被布置在载体107上，载体107可以是例如包括用于将感测装置102连接至辅助装置的读出电路的印刷电路板。还示出了连接垫108中的每个连接垫包括到载体107的用于形成感测装置102与载体107之间的电连接的引线接合部109。
此外，图2的局部图示出了相对于基板106的相邻部分单独地凹陷的连接垫108。基板106可以是例如传统的硅基板。每个连接垫在基板106的底部平面中具有底部110，并且由被布置在连接垫的底部110上并且经由凹陷的连接垫的侧壁延伸至感测电路的连接部分的导电层提供连接垫108与感测电路之间的电连接。
在本上下文中，出于简便起见，连接垫108与感测电路之间的接触点由接触元件112示意性地示出。实际上，连接垫108与感测电路之间的电连接不必须被形成在图2所示的最顶部金属层中。反之，连接垫108与感测电路之间的连接可以以等同的方式被布置在当制造指纹感测装置102时所使用的金属层中的任意层例如传统的CMOS处理的金属层中的任意层中。
图3是图2所示的指纹感测装置102的一部分和连接垫108的截面图。凹部的深度即连接垫的底部110与相对于底部110升高的相邻部分118之间的高度差优选地处于20μm至300μm、更优选地50μm至150μm以及最优选地90μm至110μm的范围内。图3还示出了引线接合部109在感测装置的感测元件104上方未突出。还示出了感测元件104由形成感测装置的表面120的电介质层114覆盖。形成电介质层114的电介质材料适当地被选定成使得可以在放置在感测装置的表面上的手指与下层的感测元件104之间形成优异的电容性耦合。还可以有利的是电介质材料是耐磨损的。因此，可以提供具有平面表面的指纹感测装置。
图3a示出了引线接合部的球端位于凹部中的接合部。然而，可以如图3b所示以等同的方式使用反向接合处理，在图3b中，接合部302的球端位于载体107上并且接合部的引线端部位于凹部中并且连接至连接垫的底部110。图3b还示出了例如可以是由材料如玻璃、陶瓷、蓝宝石等形成的板的保护层。保护层借助于可以是可流动的和/或可压缩的粘合剂材料306被粘附于感测元件104。
当使用可流动的和/或可压缩的粘合剂时，不严格要求接合引线的引线端部低于感测元件的表面，替代地，接合引线的引线端部可以在该表面上方稍微突出，这使得能够使用传统制造方法进行反相引线接合。而且，当使用反向接合时，可以更精确地控制接合部的高度，这是因为由引线的端部而非引线接合部线弧高度来确定接合部的高度。使用反向接合的另外的优点在于：由于接合部线弧的曲率更大，接合部线弧通常更容易被按压。因此，在感测平面上方突出的接合部线弧可以更容易地被覆盖该装置的结构如覆盖保护板按压。
使用可压缩粘合剂与单个凹部结合的另外的优点在于：与沿芯片的长度延伸的沟槽相比，要由粘合剂填充的容量更少。这使得更易于使用所述粘合剂来完全地填充凹部以避免在装置中存在不期望的空隙，从而排除了对用于填充未被该粘合剂填充的任何剩余的空隙的重新填充处理的需求。
而且，使用相邻凹部之间具有升高部分的凹部对芯片的边缘处的保护板304提供了另外的机械支承。
图4a至图4e示意性地示出了用于形成根据本发明的实施方式的指纹感测装置102的连接垫108的方法的步骤，并且图5是概括这样的方法的总体步骤的流程图。
在图4a所示的步骤150中，在基板上形成抗蚀剂掩膜130并且在要形成凹部的位置处的抗蚀剂掩膜130中形成开口132。基板106通常是传统的硅基板。然而，可以以等同的方式使用其他类型的半导体基板或绝缘基板。
接着，在步骤152中，如图4b所示，在基板106中形成凹部134。凹部134的深度为大约100μm。凹部134原则上可以通过本领域技术人员已知的用于移除材料的任何方法如湿式蚀刻或干式蚀刻来形成。取决于移除材料的方法，可以实现具有不同的侧壁倾斜角的凹部134。凹部的深度是牺牲表面面积与引线接合部线弧高度之间的权衡值(tradeoff)。因此，引线接合部线弧的高度越低意味着可以形成的凹部越浅。对于具有角度低于90°的侧壁的凹部而言较浅的凹部是特别期望的，在角度低于90°的情况下，对于给定的凹部底部面积而言，凹部越深则占据的芯片的表面面积越大。
在已经形成凹部134之后，根据图4c所示的步骤154沉积导电层136。在本发明的一个实施方式中，导电层136是通过溅射沉积的铝。在另一实施方式中，导电层136可以是通过电镀沉积的铜。还能够使用其他金属和沉积方法。即使图4c示出了凹部的导电材料136与用于形成感测元件的导电材料同时被沉积，但是还能够在单独的制造步骤中将导电材料沉积在凹部中。还可以期望在半导体基板106与导电层136之间使用绝缘层以避免经由基板106而短路的风险。
接着，在图4d所示的步骤156中，形成第二抗蚀剂掩膜138以保护导电层136的在金属移除步骤158之后剩余的部分。
在金属移除之后，移除抗蚀剂掩膜138，并且可以在图4e中看到剩余的导电材料。如图4d和图4e所示，沉积的金属层136可以用于在同一处理步骤中形成指纹感测装置的连接垫108和感测元件104二者。
图6示出了包括用于感测装置的多个芯片602的晶片600的一部分，多个芯片602如在制造指纹感测装置102期间所看到的那样被布置成彼此相邻。在制造时，在晶片上同时制造大量芯片。因此，凹部被形成为具有包围的侧壁以使得凹部仅在晶片被分离成单独的芯片之后得到其最终外观。为了有助于切割处理，掩膜和对应的金属图案可以被布置成使得在要将晶片600切割成单独的芯片的路径中不存在金属，路径与图6中的虚线对应。
图4a至图4e中所概括的方法的固有优点在于：不需要在与基板的原有表面有关的任何凹陷的区域内通过光刻处理进行图案化。这允许更高清晰度的特征，这是因为在当限定金属层时所使用的光刻处理期间对于聚焦深度的最佳选择而言仅需要考虑一个表面平面。此外，因为不需要沿z方向(垂直于表面平面)进行图案化，所以凹部结构还可以使凹部的壁能够更接近于垂直。这对晶片面积的利用率将具有积极影响。而且，单个聚焦平面使得在金属层中能够形成更小的特征。因此，提供了耐用且价格可取的处理，在该处理中，不需要进行用于形成装置的连接垫的后期处理，并且可以实现高表面利用率。
现在将参照图7a和图7b对指纹传感器4的上述实施方式中所包括的感测元件104的示例配置进行描述。
如可以在图7a中看到，感测元件以下述包括三个导电层的层结构的方式被形成：顶部的导电层M3、中间的导电层M2以及下部的导电层M1，其中，在导电层M3、M2和M1下面分别有绝缘电介质材料的第一层51、第二层52和第三层53。导电层的材料的示例通常是铜、铝以及掺杂的多晶硅。绝缘层的材料的示例通常是SiO2、SiN、SiNOx以及旋压玻璃。
此外，用于形成感测元件104的分层结构可以包括第四层P2(第二多晶硅)，第四层P2由被保持在相对于传感器接地VL的特定模拟电压电位AVdd处的导电层构成。此外，存在用作电屏蔽的第五层P1(第一多晶硅)，该第五层P1也由被保持在传感器接地电位VL处的导电层构成。在这些层P2、P1中的每个层的下面分别存在绝缘电介质材料的第四层63和第五层64。在底部，存在包括有源部件如电荷放大器54的半导电的基板层D1。上述导电层P2和导电层P1以及下部导电层M1可以例如用于电连接、电阻以及电屏蔽的路径选择。导电层P2、P1中的一个导电层还可以用于形成每个感测元件104而非第二金属层M2的下电极55。
图7a所示的感测元件104包括被形成在顶部导电层M3中的感测结构15b。感测结构15b连接至感测元件电路16b，该感测元件电路16b包括电荷放大器54、下电极55、复位开关56以及采样和保持电路65。
如可以在图7a中看到，感测结构15b连接至电荷放大器54的负输入端58。电荷放大器54的正输入端59连接至传感器接地电位VL。因此，借助于电荷放大器54，由于经过电荷放大器54的输入端58、59的电压几乎为零，所以对应的感测结构15b几乎是接地的(传感器接地)。取决于电荷放大器的电路实现，在运算放大器的负输入端58与正输入端59之间可以存在小的基本上恒定的电压例如CMOS晶体管的栅极电压。
如也可以在图7b中看到，每个感测结构15b可以被形成在顶部导电层M3中的屏蔽框60围绕，在顶部导电层M3中，屏蔽框60连接至传感器接地电位VL以作为用于防止相邻传感器结构15b之间的横向寄生电容的导电屏蔽，从而防止或至少减少感测元件104之间的所谓的串扰。屏蔽框60还可以连接至另一适当的电位。
此外，再次参照图7a，存在覆盖感测结构15b中的每个感测结构的保护电介质层14，以用于保护感测元件104免受ESD(静电放电)和外部磨损。靠近保护层14的上表面附近的手指12引起手指12与感测结构15b之间的电容量Cfinger。
如可以在图7a中看到，在中间导电层M2中形成感测元件电路16b中所包括的下电极55。下电极55连接至电荷放大器54的输出端20b。在感测结构15b与每个下电极55之间形成有反馈电容器Cref，其中，反馈电容器Cref连接在电荷放大器54的负输入端58与输出端20b之间。
在中间导电层M2中还形成与下电极55相邻的辅助下电极55a。辅助下电极55a连接至传感器接地电位VL并被用作额外的屏蔽，这是因为下电极55通常可以具有比感测结构15b更小的面积。
下电极55可以被配置成实现针对传感器元件电路16b的期望增益。具体地，可以适当地选择下电极55的大小，这是因为增益取决于反馈电容器Cref，反馈电容器Cref反之取决于感测结构15b、下电极55以及第一绝缘层51的物理尺寸。辅助下电极55a的大小可以被调节成使得能够安装在下电极55附近。
如上所述，使传感器接地电位VL相对于手指12的电位浮动将引起每个感测结构15b与手指12之间的电压的变化，这反之将引起由感测结构15b携带的电荷的变化。
由感测结构15b携带的电荷的变化和皮肤与感测结构15b之间的电容量Cfinger成正比。因为感测结构15b相对于传感器接地VL几乎是接地的，所以感测结构15b的电荷被电荷放大器54转移至下电极55。然后，可以根据以下等式来计算来自电荷放大器54的电压输出：
Uout＝(Cfinger/Cref)Uin
由采样和保持电路65优选地使用相关双采样来移除共模噪声的低频分量以对输出电压Uout进行采样。
采样和保持电路65受控制信号控制，并且将以下像素信号Spixel输出至模拟数字转换器(未示出)，该像素信号Spixel指示感测结构15b与手指12之间的电容性耦合。
即使已经参照本发明的具体示例性实施方式描述了本发明，但是许多不同的变体、变型等对本领域的技术人员而言将会变得明显。此外，应当注意，可以省略、交换或以各种方式布置系统的各部分，只要感测装置能够执行本发明的功能即可。
另外，技术人员在根据对附图、公开内容和所附权利要求进行的研究来实践所要求保护的发明时，可以理解并且实现对所公开的实施方式的变化。在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除复数形式。在互不相同的从属权利要求中提及某些措施这一事实不指示不能有利地使用这些措施的组合。

Claims (19)

1.一种指纹感测装置(102)，包括：
感测电路，所述感测电路包括多个感测元件(104)，每个感测元件包括被布置在感测平面中并面向所述指纹感测装置的表面的感测结构，所述感测元件中的每个感测元件被配置成提供指示所述感测结构与放置在所述指纹感测装置的表面上的手指之间的电磁耦合的信号；以及
多个连接垫(108)，所述多个连接垫(108)电连接至所述感测电路，以通过连接所述连接垫和读出电路的接合引线来实现所述感测电路与所述读出电路之间的电连接，
其中，所述多个连接垫中的每个连接垫被布置在所述指纹感测装置的边缘并且相对于所述感测平面单独地凹陷，以使得每个连接垫由具有延伸至所述指纹感测装置的所述边缘的底部(110)的凹部来限定，所述底部(110)在底部平面中，以及其中，每个连接垫通过所述指纹感测装置的相对于所述底部平面升高的部分与相邻的连接垫分隔开，
其中，所述凹部具有从所述底部(110)延伸至所述指纹感测装置的连接平面的至少一个侧壁，以及其中，导电层完全地覆盖所述底部和所述侧壁，以使得经由所述连接平面来形成所述底部与所述感测电路之间的电连接，
其中，所述导电层还被布置在基本上平的表面的、围绕所述连接垫中的每个连接垫的部分上。
2.根据权利要求1所述的指纹感测装置，其中，所述连接平面被布置在所述指纹感测装置的最顶部金属层中。
3.根据权利要求1所述的指纹感测装置，其中，所述连接平面被布置在所述感测平面中。
4.根据权利要求1所述的指纹感测装置，其中，所述侧壁从所述底部到所述连接平面是倾斜的。
5.根据权利要求4所述的指纹感测装置，其中，所述倾斜的侧壁具有高于45°倾斜角。
6.根据权利要求4所述的指纹感测装置，其中，所述倾斜的侧壁具有高于80°的倾斜角。
7.根据权利要求1所述的指纹感测装置，其中，所述凹部的深度大于20μm。
8.根据权利要求7所述的指纹感测装置，其中，所述凹部的深度大于50μm。
9.根据权利要求8所述的指纹感测装置，其中，所述凹部的深度大于100μm。
10.根据权利要求1所述的指纹感测装置，其中，所述指纹感测装置被布置在包括读出电路的读出基板上，以及其中，所述多个连接垫中的至少一个连接垫被引线接合至所述读出电路。
11.根据权利要求1所述的指纹感测装置，其中，所述感测元件中的每个感测元件被配置成提供以下信号：所述信号指示所述感测结构与放置在所述指纹感测装置的所述表面上的手指之间的电容性耦合。
12.根据权利要求1所述的指纹感测装置，还包括：
多个电荷放大器，所述感测结构中的每个感测结构连接有一个所述电荷放大器，以提供指示由所述感测结构携带的电荷的变化的感测信号，所述电荷的变化是由所述手指与所述感测结构之间的电位差的变化引起的。
13.根据权利要求12所述的指纹感测装置，所述电荷放大器包括：
负输入端，所述负输入端连接至所述感测结构；
正输入端，所述正输入端连接至感测元件基准电位，所述感测元件基准电位相对于传感器接地电位基本恒定；
输出端，所述输出端提供所述感测信号；
反馈电容器，所述反馈电容器连接在所述负输入端与所述输出端之间；以及
所述正输入端和所述负输入端与所述输出端之间的至少一个放大器级，
其中，所述电荷放大器以所述负输入端处的电位基本上遵循所述正输入端处的电位的方式被配置。
14.一种根据权利要求1所述的指纹感测装置，还包括：
顶部保护电介质板，所述顶部保护电介质板覆盖所述多个感测元件；以及
被布置在所述顶部保护电介质板与所述感测元件之间的粘合剂层，所述粘合剂层被配置成将所述顶部保护电介质板粘附于所述感测元件。
15.根据权利要求14所述的指纹感测装置，还包括将所述连接垫连接至读出电路的接合引线，其中，所述接合引线在所述感测平面上方延伸至所述粘合剂中。
16.一种用于形成指纹感测装置中的连接垫的方法，所述方法包括以下步骤：
在所述指纹感测装置上设置第一掩膜层，所述第一掩膜层包括限定针对所述连接垫的第一区域的开口；
在所述指纹感测装置中形成与所述开口对应的凹部；
移除所述第一掩膜层；
在所述凹部中和所述指纹感测装置的一部分上设置导电材料，所述指纹感测装置的所述一部分与所述凹部相邻并且相对于所述凹部的底部升高，所述凹部中的所述导电材料形成连接垫，
其中，设置导电材料的步骤包括：
沉积导电材料；
设置覆盖第二区域的第二掩膜层，所述第二区域包括所述凹部以及所述指纹感测装置的与所述凹部相邻并且相对于所述凹部的底部升高的部分；
移除所述指纹感测装置的未被所述第二掩膜层覆盖的部分上的所述导电材料；以及
移除所述第二掩膜层。
17.根据权利要求16所述的方法，其中，所述指纹感测装置的与所述凹部相邻并且相对于所述凹部的底部升高的所述部分与以下连接区域对应：所述连接区域用于将所述连接垫连接至控制电路，以使得通过所述导电材料的沉积来形成所述凹部与所述控制电路的所述连接区域之间的电连接。
18.根据权利要求16所述的方法，其中，所述设置导电材料的步骤是以下步骤：设置所述指纹感测装置的最顶部金属层。
19.根据权利要求18所述的方法，还包括以下步骤：
设置具有可压缩粘合剂材料的电介质板，所述可压缩粘合剂材料粘附于所述电介质板的第一侧；以及
借助于向所述最顶部金属层按压所述粘合剂材料以使得所述可压缩粘合剂填充所述凹部来将所述电介质板粘附于所述最顶部金属层。
CN201480045669.0A 2013-08-23 2014-08-22 用于指纹感测装置的连接垫 Active CN105453109B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13181514 2013-08-23
EP13181514.4 2013-08-23
PCT/SE2014/050962 WO2015026288A1 (en) 2013-08-23 2014-08-22 Connection pads for a fingerprint sensing device

Publications (2)

Publication Number Publication Date
CN105453109A CN105453109A (zh) 2016-03-30
CN105453109B true CN105453109B (zh) 2018-05-29

Family

ID=49028978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480045669.0A Active CN105453109B (zh) 2013-08-23 2014-08-22 用于指纹感测装置的连接垫

Country Status (6)

Country Link
US (1) US9582704B2 (zh)
EP (1) EP3036688A4 (zh)
JP (1) JP6654566B2 (zh)
KR (1) KR101773029B1 (zh)
CN (1) CN105453109B (zh)
WO (1) WO2015026288A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485442B2 (en) 2009-07-02 2013-07-16 Biometric Payment Solutions Electronic transaction verification system with biometric authentication
WO2015026288A1 (en) * 2013-08-23 2015-02-26 Fingerprint Cards Ab Connection pads for a fingerprint sensing device
US20160078269A1 (en) * 2014-09-15 2016-03-17 Fingerprint Cards Ab Fingerprint sensor with sync signal input
US9576177B2 (en) * 2014-12-11 2017-02-21 Fingerprint Cards Ab Fingerprint sensing device
TW201643772A (zh) * 2015-06-08 2016-12-16 指紋卡公司 具有中介結構的指紋感測裝置
SE1551288A1 (en) * 2015-06-08 2016-12-09 Fingerprint Cards Ab Fingerprint sensing device with interposer structure
CN106980824A (zh) * 2015-07-27 2017-07-25 深圳市汇顶科技股份有限公司 指纹检测电路及指纹辨识系统
US9864895B1 (en) * 2016-07-07 2018-01-09 Fingerprint Cards Ab Fingerprint sensing system with finger detect
US11610429B2 (en) * 2016-12-15 2023-03-21 Fingerprint Cards Anacatum Ip Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US10395164B2 (en) * 2016-12-15 2019-08-27 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11023702B2 (en) * 2016-12-15 2021-06-01 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
CN110300975A (zh) * 2017-03-10 2019-10-01 指纹卡有限公司 包括指纹传感器装置和连接至该传感器装置的基板的指纹传感器模块
WO2018208205A1 (en) * 2017-05-08 2018-11-15 Fingerprint Cards Ab Fingerprint sensor package
US10509936B2 (en) * 2017-08-28 2019-12-17 Superc-Touch Corporation Fingerprint identification apparatus having conductive structure
KR20220056666A (ko) 2020-10-28 2022-05-06 삼성전자주식회사 지문 센서 패키지 및 이를 포함하는 스마트 카드
CN112560628B (zh) * 2020-12-07 2024-04-12 东莞华贝电子科技有限公司 侧边指纹识别机构及移动终端
TWI778719B (zh) * 2021-07-22 2022-09-21 王士華 指紋感測器及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333989B1 (en) * 1999-03-29 2001-12-25 Dew Engineering And Development Limited Contact imaging device
JP2003264206A (ja) * 2002-03-07 2003-09-19 Seiko Instruments Inc 半導体装置
WO2004077340A1 (en) * 2003-02-28 2004-09-10 Idex Asa Substrate multiplexing with active switches

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148143A (ja) * 1989-11-02 1991-06-24 Nec Corp 半導体装置
KR930011143A (ko) * 1991-11-14 1993-06-23 김광호 반도체장치 및 그 제조방법
US5778089A (en) * 1996-03-04 1998-07-07 Dew Engineering And Development Limited Driver circuit for a contact imaging array
US6011859A (en) * 1997-07-02 2000-01-04 Stmicroelectronics, Inc. Solid state fingerprint sensor packaging apparatus and method
JP3318865B2 (ja) * 1998-03-05 2002-08-26 日本電信電話株式会社 表面形状認識用センサおよびその製造方法
FR2790141B1 (fr) * 1999-02-22 2001-10-12 St Microelectronics Sa Circuit integre de faible encombrement
JP2001120519A (ja) 1999-10-22 2001-05-08 Sony Corp 指紋認識用半導体装置およびその製造方法
JP2002151546A (ja) * 2000-11-08 2002-05-24 Mitsubishi Heavy Ind Ltd Ｉｃチップの電極構造、信号取出構造及び電極形成方法
DE10109327A1 (de) 2001-02-27 2002-09-12 Infineon Technologies Ag Halbleiterchip und Herstellungsverfahren für ein Gehäuse
JP2003090703A (ja) * 2001-07-12 2003-03-28 Sharp Corp 凹凸パターン検出器および凹凸パターン検出方法
JP2003282791A (ja) * 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
US6924496B2 (en) 2002-05-31 2005-08-02 Fujitsu Limited Fingerprint sensor and interconnect
US7864992B2 (en) * 2004-06-18 2011-01-04 Fingerprint Cards Ab Fingerprint sensor element
JP2006134086A (ja) * 2004-11-05 2006-05-25 Alps Electric Co Ltd 指紋センサ付きｉｃカード
US7939949B2 (en) * 2007-09-27 2011-05-10 Micron Technology, Inc. Semiconductor device with copper wirebond sites and methods of making same
NO20093601A1 (no) * 2009-12-29 2011-06-30 Idex Asa Overflatesensor
CA2796348C (en) * 2010-04-15 2016-01-12 Authentec, Inc. Finger sensor including capacitive lens and associated methods
TWI536525B (zh) * 2010-05-11 2016-06-01 精材科技股份有限公司 晶片封裝體
US9425134B2 (en) * 2010-05-11 2016-08-23 Xintec Inc. Chip package
KR101503183B1 (ko) * 2010-06-18 2015-03-16 오쎈테크, 인코포레이티드 감지 영역 위에 캡슐화 층을 포함하는 핑거 센서 및 관련 방법
JP5069342B2 (ja) * 2010-09-01 2012-11-07 エイエスディ株式会社 指紋読み取りセンサ付ｉｃカードとその製造方法
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US9367173B2 (en) * 2012-01-17 2016-06-14 Apple Inc. Finger sensor having pixel sensing circuitry for coupling electrodes and pixel sensing traces and related methods
US9740343B2 (en) * 2012-04-13 2017-08-22 Apple Inc. Capacitive sensing array modulation
US8736080B2 (en) 2012-04-30 2014-05-27 Apple Inc. Sensor array package
US8981578B2 (en) 2012-04-30 2015-03-17 Apple Inc. Sensor array package
US9190379B2 (en) 2012-09-27 2015-11-17 Apple Inc. Perimeter trench sensor array package
TWI529390B (zh) * 2012-11-21 2016-04-11 茂丞科技股份有限公司 生物感測器模組、組件、製造方法及使用其之電子設備
US8877554B2 (en) * 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
TWI536528B (zh) * 2013-06-17 2016-06-01 茂丞科技股份有限公司 超薄型全平面式感測裝置
WO2015026288A1 (en) * 2013-08-23 2015-02-26 Fingerprint Cards Ab Connection pads for a fingerprint sensing device
US9576177B2 (en) * 2014-12-11 2017-02-21 Fingerprint Cards Ab Fingerprint sensing device
TWI594341B (zh) * 2015-01-19 2017-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法
US9812413B2 (en) * 2015-01-21 2017-11-07 Xintec Inc. Chip module and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333989B1 (en) * 1999-03-29 2001-12-25 Dew Engineering And Development Limited Contact imaging device
JP2003264206A (ja) * 2002-03-07 2003-09-19 Seiko Instruments Inc 半導体装置
WO2004077340A1 (en) * 2003-02-28 2004-09-10 Idex Asa Substrate multiplexing with active switches

Also Published As

Publication number Publication date
JP2016534454A (ja) 2016-11-04
JP6654566B2 (ja) 2020-02-26
KR20160045678A (ko) 2016-04-27
KR101773029B1 (ko) 2017-08-30
CN105453109A (zh) 2016-03-30
EP3036688A1 (en) 2016-06-29
US20160210495A1 (en) 2016-07-21
US9582704B2 (en) 2017-02-28
EP3036688A4 (en) 2017-05-17
WO2015026288A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
CN105453109B (zh) 用于指纹感测装置的连接垫
US9576177B2 (en) Fingerprint sensing device
TWI626598B (zh) Fingerprint identification chip packaging structure and packaging method
KR101620373B1 (ko) 표면 센서
CN104201116B (zh) 指纹识别芯片封装方法和封装结构
CN104051366B (zh) 指纹识别芯片封装结构和封装方法
KR101449226B1 (ko) 용량성 렌즈를 포함하는 핑거 센서 및 연관된 방법
CN104951776A (zh) 电容传感器封装
KR101769740B1 (ko) 지문센서 패키지 및 이의 제조방법
TWI545505B (zh) 蓋基體上之半導體裝置及其製造方法
US7031500B1 (en) Semiconductor apparatus for fingerprint recognition
JP4035289B2 (ja) 指紋センサ
CN204179071U (zh) 晶圆级指纹识别芯片封装结构
KR102496475B1 (ko) 지문 센서
WO2018208205A1 (en) Fingerprint sensor package
CN205384626U (zh) 指纹传感器封装件
US7341875B2 (en) Semiconductor memory device with a capacitor formed therein and a method for forming the same
KR101728627B1 (ko) 터치 센서
KR101676655B1 (ko) 센서 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211213

Address after: Gothenburg

Patentee after: Fingerprint kaana Kadun Intellectual Property Co.,Ltd.

Address before: Gothenburg

Patentee before: FINGERPRINT CARDS AB

TR01 Transfer of patent right