KR101773029B1 - 지문감지장치용 연결패드 - Google Patents

지문감지장치용 연결패드 Download PDF

Info

Publication number
KR101773029B1
KR101773029B1 KR1020167001836A KR20167001836A KR101773029B1 KR 101773029 B1 KR101773029 B1 KR 101773029B1 KR 1020167001836 A KR1020167001836 A KR 1020167001836A KR 20167001836 A KR20167001836 A KR 20167001836A KR 101773029 B1 KR101773029 B1 KR 101773029B1
Authority
KR
South Korea
Prior art keywords
sensing
sensing device
fingerprint sensing
fingerprint
connection
Prior art date
Application number
KR1020167001836A
Other languages
English (en)
Other versions
KR20160045678A (ko
Inventor
폰투스 제이그맘
칼 룬달
매츠 슬로트너
한스 퇸블롬
오지 줄리안
Original Assignee
핑거프린트 카드즈 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 핑거프린트 카드즈 에이비 filed Critical 핑거프린트 카드즈 에이비
Publication of KR20160045678A publication Critical patent/KR20160045678A/ko
Application granted granted Critical
Publication of KR101773029B1 publication Critical patent/KR101773029B1/ko

Links

Images

Classifications

    • G06K9/0002—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48148—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the wire connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

본 발명에 따르면, 각각이 감지면에 배열되고 정전용량식 지문감지장치의 표면을 바라보는 감지구조물을 포함하고, 각각은 상기 감지구조물과 지문감지장치의 상기 표면에 놓인 손가락 간에 전자기 결합을 나타내는 신호를 제공하도록 구성된 복수의 감지소자들을 구비한 감지회로; 및 상기 감지회로와 판독회로 간에 전기연결을 제공하기 위해 상기 감지회로에 전기연결된 복수의 연결패드를 구비하고, 각각의 상기 연결패드는 각 연결패드가 바닥면에 플로어를 갖도록 감지면에 대해 별개로 오목 들어가고, 각 연결패드는 상기 바닥면에 대해 융기된 상기 감지장치의 일부분을 통해 인접한 연결패드와 분리되는 지문감지장치가 제공된다.

Description

지문감지장치용 연결패드{CONNECTION PADS FOR A FINGERPRINT SENSING DEVICE}
본 발명은 감지장치에 관한 것이다. 보다 상세하게, 본 발명은 지문감지장치에 관한 것이다.
신원식별용 생체인식장치, 특히 지문감지장치의 발달로 더 작고, 더 저렴하며 더 에너지 효율적인 장치들이 나옴에 따라, 이런 장치들에 대한 가능한 애플리케이션들도 증가하고 있다.
특히 지문감지가 (특히, 레티나 스캐닝 등에 비해) 작은 폼팩터, 상대적으로 이점적인 비용/성능 요인 및 높은 사용자 수용으로 인해 소비자 전자기기에 더욱더 채택되고 있다.
지문감지소자와 보조 논리회로를 제공하기 위한 CMOS 기술을 기반으로 제조된 정전용량식 지문감지장치들이 점점더 인기를 끌고 있는데, 이는 이런 감지장치들이 모두 작고 에너지 효율적인 반면 고정확도로 지문을 식별할 수 있기 때문이다. 이로써, 휴대용 컴퓨터, 태블릿 및 휴대폰과 같은 소비자 전자기기들에 정전용량식 지문센서들이 이점적으로 사용된다.
지문감지 칩은 일반적으로 여러 감지 구조물들과 상기 지문센서의 표면에 놓인 손가락 간에 정전용량을 나타내는 측정을 제공하는 정전용량 감지소자 어레이를 포함한다. 감지 칩은 감지소자 어레이의 어드레싱을 다루기 위한 논리회로를 더 포함할 수 있다.
더욱이, 감지 칩은 종종 판독회로를 포함한 별개의 판독기판 상에 장착되고, 감지 칩의 접촉패드가 판독기판의 해당 접촉패드에 와이어 본딩 수단을 통해 전기연결을 가능하게 하도록 제공된다. 판독기판은 가령 인쇄회로기판(PCB)일 수 있다.
그러나, 통상 와이어 본드 루르 높이라고 하는, 본드의 높이 및 본드와이어의 곡률에 대응하는 거리로 와이어 본드는 감지 칩의 표면 위로 돌출한다. 따라서, 돌출한 와이어 본드는 어셈블리 및 지문센서의 설계시 제약을 야기한다. 특히, 많은 애플리케이션들에서, 심미적 이유와 감지면의 융기부들로 손가락이 특히 돌출부 부근에서 부분적으로 들어올려질 수 있기 때문에 평평한 지문감지장치를 제공하는 것이 바람직하다. 또한, 가령, 와이어 본드와 같이, 픽셀에 대한 전기도전적 특징의 임의의 돌기부들은 ESD(Electrostatic Discharges)를 견디는 장치의 능력을 불가피하게 열화시킬 것이다.
평평한 감지면을 달성하기 위해, 돌출한 와이어 본드가 덮어져 이로써 평평한 외부면을 이루도록 충분히 두꺼운 상단 코팅층을 제공할 수 있다. 그러나, 더 두꺼운 코팅으로 인해 표면에 놓인 손가락과 코딩 아래에 위치된 감지소자 간에 정전용량식 결합이 더 약해져, 감지장치의 정확도를 떨어뜨리게 된다.
US2011/0254108은 플레이트 면에 놓인 손가락과 보호 플레이트 아래에 위치된 감지소자 간에 정전용량식 결합을 보강한 유전체 속성들을 갖는 보호 플레이트를 제공함으로써 상술한 문제가 해결된 지문감지장치를 개시하고 있다.
그렇기는 하나, 감지 칩과 기판 간에 전기연결의 기하학적 형태에 의해서가 아니라 감지장치의 요망하는 정전용량식 결합 속성들에 의해 판단된 두께를 갖는 지문감지장치의 상단층을 제공할 수 있는 것이 바람직하다.
지문감지장치의 상술한 요망 속성들 및 종래 기술의 상술한 다른 단점들을 고려해, 본 발명의 목적은 향상된 지문감지장치와 이런 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 제 1 태양에 따르면, 각각이 감지면에 배열되고 정전용량식 지문감지장치의 표면을 바라보는 감지구조물을 포함하고, 각각은 상기 감지구조물과 지문감지장치의 상기 표면에 놓인 손가락 간에 전자기 결합을 나타내는 신호를 제공하도록 구성된 복수의 감지소자들을 구비한 감지회로; 및 상기 감지회로와 판독회로 간에 전기연결을 제공하기 위해 상기 감지회로에 전기연결된 복수의 연결패드를 구비하고, 각각의 연결패드는 각 연결패드가 바닥면에 플로어를 갖도록 감지면에 대해 별개로 오목 들어가고, 각 연결패드는 상기 바닥면에 대해 융기된 감지장치의 일부분을 통해 인접한 연결패드와 분리되는 지문감지장치가 이에 따라 제공된다.
지문감지장치에 포함된 감지회로와 외부판독회로 간에 전기연결을 가능하게 하는 지문감지장치에 연결패드가 요구된다. 외부판독회로는 가령 지문감지장치가 장착되는 인쇄회로기판 또는 별개의 칩에 배열될 수 있다. 더욱이 연결패든 지문감지장치의 감지회로에 전기연결을 형성하기 위해 전기도전성재료를 포함하는 것을 알아야 한다.
연결패드의 바닥면은 본원과 관련해 오목부의 플로어 평면의 대부분이 위치된 면으로 이해해야 한다. 오목부는 연결패드가 인접한 오목부와 별개로 상기 오목부에 형성되도록 바닥면에 융기된 감지장치의 일부분들에 의해 정의된다. 더욱이, 감지장치의 융기부는 인접한 연결패드들을 분리하는 벽 또는 배리어로 보여질 수 있다.
감지회로는 대표적으로 각 감지소자를 어드레스 및 읽도록 구성된 논리 게이트를 포함한다.
본 발명은 감지소자들에 대해 오목 들어간 연결패드를 제공함으로써 와이어 본드가 감지장치의 감지면 위로 튀어나오는 것이 방지될 수 있는 지문감지장치가 달성될 수 있다는 구현에 기초한다. 감지소자에서 연결패드의 바닥면까지 거리를 와이어 본드 루프 높이와 같거나 더 크게 함으로써, 감지면 위로 감지장치의 어떠한 전기 도전성 부분들도 튀어나오지 않는 지문감지장치가 제공될 수 있다. 이런 장치구조는 장치의 생체인식 수행 및 ESD 면역에 있어 상술한 손상없이 평평한 지문감지제품의 구현을 가능하게 한다.
본 발명의 실시예에 따른 감지장치는 또한 가령 실리콘관통전극(through silicon vias)(TSV)과 같이 당업자에 공지된 기타 상호연결기술들을 이용할 경우에 비해 상대적으로 두껍게 형성되는 다이의 두께를 가능하게 한다. 본 발명의 또 다른 이점은 대량으로 비용효과적인 생산을 용이하게 하는 잘 확립되고 성숙한 기술인 와이어 본딩에 의해 상호연결 리드들이 형성될 수 있다는 것이다.
본 발명의 일실시예에 따르면, 복수의 연결패드들 각각은 상기 감지장치의 가장자리에 다다른 플로어를 갖는 오목부에 의해 각 연결패드가 정의되도록 상기 지문감지장치의 가장자리에 배열된다. 감지장치의 가장자리에 연결패드를 배열함으로써, 지문감지장치가 배열된 판독기판의 회로에 전기연결을 형성하기 위해 와이어 본드가 감지장치로부터 직접 형성될 수 있다.
본 발명의 일실시예에서, 오목부는 상기 플로어에서 상기 지문감지장치의 연결면에 다다른 적어도 하나의 측벽을 가질 수 있고, 상기 연결면을 통해 상기 플로어와 상기 감지회로 사이에 전기 연결이 형성되도록 상기 플로어와 상기 측벽의 적어도 일부에 도전층이 배열된다.
연결패드와 감지회로 사이에 전기연결은 다른 방식들로 달성될 수 있다. 예컨대, 감지회로는 연결패드의 바닥면에 배열된 연결점들을 가질 수 있거나, 바닥면과는 다른 연결면에 배열될 수 있다. 연결면이 연결패드의 바닥면과 다른 면에 배열된 적용에서, 연결패드의 바닥에서 측벽을 따라 감지회로의 연결면에 다다른 전기 도전층을 제공함으로써 전기 연결이 이점적으로 형성될 수 있다. 이로써, 도전성 재료를 증착하는 한 번의 동일한 제조단계에서 연결패드와 감지회로 간에 전기 연결이 형성될 수 있다.
그러나, 감지회로는 또한 절연재료에 의해 분리된 도전성 재료의 다른 층들을 연결시키는데 사용된 관통연결부들을 이용해 연결패드에 연결될 수 있다. 예컨대, 오목부의 측벽을 통해 연결패드의 플로어에서 감지장치의 면에 다다르는 전기 도전성 재료가 형성될 수 있고, 상기 감지장치의 면은 차례로 관통연결을 통해 연결면에 연결된다. 더욱이, 오목부에서 도전성 재료는 감지소자를 형성하는 도전성 재료의 증착과 별도의 단계에서 증착될 수 있다.
본 발명의 일실시예에 따르면, 연결면은 지문감지장치의 최상단 금속층의 일체형 부분으로서 배열될 수 있다. 이로써, 연결면의 도전성 부분들과 연결패드의 도전성 재료가 동일한 공정단계에서 형성될 수 있고, 이는 연결면과 연결패드가 다른 단계들로 제조될 경우에 비해 제조공정에 요구되는 공정단계들의 횟수를 줄이고, 또한 연결패드와 감지회로 간에 더 신뢰할 수 잇는 전기연결을 제공한다.
게다가, 연결면이 감지면에 이점적으로 배열될 수 있으며, 이는 연결면의 증착이 감지소자들의 증착과 일치하는 것을 말한다. 이로써 다수의 다른 특징들이 동일한 제조단계에서 형성되기 때문에 더 효율적인 제조공정이 달성될 수 있다.
본 발명의 일실시예에서, 측벽은 이점적으로 상기 플로어에서 상기 연결면까지 경사질 수 있다. 경사는 본원과 관련해 기울기, 경사진 측벽으로 이로써 감지면에 직각인 수직 측벽과는 명백히 다름을 알아야 한다. 경사진 측벽을 이용함으로써, 연결패드의 플로어에서 감지장치의 융기부에 다다른 도전성 재료의 증착이 단순화될 수 있다. 예컨대, 다른 증착방법들이 커버리지 단계의 다른 정도로 제공되고, 경사진 측벽을 제공함으로써, 광범위한 다른 증착방법들 및 파라미터들이 사용될 수 있다.
더욱이, 경사진 측벽은 이점적으로 45°, 바람직하게는 80°보다 큰 경사를 가질 수 있다. 제조능력 측면에서 경사진 측벽을 갖는 것이 이점적일 수 있으나, 더 얕은 각을 가진 경사가 더 넓은 표면적을 취하기 때문에 상대적으로 가파른 경사각을 이용하는 것이 바람직할 수 있다. 따라서, 웨이퍼 면적 이용을 높이기 위해 연결패드의 풋프린트 면적을 줄이는 것이 바람직할 수 있기 때문에, 상술한 범위의 경사를 갖는 측벽을 이용하는 것이 이점적이다. 측벽의 경사는 바닥면에 대한 각으로 정의되고, 바닥면에 직각으로 뻗어 있는 측벽을 90°경사를 갖는다고 할 수 있다.
본 발명의 일실시예에 따르면, 도전층은 각각의 오목한 연결패드들의 적어도 일부분을 둘러싼 기본적인 평평면의 일부분에 더 배열될 수 있다. 이는 감지장치의 연결면 및/또는 감지소자에 있는 연결점으로서 동일한 제조단계에 형성될 때 특히 이점적이다. 연결패드에 인접한 평면의 적어도 일부분에 연결패드의 도전층을 형성함으로써, 평평한 표면에 초점 깊이가 설정될 수 있기 때문에 더 고선명도의 특징이 포토리소그래피 공정에 허용된다. 따라서, 도전층의 연이은 패턴화에 사용된 포토리소그래피 레지스트 마스크의 노출 시 연결패드의 깊이는 고려할 필요가 없다.
본 발명의 일실시예에서, 오목부의 깊이는 이점적으로 와이어 본드 루프 높이보다 더, 대표적으로 50㎛ 보다 더, 더 바람직하게는 75㎛보다 더, 가장 바람직하게는 100㎛보다 더 클 수 있다. 감지장치는 일반적으로 수백 마이크로미터 두께인 반도체 기판에 형성되기 때문에, 오목부는 충분히 깊어질 수 있어 임의의 즉시 이용가능한 와이어 본딩 기하학적 형태와 프로세스가 사용될 수 있다.
본 발명의 일실시예에 따르면, 지문감지장치는 판독회로를 포함한 판독 기판에 이점적으로 배열될 수 있고, 복수의 연결패드들 중 적어도 하나가 판독회로에 와이어 본딩된다. 더욱이, 와이어 본드가 감지면 위로 뻗지 못하도록 연결패드와 와이어 본드가 이점적으로 구성된다.
본 발명의 일실시예에 따르면, 각각의 감지소자들은 감지구조물과 정전용량식 지문감지장치의 표면에 놓인 손가락 간에 정전용량식 결합을 나타내는 신호를 제공하도록 이점적으로 구성될 수 있다. 정전용량식 지문감지장치에서, 지문의 골이 지문의 마루보다 더 양호한 정전용량식 결합을 제공하므로 손가락과 정전용량식 감지소자 간에 정전용량식 결합으로 인해 지문이 감지될 수 있다. 지문감지장치는 또한 감지소자들과 손가락 간에 RF 결합을 이용해 형성될 수 있다.
본 발명의 일실시예에 따르면, 지문감지장치는 복수의 전하증폭기들을 더 구비할 수 있고, 한 전하증폭기는 손가락과 감지구조물 간에 전위차의 변화로 인해 발생한 감지구조물에 의해 전달된 전하의 변화를 나타내는 감지신호를 제공하기 위해 각각의 상기 감지구조물들에 연결된다.
본 발명의 일실시예에 따르면, 지문감지장치의 전하증폭기는 감지구조물에 연결된 음의 입력부; 시간가변 센서 접지 전위에 대해 실질적으로 일정한 감지소자 기준전위에 연결된 양의 입력부; 상기 감지신호를 제공하는 출력부; 상기 음의 입력부와 상기 출력부 간에 연결된 피드백 커패시터; 및 상기 양의 입력부와 음의 입력부 및 상기 출력부 간에 적어도 하나의 증폭기 스테이지를 구비하고, 상기 전하증폭기는 상기 음의 입력부에서의 전위가 실질적으로 상기 양의 입력부에서의 전위를 잇따르는 식으로 구성되므로, 상기 감지소자 기준전위는 상기 손가락과 상기 감지구조물 간에 전위차의 상기 변화를 제공한다.
전하증폭기는 음의 입력부에서의 전하를 출력부에서의 전압으로 변환시킨다. 전하증폭기의 이득은 피드백 커패시터의 정전용량에 의해 결정된다.
음의 입력부에서의 전위는 실질적으로 양의 입력부에서의 전위를 잇따르는 식으로 구성되는 것은 양의 입력부에서의 전위 변화로 인해 음의 입력부에서 전위가 실질적으로 이에 따라 변하는 것을 뜻하는 것임을 알아야 한다. 전하증폭기의 실제 구성에 따라, 음의 입력부에서의 전위는 실질적으로 양의 입력부에서의 전위와 같을 수 있거나, 양의 입력부와 음의 입력부 간에 실질적으로 전위차가 일정할 수 있다. 가령, 전하 증폭기가 단일 스테이지 증폭기로서 구성되면, 전위차는 단일 스테이지 증폭기를 구성하는 트랜지스터의 게이트-소스 전압일 수 있다.
전하증폭기의 출력부가 피드백 커패시터에 직접 연결될 필요가 없고, 출력부와 피드백 커패시터 간에 추가 회로가 있을 수 없음을 알아야 한다. 이 회로는 감지소자들의 매트릭스 밖에 또한 놓일 수 있다.
본 발명의 일실시예에 따르면, 지문감지 시스템은 복수의 감지소자들을 덮는 보호 유전체 상단 플레이트; 및 상기 플레이트와 감지소자들 간에 배열되고 상기 플레이트를 상기 감지소자들에 부착시키도록 구성된 접착층을 더 구비할 수 있다. 보호 유전체 상단 플레이트는 이점적으로 두께가 적어도 20㎛일 수 있고, 지문감지장치의 하부 구조물들이 마모와 파열뿐만 아니라 ESD로부터 보호하기 위한 높은 유전체 강도를 가질 수 있다. 더 이점적으로, 보호코팅은 두께가 적어도 50㎛일 수 있다. 다양한 실시예에서, 보호코팅은 두께가 수백 ㎛일 수 있다.
본 발명의 일실시예에 따르면, 지문감지장치는 상기 연결패드를 판독회로에 연결하는 본드 와이어를 더 구비하고, 상기 본드 와이어는 상기 감지면 위를 지나 상기 접착제로 뻗어 있다.
둘 다 순방향 및 역방향 와이어 본드이다. 접착제는 본딩 공정에서 더 큰 허용오차를 허용하며, 본드 와이어가 감지면의 표면 위로 튀어나오게 한다. 돌출부는 가령 와이어 루프 또는 역 본딩의 경우 본드 와이어의 단부일 수 있다.
본 발명의 제 2 태양에 따르면, 연결패드에 대한 면적을 정의하는 개구를 포함하고, 감지장치에 제 1 마스크층을 제공하는 단계; 상기 감지장치에 개구에 대응하는 오목부를 형성하는 단계; 상기 제 1 마스크층을 제거하는 단계; 상기 오목부와 상기 오목부의 플로어에 대해 융기된 상기 오목부에 인접한 상기 감지장치의 일부에 도전성 재료를 제공하는 단계를 포함하고, 상기 오목부에 있는 상기 도전성 재료는 연결패드를 형성하는 지문감지장치에 연결패드를 형성하는 방법.이 제공된다. 상술한 방법의 이점은 동일한 단계에서 연결패드의 오목부와 상기 오목부에 인접한 감지장치의 일부분에 도전성 재료를 제공함으로써, 사용된 레지스트 마스크를 패턴화하는 리소그래피 단계는 높이 차를 고려할 필요가 없게 된다. 대신, 리소그래피 단계의 초점면은 오목부에 인접한 융기부 면일 수 있다. 이로써, 연결패드의 오목부들의 금속피복화가 지문감지장치를 제조하기 위한 공정에 포함된 금속피복화 단계로 동시에 수행될 수 있고, 이는 제조공정을 단순하게 한다. 더 효율적인 제조공정 이외에, 상기 방법은 또한 초점면에, 즉, 패턴이 또한 경사에 정의되어야 하는 공정에 비해 장치의 융기부에 더 작은 특징의 제조를 가능하게 한다.
본 발명의 일실시예로, 상기 도전성 재료를 제공하는 단계는: 도전성 재료를 증착하는 단계; 상기 오목부와 상기 오목부의 플로어에 대해 융기된 상기 오목부에 인접한 상기 감지장치의 상기 부분을 덮는 제 2 마스크층을 제공하는 단계; 상기 제 2 마스크층으로 덮이지 않은 상기 감지장치의 일부분에 상기 도전성 재료를 제거하는 단계; 및 상기 제 2 마스크층을 제거하는 단계를 이점적으로 포함할 수 있다.
본 발명의 일실시예에 따르면, 상기 오목부의 플로어에 대해 융기된 상기 오목부에 인접한 상기 감지장치의 상기 부분은 상기 도전층의 증착을 통해 상기 오목부와 제어회로의 연결 영역 간에 전기연결이 형성되도록 상기 연결패드를 상기 제어회로에 연결하기 위해 상기 연결 영역에 이점적으로 일치할 수 있다.
본 발명의 일실시예로, 상기 도전성 재료를 제공하는 단계는 이점적으로 상기 감지장치의 최상단 금속층이 제공되는 단계이다. 그러나, 오목부의 도전성 재료는 별개의 제조단계에서, 가령, 구리 전기도금에 의해 동일하게 제공될 수 있다.
본 발명의 제 2 태양의 효과 및 특징들은 본 발명의 제 1 태양과 연계해 상술한 것들과 대체로 유사하다.
본 발명의 다른 특징 및 이점은 특허청구범위 및 하기의 설명을 연구할 때 명백해질 것이다. 당업자는 본 발명의 다른 특징들도 하기에 기술된 실시예들과 다른 실시예들을 만들기 위해 본 발명의 기술사상으로부터 벗어남이 없이 조합될 수 있음을 안다.
본 발명의 내용에 포함됨.
본 발명의 예시적인 실시예들을 나타낸 첨부도면을 참조로 본 발명의 이들 및 다른 태양들을 더 상세히 설명할 것이다.
도 1은 본 발명의 실시예에 따른 지문감지장치를 포함한 소비자 장치를 개략 도시한 것이다.
도 2는 본 발명의 실시예에 따른 지문감지장치를 개략 도시한 것이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 지문감지장치의 연결패드의 횡단면도이다.
도 4는 본 발명의 실시예에 따른 지문감지장치에서 연결패드를 형성하는 단계들을 개략 도시한 것이다.
도 5는 본 발명의 실시예에 따른 지문감지장치에서 연결패드를 형성하는 방법의 전반적인 단계를 개요한 흐름도이다.
도 6은 본 발명의 실시예에 따른 복수의 감지장치들을 개략 도시한 것이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 지문감지 시스템의 실시예들에 포함된 감지소자들의 예시적인 구성을 개략 도시한 것이다.
본 발명의 상세한 설명에서, 본 발명에 따른 지문감지장치의 다양한 실시예들은 정전용량식 지문감지장치를 참조로 주로 논의된다. 지문감지장치에 사용하기 위한 연결패드를 제조하는 방법도 또한 논의된다. 상기 제조방법은 가령 광학장치 또는 RF 감지장치와 같은 다른 타입의 장치용 연결패드 제조에도 이점적으로 사용될 수 있다.
도 1은 지문감지장치(101)를 포함한 휴대장치(100)의 개략도이다. 지문감지장치(101)는 사용자를 식별 및/또는 인증하기 위한 방식으로 가령 휴대폰, 태블릿 컴퓨터, 휴대용 컴퓨터 또는 임의의 다른 전자기기에 사용될 수 있다.
도 2는 감지소자 어레이(104)에 배열된 복수의 감지소자들(104)을 드러낸 지문감지장치(102)의 개략도이다. 각 감지소자(104)는 감지소자(104)에서 상단 금속층으로 나타내질 수 있는 감지구조물을 포함하고, 감지소자를 또한 픽셀이라 한다. 지문감지장치(102)는 또한 물체가 감지장치(102)의 표면에 놓이면 각각의 감지소자들(104)로부터 정전용량 응답을 판독하도록 구성된 감지회로(미도시)를 구비한다. 감지회로는 감지소자 아래의 기판층들에 배열될 수 있다. 지문감지장치(102)는 가령 종래 CMOS 기술을 이용해 형성될 수 있다. 이런 지문감지장치(102)는 캐리어(107)에 배열된 것으로 도시되어 있고, 상기 캐리어는 가령 감지장치(102)를 보조자치에 연결하기 위한 판독회로를 구비한 인쇄회로기판일 수 있다. 각각의 연결패드(108)는 감지장치(102)와 캐리어(107) 간에 전기연결을 형성하기 위해 상기 캐리어(107)에 와이어 본드(109)를 포함하는 것으로 또한 도시되어 있다.
더욱이, 도 2의 컷아웃은 기판(106)의 인접 부분들에 대해 별개로 오목 들어간 연결패드(108)를 나타낸다. 기판(106)은 가령 종래 실리콘 기판일 수 있다. 각 연결패드는 기판(106)의 바닥면에 플로어(110)를 갖고, 오목한 연결패드의 측벽을 통해 감지회로의 연결부에 이르는 연결패드의 플로어(110)에 배열된 도전층에 의해 상기 연결패드(108)와 감지회로 간에 전기연결이 형성된다.
이와 관련해, 간략히 하기 위해, 연결패드(108)와 감지회로 간의 접촉점은 접촉소자(112)로 대략 도시되어 있다. 실제로, 연결패드(108)와 감지회로 간의 전기연결은 도 2에 도시된 바와 같이 최상단 금속층에 형성될 수 없다. 반대로, 연결패드(108)와 감지회로 간의 전기연결은 종래 CMOS 공정의 금속들 중 어느 하나와 같이 지문감지장치(102) 제조시 사용된 금속층들 중 어느 하나에 동일하게 잘 배열될 수 있다.
도 3은 도 2에 도시된 지문감지장치(102)의 일부와 연결패드(108)의 횡단면도이다. 오목부의 깊이, 즉, 연결패드의 플로어(110)와 상기 플로어(110)에 대해 융기되어 있는 인접 부분들(118) 간의 높이 차는 바람직하게는 20에서 300㎛, 더 바람직하게는 50에서 150㎛, 가장 바람직하게는 90에서 110㎛의 범위에 있다. 도 3은 와이어 본드(109)가 감지장치의 감지소자(104) 위로 돌출하지 않은 것을 더 나타낸다. 감지소자(104)는 감지장치의 표면(120)을 형성하는 유전체층(114)에 의해 덮어져 있음이 또한 나타나 있다. 유전체층(114)이 형성된 유전체 재료는 감지장치의 표면에 놓인 손가락과 아래에 있는 감지소자(104) 간에 양호한 정전용량 결합이 형성될 수 있게 적절히 선택된다. 또한 이점적인 것으로 유전체 재료는 마모와 파열에 견딘다. 따라서, 표면이 평평한 지문감지장치가 제공될 수 있다.
도 3a는 와이어 본드의 볼이 오목부에 위치된 본드를 도시한 것이다. 그러나, 본드(302)의 볼이 캐리어(107)에 있고 본드의 와이어 단부가 오목부에 있으며 연결패드의 플로어(110)에 연결된 도 3b에 도시된 바와 같이, 역(逆) 본딩공정도 동일하게 잘 이용될 수 있다. 도 3b는 가령, 유리, 세라믹, 사파이어 등과 같은 재료로 된 플레이트일 수 있는 보호층을 더 나타낸다. 보호층은 유동식 및/또는 가압식 접착재료(306)에 의해 감지소자(104)에 부착된다.
유동식 및/또는 가압식 접착재료를 사용하면, 본드 와이어의 와이어 단부는 엄밀히 감지소자의 표면 아래에 있을 필요가 없고, 표면 약간 위로 돌출할 수 있어 역 와이어 본딩을 위한 종래 제조방법의 사용이 가능해진다. 게다가, 역 본딩을 사용하면, 본드의 높이는 와이어 본드 루프 높이가 아니라 와이어의 단부에 의해 결정되기 때문에 더 정확히 제어될 수 있다. 역 본딩을 이용하는 추가적 이점은 본드 루프의 더 큰 곡률반경으로 인해 본드 루프가 전반적으로 더 쉽게 눌러질 수 있다는 것이다. 이로써, 감지면 위로 돌출한 본드 루프는 커버 보호면과 같이 장치를 덮고 있는 구조물들에 의해 더 쉽게 눌러질 수 있다.
개개의 오목부들과 결합하는 가압식 접착제를 사용하는 추가적 이점은 칩의 길이를 따라 뻗어 있는 트렌치에 비해 접착제가 채워지는 용량이 더 적다는 것이다. 이는 장치에 있는 바람직하지 못한 공극들을 방지하기 위해 접착제로 오목부를 완전히 채우기 더 쉽게 하므로, 접착제로 안 채워진 임의의 남아 있는 공극들을 채워 리필 공정의 필요성을 없앤다.
더욱이, 인접한 오목부들 간에 융기부를 갖는 오목부들을 이용함으로써 칩의 가장자리에 있는 보호 플레이트(304)에 추가적 기계적 지지가 제공된다.
도 4a-e는 본 발명의 실시예에 따른 지문감지장치(102)에 대한 연결패드(108)를 형성하는 방법의 단계들을 개략 도시한 것이고, 도 5는 이런 방법에서 전반적 단계들을 요약한 흐름도이다.
도 4a에 나타낸 단계(150)에서, 레지스트 마스크(130)가 기판에 형성되고 오목부들이 형성될 위치들에서 개구(132)가 상기 레지스트 마스크(130)에 형성된다. 기판(106)은 대표적으로 종래 실리콘 기판이다. 그러나, 다른 타입의 반도체 또는 절연 기판들도 동일하게 잘 사용될 수 있다.
다음, 단계(152)에서, 오목부(134)는 도 4b에 도시된 바와 같이 기판(106)에 형성된다. 오목부(134)의 깊이는 약 100㎛이다. 오목부(134)는 원칙적으로 가령 습식 또는 건식 에칭과 같이 당업자에 알려진 재료를 제거하는 임의의 방법을 통해 형성될 수 있다. 재료 제거방법에 따라, 오목부(134)의 다른 측벽 경사들이 달성될 수 있다. 오목부의 깊이는 희생 표면적과 와이어 본드 루프 높이 사이에서 상쇄된다. 따라서, 낮은 와이어 본드 루프 높이는 더 얕은 오목부가 형성될 수 있음을 말한다. 더 얕은 오목부는 각도가 90°미만인 측벽을 갖는 오목부에 특히 바람직하며, 이 경우, 더 깊은 오목부는 주어진 오목한 플로어 면적에 대해 더 큰 칩 표면적을 차지할 것이다.
오목부(134)가 형성된 후, 도전층(136)이 도 4c에 도시된 단계(154)에 따라 증착된다. 본 발명의 일실시예에서, 도전층(136)은 스퍼터링에 의해 증착된 알루미늄이다. 또 다른 실시예에서, 도전층(136)은 전기도금에 의해 증착된 구리일 수 있다. 다른 금속 및 증착 방법들을 또한 사용할 수 있다. 도 4c가 오목부의 도전성 재료(136)가 감지소자들을 구성하는 도전성 재료와 동시에 증착된 것을 나타내나, 별개의 제조 단계에서 오목부에 도전성 재료를 또한 증착시킬 수 있다. 기판(106)을 통한 단락 위험을 막기 위해 반도체 기판(106)과 도전층(136) 간에 절연층을 이용하는 것이 더 바람직할 수 있다.
다음, 도 4d에 도시된 단계(156)에서, 제 2 레지스트 마스크(138)가 금속 제거단계(158) 후 남아있는 도전층(136)의 일부를 보호하도록 형성된다.
금속 제거후, 레지스트 마스크(138)가 제거되고 남아 있는 도전성 재료가 도 4e에 볼 수 있다. 도 4d 및 도 4e에 도시된 바와 같이, 증착된 금속층(136)은 동일한 공정단계에서 지문감지장치의 감지소자(104)와 연결패드(108) 모두를 형성하는데 사용될 수 있다.
도 6은 지문감지장치(102)의 제조 동안 보여진 대로 서로 인접 배열된 감지장치용의 복수의 칩들(602)을 구비한 웨이퍼(600)의 일부를 도시한 것이다. 제조시, 매우 많은 칩들이 동시에 웨이퍼 상에 제조된다. 이로써, 웨이퍼가 개개의 칩들로 분리된 후에만 최종 모습을 수용하도록 둘러싼 측벽들을 갖게 오목부들이 형성된다. 컷팅 공정을 용이하게 하기 위해, 수 있어 웨이퍼(600)가 개개의 칩들로 절단되는 경로에 금속이 전혀 없게 마스크와 해당하는 금속패턴이 배열될 수 있고, 경로는 도 6에서 점선에 해당한다.
도 4a-e에 요약된 바와 같은 접근의 고유한 이점은 기판의 원래 면에 대해 임의의 오목한 영역들 내에 포토리소그래피 공정들에 의한 패턴화가 반드시 필요하지 않다는 것이다. 이는 금속층을 정의할 때 사용되는 리소그래피 공정 동안 초점 깊이의 최적 선택을 위해 단지 한 표면만이 고려되기 때문에 피처들의 선명도가 더 높아진다. 더욱이, z 방향으로 전혀 패턴화가 될 필요가 없기 때문에, 오목부 구조는 도한 상기 오목부 벽들이 수직에 더 가까이 있게 할 수 있다. 이는 웨이퍼 면적의 이용 등급에 긍정적 영향을 줄 것이다. 게다가, 단일 초점면은 금속층에서 더 작은 피처들을 형성하게 한다. 따라서, 연결패드를 형성하기 위해 장치의 후처리가 전혀 필요하지 않고, 높은 표면 이용이 달성될 수 있는 경우 강건하고 비용효과적인 공정이 제공된다.
도 7a-b를 참조로 지문센서(4)의 상술한 실시예들에 포함된 감지소자들(104)의 예시적인 구성을 설명한다.
도 7a에서 알 수 있는 바와 같이, 감지소자들은 3개의 도전층들; 즉, 상단에 있는 도전층(M3), 중간에 있는 도전층(M2), 및 아래 도전층(M1)을 포함한 층 구조로 형성되고, 각각의 도전층(M3,M2,M1) 아래에 절연 유전체 재료로 된 제 1 층(51), 2층(52), 및 3층(53)이 있다. 도전층들에 대한 재료들의 예로 대표적으로, 구리, 알루미늄, 및 도핑된 다결정 실리콘이다. 절연층들에 대한 재료들의 예로 대표적으로 SiO2, SiN, SiNOx 및 스핀-온 글래스이다.
또한, 감지소자들(104)을 형성하는데 사용된 층 구조는 센서 접지(VL)에 대해 소정의 아날로그 전압 전위(AVdd)로 유지되는 전기 도전층으로 구성된 제 4 층(P2)(제 2 폴리실리콘)을 포함할 수 있다. 또한, 센서 접지 전위(VL)로 유지된 전기 도전층으로 또한 구성된 제 5 층(P1)(제 1 폴리실리콘)이 있고, 이는 전기 차폐물로서 작동한다. 이들 층들(P2,P1) 중 각 하나의 아래에, 절연 유전체 재료로 된 제 4 층(63) 및 제 5 층(64)이 있다. 하단에, 전하 증폭기(54)와 같은 능동소자를 포함한 세미-도전성 기판층(D1)이 있다. 도전층들(P2,P1) 뿐만 아니라 상술된 하부 도전층(M1)은 가령 전기연결, 저항기 및 전기 차폐의 작업공정에 사용될 수 있다.층들(P2,P1) 중 하나는 또한 제 2 금속층(M2) 대신 각 감지소자(104)의 하부 전극(55)을 형성하는데 사용될 수 있다.
도 7a에 도시된 감지소자(104)는 상단 도전층(M3)에 형성된 감지구조물(15b)을 포함한다. 감지구조물(15b)은 전하 증폭기(54), 하부전극(55), 리셋 스위치(56), 및 샘플홀드회로(65)를 포함한 감지소자회로(16b)에 연결된다.
도 10a에 알 수 있는 바와 같이, 감지구조물(15b)은 전하증폭기(54)의 음의 입력단자(58)에 연결된다. 전하증폭기(54)의 양의 입력단자(59)는 센서 접지 전위(VL)에 연결된다. 따라서, 전하증폭기(54)에 의해, 전하증폭기(54)의 입력단자(58,59)를 통한 전압이 거의 0이기 때문에 해당 감지구조물(15b)은 실제로 접지(센서 접지)된다. 전하증폭기의 회로 구현에 따라 작동 증폭기의 음의 입력단자(58) 및 양의 입력단자(59) 사이에 CMOS 트랜지스터의 게이트 전압과 같이 실질적으로 작은 일정한 전압이 있을 수 있다.
도 7b에 알 수 있는 바와 같이, 각 감지구조물(15b)은 상단 도전층(M3)에 형성된 실드 프레임(60)에 의해 둘러싸일 수 있고, 상기 실드 프레임(60)은 인접한 감지구조물들(15b) 간에 측면 기생 정전용량을 방지하기 위한 도전성 차폐부로서 센서 접지 전위(VL)에 연결되며, 따라서 감지소자들(104) 간에 소위 혼선(crosstalk)을 방지하거나 적어도 줄인다. 실드 프레임(60)은 또한 또 다른 적절한 전위에 연결될 수 있다.
또한, 도 7a를 다시 참조하면, ESD(Electrostatic Discharge) 및 외부 마모로부터 감지소자(104)를 보호하기 위해 각각의 감지구조물(15b)을 덮고 있는 보호 유전체층(14)이 있다. 보호층(14)의 상부면 부근에 오게 된 손가락(12)은 상기 손가락(12)과 감지구조물(15b) 간에 정전용량(Cfinger)을 일으킨다.
도 7a에서 알 수 있는 바와 같이, 감지소자회로(16b)에 포함된 하부전극(55)은 중간 도전층(M2)에 형성된다. 하부전극(55)은 전하증폭기(54)의 출력단자(20b)에 연결된다. 감지구조물(15b)과 각 하부전극(55) 간에 형성된 피드백 정전용량(Cref)이 있고, 피드백 정전용량(Cref)은 전하증폭기(54)의 음의 입력단자(58)와 출력단자(20b) 사이에 연결된다.
보조하부전극(55a)도 또한 하부전극(55)에 인접한 중간 도전층(M2)에 형성된다. 보조하부전극(55a)은 센서 접지 전위(VL)에 연결되고 외부 차례물로서 사용되는데, 이는 하부전극(55)이 일반적으로 감지구조물(15b)보다 면적이 더 작을 수 있기 때문이다.
하부전극(55)은 감지소자회로(16b)에 대한 소정의 이득을 달성하도록 구성될 수 있다. 특히, 하부전극(55)의 크기는 적절히 선택될 수 있는데, 이는 상기 이득이 피드백 정전용량(Cref)에 따르고, 상기 정전용량은 차례로 감지구조물(15b), 하부전극(55), 및 제 1 절연층(51)의 물리적 치수에 따르기 때문이다. 보조하부전극(55a)의 크기는 하부전극(55) 옆에 끼우도록 조절될 수 있다.
상술한 바와 같이, 손가락(12)의 전위에 대한 센서 접지 전위(VL)를 바꿈으로써 각 감지구조물(15b)과 손가락(12) 사이에 전압이 변하게 될 것이고, 이는 차례로 감지구조물(15b)에 의해 전달된 전하가 변하게 될 것이다.
감지구조물(15b)에 의해 전달된 전하의 변화는 피부와 감지구조물(15b) 간에 정전용량(Cfinger)에 비례한다. 감지구조물(15b)이 실제로 센서 접지(VL)에 대해 접지되기 때문에, 전하가 전하증폭기(54)에 의해 하부전극(55)으로 전달된다. 전하증폭기(54)로부터 전압 출력을 다음과 같이 계산할 수 있다:
Uout = (Cfinger/Cref)Uin
출력전압(Uout)은 바람직하게는 공통모드 노이즈의 저주파수 성분을 제거하기 위해 상관된 이중샘플링을 이용해 샘플홀드회로(65)에 의해 샘플화된다.
샘플홀드회로(65)는 제어신호에 의해 제어되고 감지구조물(15b)과 손가락(12) 간에 정전용량식 결합을 나타내는 픽셀신호(Spixel)를 아날로그-디지털 컨버터(미도시)로 출력한다.
특정 예시적인 실시예들을 참조로 본 발명을 기술하였으나, 많은 다른 변경, 변형 등이 당업자에 명백할 것이다. 또한, 시스템의 일부가 다양한 방식으로 생략, 상호교환 또는 배열될 수 있고, 감지장치는 여전히 본 발명의 기능을 수행할 수 있음에 주목해야 한다.
추가로, 도면, 명세서 및 특허청구범위의 연구로부터 개시된 실시예들에 대한 변형들이 특허청구된 발명을 실시하는 당업자에게 이해되고 달성될 수 있다. 특허청구범위에서, "포함하는"이라는 용어는 다른 요소 또는 단계들을 배제하지 않고, 부정관사 "a" 또는 "an"은 복수를 배제하지 않는다. 서로 다른 종속항들에서 소정의 수단들이 언급된 사실은 조치된 이들의 조합이 유리하게 사용될 수 없음을 나타내는 것은 아니다.

Claims (20)

  1. 복수의 감지소자들(104)을 구비한 감지회로; 및
    상기 감지회로와 판독회로 간에 전기연결을 제공하기 위해 상기 감지회로에 전기연결된 복수의 연결패드(108)를 구비하는 지문감지장치로서,
    각각의 감지소자는 감지면에 배열되고 정전용량식 지문감지장치의 표면을 바라보는 감지구조물을 포함하고, 상기 감지소자 각각은 상기 감지구조물과 지문감지장치의 상기 표면에 놓인 손가락 간에 전자기 결합을 나타내는 신호를 제공하도록 구성되고,
    각각의 상기 연결패드는 각 연결패드가 바닥면에 플로어(110)를 갖도록 감지면에 대해 개별적으로 오목하게 형성되고, 각 연결패드는 상기 지문감지장치 중 상기 바닥면에 대해 융기된 부분을 통해 인접한 연결패드와 분리되는, 지문감지장치(102).
  2. 제 1 항에 있어서,
    상기 지문감지장치의 가장자리에 이르는 플로어를 갖는 오목부에 의해 각 연결패드가 형성되도록 상기 복수의 연결패드들(108) 각각은 상기 지문감지장치의 가장자리에 배열되는, 지문감지장치.
  3. 제 2 항에 있어서,
    상기 오목부는 상기 플로어(110)에서 상기 지문감지장치의 연결면까지 이르는 적어도 하나의 측벽을 갖고, 상기 연결면을 통해 상기 플로어와 상기 감지회로 간에 전기연결이 형성되도록 상기 플로어와 상기 측벽의 적어도 일부에 도전층이 배열되는, 지문감지장치.
  4. 제 3 항에 있어서,
    상기 연결면은 상기 지문감지장치의 최상단 금속층에 배열되는, 지문감지장치.
  5. 제 3 항에 있어서,
    상기 연결면은 상기 감지면에 배열되는, 지문감지장치.
  6. 제 3 항에 있어서,
    상기 측벽은 상기 플로어에서 상기 연결면까지 경사진, 지문감지장치.
  7. 제 6 항에 있어서,
    상기 경사진 측벽은 45°보다 큰, 지문감지장치.
  8. 제 3 항에 있어서,
    상기 도전층은 오목한 상기 연결패드들 각각을 둘러싼 평평한 표면 중 일부에 더 배열되는, 지문감지장치.
  9. 제 2 항에 있어서,
    상기 오목부의 깊이는 20㎛보다 더 큰, 지문감지장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 지문감지장치는 판독회로를 구비한 판독기판에 배열되고, 상기 복수의 연결패드들 중 적어도 하나는 상기 판독회로에 와이어 본딩되는, 지문감지장치.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 감지소자들 각각은 상기 감지구조물 및 정전용량식 지문감지장치의 상기 표면에 놓인 손가락 간의 정전용량식 결합을 나타내는 신호를 제공하도록 구성된, 지문감지장치.
  12. 제 1 항 또는 제 2 항에 있어서,
    복수의 전하증폭기들을 더 구비하고,
    손가락과 감지구조물 간에 전위차의 변화로 인해 발생해 감지구조물에 의해 전달된 전하의 변화를 나타내는 감지신호를 제공하기 위해 각각의 전하증폭기가 상기 각각의 감지구조물들에 연결된, 지문감지장치.
  13. 제 12 항에 있어서,
    상기 전하증폭기는:
    상기 감지구조물에 연결된 음의 입력부;
    시간가변 센서 접지 전위에 대해 일정한 감지소자 기준전위에 연결된 양의 입력부;
    상기 감지신호를 제공하는 출력부; 및
    상기 양의 입력부와 음의 입력부 및 상기 출력부 간에 적어도 하나의 증폭 스테이지를 구비하고,
    상기 지문감지장치는 상기 음의 입력부와 상기 출력부 간에 연결된 피드백 커패시터를 더 구비하고,
    상기 전하증폭기는, 상기 감지소자 기준전위가, 상기 손가락과 상기 감지구조물 간의 전위차의 상기 변화를 제공하도록, 상기 음의 입력부에서의 전위가 상기 양의 입력부에서의 전위를 뒤따르도록 구성되는, 지문감지장치.
  14. 제 1 항 또는 제 2 항에 있어서,
    복수의 감지소자들을 덮는 보호 유전체 상단 플레이트; 및
    상기 플레이트와 감지소자들 간에 배열되고 상기 플레이트를 상기 감지소자들에 부착시키도록 구성된 접착층을 더 구비하는, 지문감지장치.
  15. 제 14 항에 있어서,
    상기 연결패드를 판독회로에 연결하는 본드 와이어를 더 구비하고, 상기 본드 와이어는 상기 감지면 위로 상기 접착층 속에 뻗어 있는, 지문감지장치.
  16. 지문감지장치에 제 1 마스크층을 제공하는 단계;
    상기 지문감지장치에 개구에 대응하는 오목부를 형성하는 단계;
    상기 제 1 마스크층을 제거하는 단계;
    상기 오목부와 상기 오목부의 플로어에 대해 융기된 상기 오목부에 인접한 상기 지문감지장치의 일부에 도전성 재료를 제공하는 단계를 포함하고,
    상기 제1 마스크층은 연결패드를 위한 영역을 형성하는 개구를 포함하고,
    상기 오목부에 있는 상기 도전성 재료는 연결패드를 형성하는 지문감지장치에 연결패드를 형성하는 방법.
  17. 제 16 항에 있어서,
    상기 도전성 재료를 제공하는 단계는:
    도전성 재료를 증착하는 단계;
    상기 오목부와 상기 오목부의 플로어에 대해 융기된 상기 오목부에 인접한 상기 지문감지장치의 상기 일부를 덮는 제 2 마스크층을 제공하는 단계;
    상기 제 2 마스크층으로 덮이지 않은 상기 지문감지장치의 일부분에 상기 도전성 재료를 제거하는 단계; 및
    상기 제 2 마스크층을 제거하는 단계를 포함하는 지문감지장치에 연결패드를 형성하는 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 오목부의 플로어에 대해 융기된 상기 오목부에 인접한 상기 지문감지장치의 상기 부분은 상기 도전성 재료의 증착을 통해 상기 오목부와 제어회로의 연결 영역 간에 전기연결이 형성되도록 상기 연결패드를 상기 제어회로에 연결하기 위해 상기 연결 영역에 일치하는 지문감지장치에 연결패드를 형성하는 방법.
  19. 제 16 항 또는 제 17 항에 있어서,
    상기 도전성 재료를 제공하는 단계는 상기 지문감지장치의 최상단 금속층이 제공되는 단계인 지문감지장치에 연결패드를 형성하는 방법.
  20. 제 19 항에 있어서,
    가압성 접착재료가 제 1 측면에 부착되는 유전체 플레이트를 제공하는 단계; 및
    상기 가압성 접착재료가 상기 오목부를 채우도록 상기 금속층에 대해 상기 가압성 접착재료를 가압함으로써 상기 최상단 금속층에 상기 유전체 플레이트를 부착하는 단계를 더 포함하는 지문감지장치에 연결패드를 형성하는 방법.
KR1020167001836A 2013-08-23 2014-08-22 지문감지장치용 연결패드 KR101773029B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13181514.4 2013-08-23
EP13181514 2013-08-23
PCT/SE2014/050962 WO2015026288A1 (en) 2013-08-23 2014-08-22 Connection pads for a fingerprint sensing device

Publications (2)

Publication Number Publication Date
KR20160045678A KR20160045678A (ko) 2016-04-27
KR101773029B1 true KR101773029B1 (ko) 2017-08-30

Family

ID=49028978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001836A KR101773029B1 (ko) 2013-08-23 2014-08-22 지문감지장치용 연결패드

Country Status (6)

Country Link
US (1) US9582704B2 (ko)
EP (1) EP3036688A4 (ko)
JP (1) JP6654566B2 (ko)
KR (1) KR101773029B1 (ko)
CN (1) CN105453109B (ko)
WO (1) WO2015026288A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485442B2 (en) 2009-07-02 2013-07-16 Biometric Payment Solutions Electronic transaction verification system with biometric authentication
WO2015026288A1 (en) * 2013-08-23 2015-02-26 Fingerprint Cards Ab Connection pads for a fingerprint sensing device
US20160078269A1 (en) * 2014-09-15 2016-03-17 Fingerprint Cards Ab Fingerprint sensor with sync signal input
US9576177B2 (en) * 2014-12-11 2017-02-21 Fingerprint Cards Ab Fingerprint sensing device
TW201643772A (zh) * 2015-06-08 2016-12-16 指紋卡公司 具有中介結構的指紋感測裝置
SE1551288A1 (en) * 2015-06-08 2016-12-09 Fingerprint Cards Ab Fingerprint sensing device with interposer structure
CN105117684B (zh) * 2015-07-27 2017-04-19 深圳市汇顶科技股份有限公司 指纹检测电路及指纹辨识系统
US9864895B1 (en) * 2016-07-07 2018-01-09 Fingerprint Cards Ab Fingerprint sensing system with finger detect
US11610429B2 (en) * 2016-12-15 2023-03-21 Fingerprint Cards Anacatum Ip Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US10395164B2 (en) * 2016-12-15 2019-08-27 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11023702B2 (en) * 2016-12-15 2021-06-01 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
CN110300975A (zh) * 2017-03-10 2019-10-01 指纹卡有限公司 包括指纹传感器装置和连接至该传感器装置的基板的指纹传感器模块
WO2018208205A1 (en) * 2017-05-08 2018-11-15 Fingerprint Cards Ab Fingerprint sensor package
US10509936B2 (en) * 2017-08-28 2019-12-17 Superc-Touch Corporation Fingerprint identification apparatus having conductive structure
KR20220056666A (ko) 2020-10-28 2022-05-06 삼성전자주식회사 지문 센서 패키지 및 이를 포함하는 스마트 카드
CN112560628B (zh) * 2020-12-07 2024-04-12 东莞华贝电子科技有限公司 侧边指纹识别机构及移动终端
TWI778719B (zh) * 2021-07-22 2022-09-21 王士華 指紋感測器及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159961A1 (en) 2001-02-27 2004-08-19 Hans-Georg Mensch Semiconductor chip and method for producing housing

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148143A (ja) * 1989-11-02 1991-06-24 Nec Corp 半導体装置
KR930011143A (ko) * 1991-11-14 1993-06-23 김광호 반도체장치 및 그 제조방법
US5778089A (en) * 1996-03-04 1998-07-07 Dew Engineering And Development Limited Driver circuit for a contact imaging array
US6011859A (en) * 1997-07-02 2000-01-04 Stmicroelectronics, Inc. Solid state fingerprint sensor packaging apparatus and method
JP3318865B2 (ja) * 1998-03-05 2002-08-26 日本電信電話株式会社 表面形状認識用センサおよびその製造方法
FR2790141B1 (fr) * 1999-02-22 2001-10-12 St Microelectronics Sa Circuit integre de faible encombrement
US6333989B1 (en) * 1999-03-29 2001-12-25 Dew Engineering And Development Limited Contact imaging device
JP2001120519A (ja) * 1999-10-22 2001-05-08 Sony Corp 指紋認識用半導体装置およびその製造方法
JP2002151546A (ja) * 2000-11-08 2002-05-24 Mitsubishi Heavy Ind Ltd Ｉｃチップの電極構造、信号取出構造及び電極形成方法
JP2003090703A (ja) * 2001-07-12 2003-03-28 Sharp Corp 凹凸パターン検出器および凹凸パターン検出方法
JP3785104B2 (ja) * 2002-03-07 2006-06-14 セイコーインスツル株式会社 半導体装置
JP2003282791A (ja) * 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
US6924496B2 (en) * 2002-05-31 2005-08-02 Fujitsu Limited Fingerprint sensor and interconnect
WO2004077340A1 (en) * 2003-02-28 2004-09-10 Idex Asa Substrate multiplexing with active switches
JP4604087B2 (ja) * 2004-06-18 2010-12-22 フィンガープリント カーズ アーベー 指紋センサ素子
JP2006134086A (ja) * 2004-11-05 2006-05-25 Alps Electric Co Ltd 指紋センサ付きｉｃカード
US7939949B2 (en) * 2007-09-27 2011-05-10 Micron Technology, Inc. Semiconductor device with copper wirebond sites and methods of making same
NO20093601A1 (no) * 2009-12-29 2011-06-30 Idex Asa Overflatesensor
WO2011130493A1 (en) * 2010-04-15 2011-10-20 Authentec, Inc. Finger sensor including capacitive lens and associated methods
US9425134B2 (en) * 2010-05-11 2016-08-23 Xintec Inc. Chip package
TWI541968B (zh) * 2010-05-11 2016-07-11 精材科技股份有限公司 晶片封裝體
KR101503183B1 (ko) * 2010-06-18 2015-03-16 오쎈테크, 인코포레이티드 감지 영역 위에 캡슐화 층을 포함하는 핑거 센서 및 관련 방법
JP5069342B2 (ja) * 2010-09-01 2012-11-07 エイエスディ株式会社 指紋読み取りセンサ付ｉｃカードとその製造方法
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
TWI533231B (zh) * 2012-01-17 2016-05-11 蘋果公司 具有用於耦合電極及畫素感測軌跡之畫素感測電路之手指感測器及其相關方法
US9740343B2 (en) * 2012-04-13 2017-08-22 Apple Inc. Capacitive sensing array modulation
US8736080B2 (en) 2012-04-30 2014-05-27 Apple Inc. Sensor array package
US8981578B2 (en) 2012-04-30 2015-03-17 Apple Inc. Sensor array package
US9190379B2 (en) 2012-09-27 2015-11-17 Apple Inc. Perimeter trench sensor array package
TWI529390B (zh) 2012-11-21 2016-04-11 茂丞科技股份有限公司 生物感測器模組、組件、製造方法及使用其之電子設備
US8877554B2 (en) * 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
TWI536528B (zh) * 2013-06-17 2016-06-01 茂丞科技股份有限公司 超薄型全平面式感測裝置
WO2015026288A1 (en) * 2013-08-23 2015-02-26 Fingerprint Cards Ab Connection pads for a fingerprint sensing device
US9576177B2 (en) * 2014-12-11 2017-02-21 Fingerprint Cards Ab Fingerprint sensing device
TWI594341B (zh) * 2015-01-19 2017-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法
US9812413B2 (en) * 2015-01-21 2017-11-07 Xintec Inc. Chip module and method for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159961A1 (en) 2001-02-27 2004-08-19 Hans-Georg Mensch Semiconductor chip and method for producing housing

Also Published As

Publication number Publication date
US9582704B2 (en) 2017-02-28
JP2016534454A (ja) 2016-11-04
US20160210495A1 (en) 2016-07-21
EP3036688A1 (en) 2016-06-29
CN105453109A (zh) 2016-03-30
KR20160045678A (ko) 2016-04-27
EP3036688A4 (en) 2017-05-17
WO2015026288A1 (en) 2015-02-26
JP6654566B2 (ja) 2020-02-26
CN105453109B (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
KR101773029B1 (ko) 지문감지장치용 연결패드
US10157811B2 (en) Chip package and method for forming the same
TWI626598B (zh) Fingerprint identification chip packaging structure and packaging method
TWI523171B (zh) 晶片封裝體及其製造方法
KR101868859B1 (ko) 지문감지장치
KR101913913B1 (ko) 지문 센서 픽셀 어레이 및 이의 형성 방법
KR101970229B1 (ko) 반도체 회로 상에 통합된 용량성 센서
KR101907602B1 (ko) 접착제를 포함하는 이종 코팅구조를 갖는 지문감지장치
JP4035289B2 (ja) 指紋センサ
US8502382B2 (en) MEMS and protection structure thereof
US9865526B2 (en) Chip package and method for forming the same
CN115332155A (zh) 单片湿度传感器装置及制造方法
KR101676655B1 (ko) 센서 패키지
JP2004333268A (ja) 表面形状認識装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant