TW201539593A - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TW201539593A
TW201539593A TW103113044A TW103113044A TW201539593A TW 201539593 A TW201539593 A TW 201539593A TW 103113044 A TW103113044 A TW 103113044A TW 103113044 A TW103113044 A TW 103113044A TW 201539593 A TW201539593 A TW 201539593A
Authority
TW
Taiwan
Prior art keywords
spacer
chip package
semiconductor wafer
electronic component
peripheral
Prior art date
Application number
TW103113044A
Other languages
English (en)
Other versions
TWI564975B (zh
Inventor
Tsang-Yu Liu
Shu-Ming Chang
Po-Han Lee
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Priority to TW103113044A priority Critical patent/TWI564975B/zh
Priority to CN201510163278.5A priority patent/CN104979302B/zh
Priority to US14/682,888 priority patent/US9269837B2/en
Publication of TW201539593A publication Critical patent/TW201539593A/zh
Priority to US14/971,395 priority patent/US9406818B2/en
Application granted granted Critical
Publication of TWI564975B publication Critical patent/TWI564975B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種晶片封裝體，包含半導體晶片、內圍間隔體、穿孔、導電部以及焊球。半導體晶片具有至少一電子元件以及至少一導電墊配置於半導體晶片之上表面，導電墊位於電子元件之至少一側且電性連接於電子元件。內圍間隔體配置於上表面上且圈繞電子元件。穿孔自半導體晶片之下表面朝上表面延伸且暴露出配置於上表面之導電墊。導電部自下表面朝上表面填滿穿孔且與導電墊電性連接。焊球配置於下表面下方，且焊球與導電部電性連接。其中，內圍間隔體之外側與半導體晶片之邊緣之間具有距離。

Description

晶片封裝體及其製造方法
本發明係關於一種封裝體及其製造方法，且特別是有關於一種晶片封裝體及其製造方法。
晶圓級晶片尺寸封裝(Wafer Level Chip Scale Packaging)是一種先進的半導體晶片封裝方式，係指晶圓上所有晶片生產完成後，直接對整片晶圓上所有晶片進行封裝製程及測試，完成之後才切割製成單顆晶片封裝體的晶片封裝方式。在半導體晶片尺寸微縮化、佈線密度提高的情形之下，晶片封裝體在結構設計以及其製造方法上亦漸趨複雜。特別是在現今位於晶片封裝體內部之電子元件，對於其精密度或是高感測性能要求上亦日益嚴格，因此在製造過程中避免電子元件遭受污染的潔淨度要求程度亦逐漸提高，否則高精密度或高感測度的電子元件可能在封裝製程中遭受污染或損傷而失效。然而製造過程中潔淨度要求的提高將直接導致廠房設備在裝設以及維持上的鉅額成本，使得晶片封裝體之製造成本增加，且量產上仍具有電子元件遭受污染或損傷使良率降低的風險。據此，一種更可靠、更適於量產的晶片封裝體及其製造方法，是當今半導體晶片封裝工藝重要的研發方向之一。
本發明係提供一種晶圓級晶片封裝體及其製造方法，可有效保護封裝體內部的電子元件且具有較低的生產成本而更適於量產。包含形成彼此分離之外圍間隔體與內圍間隔體。外圍間隔體所形成的位置係位於各個半導體晶片之間，以分隔半導體晶圓上各個半導體晶片，並對應後續分割各個半導體晶片之切割道經過位置，而每一半導體晶片上各有內圍間隔體圈繞各半導體晶片之電子元件。在製作過程中，保護蓋覆蓋於外圍間隔體以及各內圍間隔體上方，使各半導體晶片之電子元件被保護蓋以及各內圍間隔體所形成的空腔隔絕起來，據此各半導體晶片之電子元件即可避免製程中被污染或是被損傷。此外，外圍間隔體與各內圍間隔體均可在分割各個半導體晶片製程中，發揮提供足夠支撐機械強度，使保護蓋不致因切割之外力產生太大的變形而損傷各半導體晶片之電子元件。
本發明之一態樣係提出一種晶片封裝體的製造方法，包含提供半導體晶圓具有複數個半導體晶片，各半導體晶片以陣列排列，每一半導體晶片具有至少一電子元件以及至少一導電墊配置於半導體晶片之上表面，導電墊位於電子元件之至少一側且電性連接於電子元件。晶片封裝體的製造方法更包含形成外圍間隔體以及複數個內圍間隔體於半導體晶圓上，其中外圍間隔體隔開各半導體晶片，各內圍間隔體分別圈繞各半導體晶片之電子元件。晶片封裝體的製造方法更包含形成保護蓋覆蓋於外圍間隔體以及各內圍間隔體上方。晶片封裝體的製造方法更包含形成複數個穿孔自各半導體晶片之下表面朝該表面延伸且暴露出配置於上表面之 導電墊。晶片封裝體的製造方法更包含形成複數個導電部自下表面朝上表面填滿各穿孔且與各導電墊電性連接。晶片封裝體的製造方法更包含形成複數個焊球配置於下表面下方，且各焊球分別與各導電部電性連接。晶片封裝體的製造方法更包含沿各半導體晶片間之複數條切割道切割，使各半導體晶片分離。其中，外圍間隔體與各內圍間隔體彼此分離，且各切割道經過外圍間隔體而不經過各內圍間隔體。
在本發明之一些實施方式中，在形成該外圍間隔體以及各該內圍間隔體於該半導體晶圓上的步驟，外圍間隔體與各內圍間隔體係各自形成於導電墊之兩側。
在本發明之一些實施方式中，其中各切割道之預定切割寬度大於外圍間隔體之寬度。
在本發明之一些實施方式中，在沿各半導體晶片間之複數條切割道切割的步驟之後，進一步包含去除各半導體晶片上之保護蓋。
在本發明之一些實施方式中，其中在形成外圍間隔體以及各內圍間隔體於半導體晶圓上的步驟，外圍間隔體以及各內圍間隔體係同時形成，且外圍間隔體以及各內圍間隔體包含熱固化(thermal curing)材料、紫外光固化(UV curing)材料或兩者之組合。
在本發明之一些實施方式中，其中熱固化材料包含環氧樹脂(epoxy)。
在本發明之一些實施方式中，其中電子元件係感光元件。
本發明之另一態樣係提出一種晶片封裝體，包含半導體晶片、內圍間隔體、穿孔、導電部以及焊球。半導體晶 片具有至少一電子元件以及至少一導電墊配置於半導體晶片之上表面，導電墊位於電子元件之至少一側且電性連接於電子元件。內圍間隔體配置於上表面上且圈繞電子元件。穿孔自半導體晶片之下表面朝上表面延伸且暴露出配置於上表面之導電墊。導電部自下表面朝上表面填滿穿孔且與導電墊電性連接。焊球配置於下表面下方，且焊球與導電部電性連接。其中，內圍間隔體之外側與半導體晶片之邊緣之間具有距離。
在本發明之一些實施方式中，其中內圍間隔體係配於電子元件與導電墊之間。
在本發明之一些實施方式中，其中內圍間隔體包含熱固化材料、紫外光固化材料或兩者之組合。
在本發明之一些實施方式中，其中熱固化材料包含環氧樹脂。
在本發明之一些實施方式中，其中電子元件係感光元件。
本發明之又一態樣係提出一種晶圓級晶片封裝體，包含半導體晶圓、外圍間隔體、複數個內圍間隔體、保護蓋、複數個穿孔、複數個導電部以及複數個焊球。半導體晶圓具有複數個半導體晶片，各半導體晶片以陣列排列，每一半導體晶片具有至少一電子元件以及至少一導電墊配置於半導體晶片之上表面，導電墊位於電子元件之至少一側且電性連接於電子元件。外圍間隔體配置於半導體晶圓上，外圍間隔體隔開各半導體晶片。複數個內圍間隔體分別配置於各半導體晶片之上表面上且圈繞各電子元件。保護蓋配置於外圍間隔體以及各內圍間隔體上方。複數個穿孔自各半導體晶片之 下表面朝上表面延伸且暴露出配置於上表面之導電墊。複數個導電部自下表面朝上表面填滿各穿孔且與各導電墊電性連接。複數個焊球配置於下表面下方，且各焊球分別與各導電部電性連接，其中，外圍間隔體與各內圍間隔體彼此分離。
在本發明之一些實施方式中，晶圓級晶片封裝體進一步包含黏著層夾設於保護蓋與外圍間隔體以及各內圍間隔體之間。
在本發明之一些實施方式中，其中黏著層包含紫外光膠。
10‧‧‧半導體晶圓
100‧‧‧晶圓級晶片封裝體
110‧‧‧半導體晶片
112‧‧‧電子元件
114‧‧‧導電墊
116‧‧‧上表面
150‧‧‧導電部
160‧‧‧焊球
170‧‧‧保護蓋
180‧‧‧黏著層
200‧‧‧晶片封裝體
SL‧‧‧切割道
118‧‧‧下表面
120‧‧‧外圍間隔體
130‧‧‧內圍間隔體
140‧‧‧穿孔
W1‧‧‧預定切割寬度
W2‧‧‧外圍間隔體寬度
D‧‧‧距離
本發明之上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的了解，其中：第1圖係根據本發明一實施方式晶圓級晶片封裝體的上視示意圖。
第2圖係根據第1圖中剖面線2之剖面示意圖。
第3圖係根據本發明一實施方式於製造過程中一階段的上視示意圖。
第4圖到第6圖係根據本發明一實施方式於製造過程中不同階段的剖面示意圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代， 也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。
第1圖係根據本發明一實施方式晶圓級晶片封裝體的上視示意圖。第2圖係根據第1圖中剖面線2之剖面示意圖。請參照第1圖搭配第2圖，本發明晶片封裝體的製造方法，包含提供半導體晶圓10具有複數個半導體晶片110，各半導體晶片110以陣列排列，每一半導體晶片110具有至少一電子元件112以及至少一導電墊114配置於半導體晶片110之上表面116，導電墊114位於電子元件112之至少一側且電性連接於電子元件112。半導體晶圓10例如可以是包含矽(silicon)、鍺(germanium)或III-V族元素之半導體晶圓，但本發明並不以此為限。如第1圖所示，半導體晶圓10製作有陣列排列之複數個半導體晶片110，每個半導體晶片110具有電子元件112，以及與電子元件112電性連接的導電墊114。在本發明的一些實施方式中，電子元件係感光元件。然而本發明並不以此為限，電子元件112例如可以是主動元件(active element)或被動元件(passive elements)、數位電路或類比電路等積體電路的電子元件(electronic components)、微機電系統(Micro Electro Mechanical Systems,MEMS)、微流體系統(micro fluidic systems)、或利用熱及壓力等物理量變化來測量的物理感測器(physical sensor)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件、壓力感測器(pressure sensors)，但本發明亦不以此為限。如 第1圖所示，導電墊114例如可以是配置於電子元件112之左右兩側且電性連接於電子元件112。電性連接的方式例如可以是透過半導體晶片110內部之內連線結構(圖未繪示)，使位於每一半導體晶片110周邊區(periphery area)之導電墊114與各自對應之半導體晶片110主動區(active area)之電子元件112具有電性連接。如此一來，導電墊114即可作為電子元件112信號控制的輸入(input)/輸出(output)端，進而對每一半導體晶片110中的電子元件112進行信號控制。導電墊114的材質例如可以是鋁(aluminum)、銅(copper)或鎳(nickel)或其他合適的導電材料。
請繼續參照第1圖搭配第2圖，值得注意的是，本發明晶片封裝體的製造方法更包含形成外圍間隔體120(outer spacer)以及複數個內圍間隔體130(inner spacer)於半導體晶圓10上，其中外圍間隔體120隔開各半導體晶片110，各內圍間隔體130分別圈繞各半導體晶片110之電子元件112。在本發明的一些實施方式中，在形成外圍間隔體120以及各內圍間隔體130於半導體晶圓10上的步驟中，外圍間隔體120以及各內圍間隔體130係同時形成，且外圍間隔體120以及各內圍間隔體130包含熱固化(thermal curing)材料、紫外光固化(UV curing)材料或兩者之組合。在本發明的一些實施方式中，熱固化材料包含環氧樹脂(epoxy)。詳言之，形成外圍間隔體120以及各內圍間隔體130於半導體晶圓10上的方式例如可以是先將環氧樹脂或其他合適的熱固化材料、紫外光固化材料以網印方式印刷於整片半導體晶圓10上以形成如第1圖所示之圖案。或是將環氧樹脂或其他合適的熱固化材料、紫外光固化材料先全面 塗佈或沉積在整片半導體晶圓10上，接著以加熱烘烤或是紫外光照射的方式，使前述全面塗佈或沉積在整片半導體晶圓10上的環氧樹脂或其他合適的熱固化材料、紫外光固化材料層固化或半固化，接著再以微影蝕刻或其他適當的製程方法形成如第1圖所示之圖案。如第1圖所示，外圍間隔體120所形成的位置係位於各個半導體晶片110之間，以分隔半導體晶圓10上各個半導體晶片110，並對應後續分割各個半導體晶片110之切割道SL經過位置。而每一半導體晶片110上各有內圍間隔體130圈繞各半導體晶片110之電子元件112。值得注意的是，如第1圖以及第2圖所示，外圍間隔體120與各內圍間隔體130彼此分離。換言之，外圍間隔體120與各內圍間隔體130係彼此不連接之獨立結構。此外，如第1圖以及第2圖所示，在本發明的一些實施方式中，在形成外圍間隔體120以及各內圍間隔體130於半導體晶圓10上的步驟中，外圍間隔體120與各內圍間隔體130係各自形成於導電墊114之兩側。據此，不僅外圍間隔體120可在後續製程中提供機械支撐力，各內圍間隔體130亦可提供後續製程中所需的機械支撐力，如此一來便能更加強化對於各半導體晶片110之電子元件112之保護。
請參照第2圖，本發明晶片封裝體的製造方法更包含形成保護蓋170覆蓋於外圍間隔體120以及各內圍間隔體130上方。保護蓋170例如可以是玻璃基板、高分子基板或空白矽晶圓，但本發明並不以此為限。如第2圖所示，保護蓋170覆蓋於外圍間隔體120以及各內圍間隔體130上方，使各半導體晶片110之電子元件112被保護蓋170以及各內圍間隔體130所形成的空腔隔絕起來，因此，各半導體晶片 110之電子元件112可避免後續製程中被污染或是被損傷。此外承上所述，本發明中外圍間隔體120與各內圍間隔體130均可在後續分割各個半導體晶片110製程中，發揮提供足夠支撐機械強度，使保護蓋170不致因後續切割之外力產生太大的變形而損傷各半導體晶片110之電子元件112的特殊功效，特別是更靠近主動區電子元件112所在位置之內圍間隔體130所提供的支撐作用，更能確保電子元件112上方的保護蓋170變形而壓迫損及電子元件112。此外，如第2圖所示，在形成保護蓋170覆蓋於外圍間隔體120以及各內圍間隔體130上方的步驟之前，可進一步形成黏著層180使保護蓋170可以確實黏接於外圍間隔體120以及各內圍間隔體130之間。黏著層180例如可以是紫外光膠或是其他具有合適黏著性的材料，在後續製程完結後以照射或加熱等方式降低其黏著性，以利後續製程完結後將保護蓋170輕易拔除。
請繼續參照第2圖，在形成保護蓋170覆蓋於外圍間隔體120以及各內圍間隔體130上方的步驟之後，本發明晶片封裝體的製造方法更包含形成複數個穿孔140自各半導體晶片110之下表面118朝上表面116延伸且暴露出配置於上表面116之導電墊114。穿孔140製作的方式例如可以是由半導體晶片110之下表面118，對應半導體晶片110之上表面116的導電墊114位置，以微影蝕刻或雷射鑽孔的方式所形成。換言之，穿孔140將電子元件112信號控制的輸入/輸出端的導電墊114暴露出來，以供後續製作導電墊114之電性連接路徑。此外，尚可再形成絕緣層(圖未繪示)同樣自下表面118朝上表面116延伸，而部分絕緣層位於穿孔 140之中，其中絕緣層具有開口以暴露出導電墊114。絕緣層所使用的材料可以是氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料，以化學氣相沉積法(chemical vapor deposition)順應地(conformally)沿著半導體晶片110之下表面118、穿孔140之側壁以及底部形成絕緣薄膜，再以微影蝕刻的方式對應導電墊114的位置形成開口以暴露出導電墊114。接著，形成複數個導電部150自下表面118朝上表面116填滿各穿孔140且與各導電墊114電性連接。導電部150所使用的材料可以是鋁、銅或其它合適之導電材料，以濺鍍(sputtering)或蒸鍍(evaporation)順應地沿著半導體晶片110之下表面118、穿孔140之側壁以及底部所暴露出的導電墊114沉積導電薄膜，再將導電薄膜以微影蝕刻的方式形成具有預定重佈局線路圖案的導電部150，但本發明並不以此方式為限。此外，尚可再形成封裝層(圖未繪示)覆蓋導電部150以保護導電部150不致被外界水氣或其他污染物影響變質。封裝層所使用的材料可以是綠漆(solder mask)或其它合適之封裝材料，以塗佈方式順應地沿著導電部150，在半導體晶片110的下表面118形成。接著，形成複數個焊球160配置於下表面118下方，且各焊球160分別與各導電部150電性連接。焊球160的材料例如可以是錫或其他適合於焊接的金屬或合金，焊球160作為晶片封裝體100外接於印刷電路板或其他中介片(interposer)之連接橋樑，據此由印刷電路板或其他中介片的輸入/輸出的電流訊號即可透過焊球160、導電部150以及與電子元件112電性連接之導電墊114，對電子元件112進行訊號輸入/輸出控制。至此即完成如第2圖所繪示之晶圓級晶片封裝體100。
參照第2圖所示，本發明之晶圓級晶片封裝體100包含半導體晶圓10、外圍間隔體120、複數個內圍間隔體130、保護蓋170、複數個穿孔140、複數個導電部150以及複數個焊球160。半導體晶圓10具有複數個半導體晶片110。如第2圖搭配第1圖所示，各半導體晶片110以陣列排列，每一半導體晶片110具有電子元件112以及導電墊114配置於半導體晶片110之上表面116，導電墊114位於電子元件112之至少一側且電性連接於電子元件112。外圍間隔體120配置於半導體晶圓10上，外圍間隔體120隔開各半導體晶片110。各內圍間隔體130分別配置於各半導體晶片110之上表面116上且圈繞各電子元件112。保護蓋170配置於外圍間隔體120以及各內圍間隔體130上方。各穿孔140自各半導體晶片118之下表面118朝上表面116延伸且暴露出配置於上表面116之導電墊114。各導電部150自下表面118朝上表面116填滿各穿孔140且與各導電墊114電性連接。各焊球160配置於下表面118下方，且各焊球160分別與各導電部150電性連接。有關半導體晶圓10、外圍間隔體120、複數個內圍間隔體130、保護蓋170、複數個穿孔140、複數個導電部150以及複數個焊球160所使用的材料及其製作方法如同前述，在此即不贅述。其中值得注意的是，外圍間隔體120與各內圍間隔體130彼此分離。換言之，外圍間隔體120與各內圍間隔體130係彼此不連接之獨立結構。據此，不僅外圍間隔體120可在後續製程中提供機械支撐力，各內圍間隔體130亦可提供後續製程中所需的機械支撐力，如此一來便能更加強化對於各半導體晶片110之電子元件112之保護。此外，如第1圖以及第2圖所示，在 本發明的一些實施方式中，晶圓級晶片封裝體100進一步包含黏著層180夾設於保護蓋170與外圍間隔體120以及各內圍間隔體130之間。黏著層180例如可以是紫外光膠或是其他具有合適黏著性的材料，在後續製程完結後以照射或加熱等方式降低其黏著性，以利後續製程完結後將保護蓋170輕易拔除。在本發明的一些實施方式中，黏著層180包含紫外光膠。
第3圖係根據本發明一實施方式於製造過程中一階段的上視示意圖。第4圖到第6圖係根據本發明一實施方式於製造過程中不同階段的剖面示意圖。請先參照第3圖搭配第4圖，在形成各焊球160配置於下表面118下方的步驟之後，本發明晶片封裝體的製造方法更包含沿各半導體晶片110間之複數條切割道SL切割，使各半導體晶片110分離。如第4圖所示，其中值得注意的是，外圍間隔體120與各內圍間隔體130彼此分離，且各切割道SL經過外圍間隔體120而不經過各內圍間隔體130。因此，在沿各半導體晶片110間之複數條切割道SL切割過程中，各半導體晶片110中的電子元件112仍位於保護蓋170以及內圍間隔體130所形成之空腔內而被保護起來，不會接觸到切割過程中產生的粉塵或其他污染物。此外，外圍間隔體120與各內圍間隔體130係彼此不連接之獨立結構。據此，不僅外圍間隔體120可在切割製程中提供機械支撐力，各內圍間隔體130亦可提供切割製程中所需的機械支撐力，如此一來便能更加強化對於各半導體晶片110之電子元件112之保護。此外如第4圖所示，在本發明的一些實施方式中，各切割道SL之預定切割寬度W1大於外圍間隔體120之寬度W2。換言之，在形成外 圍間隔體120時，外圍間隔體120之寬度W2可參考切割道SL之預定切割寬度W1作對應之搭配設計，使外圍間隔體120之寬度W2小於切割道SL之預定切割寬度W1。因此在切割製程後，作為半導體晶圓10上各半導體晶片110分界之外圍間隔體120可在切割製程中直接切除或僅殘餘少量，使切割製程更為簡化且容易進行，有效降低沾黏或發生切割缺角之疑慮。切割完成後，即完成如第5圖之剖面示意圖。
請參照第6圖，在沿各半導體晶片110間之複數條切割道SL切割使各半導體晶片110分離的步驟之後，本發明晶片封裝體的製造方法尚可包含去除各半導體晶片110上之保護蓋170。承前所述，在沿各半導體晶片110間之複數條切割道SL切割過程中，各半導體晶片110中的電子元件112位於保護蓋170以及內圍間隔體130所形成之空腔內而被保護起來，不會接觸到切割過程中產生的粉塵或其他污染物，因此在切割過程完成後，可視實際需要將各半導體晶片110上之保護蓋170移除，如此即完成如第6圖所繪示之兩個獨立之晶片封裝體200。
參照第6圖所示，本發明之又一態樣係一種晶片封裝體200，包含半導體晶片110、內圍間隔體130、穿孔140、導電部150以及焊球160。半導體晶片110具有電子元件112以及導電墊114配置於半導體晶片110之上表面116，導電墊114位於電子元件112之至少一側且電性連接於電子元件112。內圍間隔體130配置於上表面116上且圈繞電子元件112。穿孔140自半導體晶片110之下表面118朝上表面116延伸且暴露出配置於上表面116之導電墊114。導電部150 自下表面118朝上表面116填滿穿孔140且與導電墊114電性連接。焊球160配置於下表面118下方，且焊球160與導電部150電性連接。有關半導體晶片110、電子元件112、導電墊114、內圍間隔體130、穿孔140、導電部150以及焊球160所使用的材料及其製作方法如同前述，在此即不重複贅述。值得注意的是，內圍間隔體130之外側與半導體晶片110之邊緣之間具有距離D。換言之，內圍間隔體130之外側係遠離半導體晶片110之邊緣，而不與半導體晶片110之邊緣切齊。因此，內圍間隔體130可以更接近電子元件112，以提供更佳的保護作用。在本發明的一些實施方式中，電子元件112係感光元件。此外如前所述之製造方法中，由於內圍間隔體130之外側與半導體晶片110之邊緣之間具有距離D，使得去除半導體晶片110上之保護蓋170更易進行。在本發明的一些實施方式中，內圍間隔體130包含熱固化材料、紫外光固化材料或兩者之組合。在本發明的一些實施方式中，熱固化材料包含環氧樹脂。而內圍間隔體130可以在不影響電子元件112之運作前提下，使用透明材料或是以適當的圖案大小配置於電子元件112之上方，或是配置於電子元件112上方以外之其它空白區，如第6圖所示，在本發明的一些實施方式中，內圍間隔體130係配於電子元件112與導電墊114之間。如此一來更可確保內圍間隔體130不會影響電子元件112之運作，同時更接近電子元件112的內圍間隔體130，可發揮其對於電子元件112更佳的保護作用。
最後要強調的是，本發明所提供之晶片封裝體製造方法包含形成彼此分離之外圍間隔體與內圍間隔體。換言 之，外圍間隔體與各內圍間隔體係彼此不連接之獨立結構。外圍間隔體所形成的位置係位於各個半導體晶片之間，以分隔半導體晶圓上各個半導體晶片，並對應後續分割各個半導體晶片之切割道經過位置。而每一半導體晶片上各有內圍間隔體圈繞各半導體晶片之電子元件。據此，不僅外圍間隔體可在後續製程中提供機械支撐力，各內圍間隔體亦可提供後續製程中所需的機械支撐力，如此一來便能更加強化對於各半導體晶片之電子元件之保護。此外在本發明的一些實施方式中，在形成外圍間隔體時，外圍間隔體之寬度可參考切割道之預定切割寬度作對應之搭配設計，使外圍間隔體之寬度小於切割道之預定切割寬度。因此在切割製程後，作為半導體晶圓上各半導體晶片分界之外圍間隔體，可被直接切除或僅殘餘少量，使切割製程更為簡化且容易進行，有效降低沾黏或發生切割缺角之疑慮。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧半導體晶圓
100‧‧‧晶圓級晶片封裝體
110‧‧‧半導體晶片
112‧‧‧電子元件
114‧‧‧導電墊
116‧‧‧上表面
118‧‧‧下表面
120‧‧‧外圍間隔體
130‧‧‧內圍間隔體
140‧‧‧穿孔
150‧‧‧導電部
160‧‧‧焊球
170‧‧‧保護蓋
180‧‧‧黏著層

Claims (15)

  1. 一種晶片封裝體的製造方法，包含：提供一半導體晶圓具有複數個半導體晶片，該些半導體晶片以陣列排列，每一半導體晶片具有至少一電子元件以及至少一導電墊配置於該半導體晶片之一上表面，該導電墊位於該電子元件之至少一側且電性連接於該電子元件；形成一外圍間隔體以及複數個內圍間隔體於該半導體晶圓上，其中該外圍間隔體隔開各該半導體晶片，該些內圍間隔體分別圈繞各該半導體晶片之該電子元件；形成一保護蓋覆蓋於該外圍間隔體以及該些內圍間隔體上方；形成複數個穿孔自各該半導體晶片之一下表面朝該上表面延伸且暴露出配置於該上表面之該導電墊；形成複數個導電部自該下表面朝該上表面填滿各該穿孔且與各該導電墊電性連接；形成複數個焊球配置於該下表面下方，且各該焊球分別與各該導電部電性連接；以及沿各該半導體晶片間之複數條切割道切割，使各該半導體晶片分離，其中，該外圍間隔體與該些內圍間隔體彼此分離，且該些切割道經過該外圍間隔體而不經過該些內圍間隔體。
  2. 如請求項1的晶片封裝體的製造方法，其中在形成該外圍間隔體以及各該內圍間隔體於該半導體晶圓上的步驟中，該外圍間隔體與各該內圍間隔體係各自形成於該導電墊之兩側。
  3. 如請求項1的晶片封裝體的製造方法，其中該些切割道之一預定切割寬度大於該外圍間隔體之一寬度。
  4. 如請求項1的晶片封裝體的製造方法，在沿各該半導體晶片間之複數條切割道切割的步驟之後，進一步包含：去除各該半導體晶片上之該保護蓋。
  5. 如請求項1的晶片封裝體的製造方法，其中在形成該外圍間隔體以及該些內圍間隔體於該半導體晶圓上的步驟中，該外圍間隔體以及該些內圍間隔體係同時形成，且該外圍間隔體以及該些內圍間隔體包含一熱固化(thermal curing)材料、一紫外光固化(UV curing)材料或兩者之組合。
  6. 如請求項5的晶片封裝體的製造方法，其中該熱固化材料包含環氧樹脂(epoxy)。
  7. 如請求項1的晶片封裝體的製造方法，其中該電子元件係一感光元件。
  8. 一種晶片封裝體，包含：一半導體晶片具有至少一電子元件以及至少一導電墊配置於該半導體晶片之一上表面，該導電墊位於該電子元件之至少一側且電性連接於該電子元件；一內圍間隔體配置於該上表面上且圈繞該電子元件；一穿孔自該半導體晶片之一下表面朝該上表面延伸且 暴露出配置於該上表面之該導電墊；一導電部自該下表面朝該上表面填滿該穿孔且與該導電墊電性連接；以及一焊球配置於該下表面下方，且該焊球與該導電部電性連接，其中，該內圍間隔體之一外側與該半導體晶片之一邊緣之間具有一距離。
  9. 如請求項8的晶片封裝體，其中該內圍間隔體係配於該電子元件與該導電墊之間。
  10. 如請求項8的晶片封裝體，其中該內圍間隔體包含一熱固化(thermal curing)材料、一紫外光固化(UV curing)材料或兩者之組合。
  11. 如請求項11的晶片封裝體，其中該熱固化材料包含環氧樹脂(Epoxy)。
  12. 如請求項8的晶片封裝體，其中該電子元件係一感光元件。
  13. 一種晶圓級晶片封裝體，包含：一半導體晶圓，具有複數個半導體晶片，該些半導體晶片以陣列排列，每一半導體晶片具有至少一電子元件以及至少一導電墊配置於該半導體晶片之一上表面，該導電墊位於該電子元件之至少一側且電性連接於該電子元件； 一外圍間隔體配置於該半導體晶圓上，該外圍間隔體隔開各該半導體晶片；複數個內圍間隔體分別配置於各該半導體晶片之該上表面上且圈繞各該電子元件；一保護蓋配置於該外圍間隔體以及該些內圍間隔體上方；複數個穿孔自各該半導體晶片之一下表面朝該上表面延伸且暴露出配置於該上表面之該導電墊；複數個導電部自該下表面朝該上表面填滿各該穿孔且與各該導電墊電性連接；以及複數個焊球配置於該下表面下方，且各該焊球分別與各該導電部電性連接，其中，該外圍間隔體與該些內圍間隔體彼此分離。
  14. 如請求項13的晶圓級晶片封裝體，進一步包含一黏著層夾設於該保護蓋與該外圍間隔體以及該些內圍間隔體之間。
  15. 如請求項14的晶圓級晶片封裝體，其中該黏著層包含紫外光膠。
TW103113044A 2014-04-09 2014-04-09 晶片封裝體及其製造方法 TWI564975B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103113044A TWI564975B (zh) 2014-04-09 2014-04-09 晶片封裝體及其製造方法
CN201510163278.5A CN104979302B (zh) 2014-04-09 2015-04-08 晶片封装体及其制造方法
US14/682,888 US9269837B2 (en) 2014-04-09 2015-04-09 Chip package and method of manufacturing the same
US14/971,395 US9406818B2 (en) 2014-04-09 2015-12-16 Chip package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103113044A TWI564975B (zh) 2014-04-09 2014-04-09 晶片封裝體及其製造方法

Publications (2)

Publication Number Publication Date
TW201539593A true TW201539593A (zh) 2015-10-16
TWI564975B TWI564975B (zh) 2017-01-01

Family

ID=54265763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113044A TWI564975B (zh) 2014-04-09 2014-04-09 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (2) US9269837B2 (zh)
CN (1) CN104979302B (zh)
TW (1) TWI564975B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10911020B2 (en) 2015-12-08 2021-02-02 Skyworks Solutions, Inc. Method of providing protective cavity and integrated passive components in wafer level chip scale package using a carrier wafer

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118581A1 (de) * 2018-07-31 2020-02-06 Lohmann Gmbh & Co. Kg Kartuschenabdeckvorrichtung zum Versiegeln einer mikrofluidischen Kartusche
CN111180438B (zh) * 2019-12-31 2022-06-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及晶圆级封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296739A (ja) * 2003-03-26 2004-10-21 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
KR100752713B1 (ko) * 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
CN101356645A (zh) * 2005-10-11 2009-01-28 朴太锡 利用硅通孔接点的cmos图像传感器晶片层级封装及其制造方法
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
TWI525758B (zh) * 2010-01-21 2016-03-11 精材科技股份有限公司 晶片封裝體及其製造方法
US8508028B2 (en) * 2010-07-16 2013-08-13 Yu-Lung Huang Chip package and method for forming the same
US8900913B2 (en) * 2011-08-19 2014-12-02 Chuan-Jin Shiu Chip package and method for forming the same
US9058455B2 (en) * 2012-01-20 2015-06-16 International Business Machines Corporation Backside integration of RF filters for RF front end modules and design structure
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US9153528B2 (en) * 2012-05-21 2015-10-06 Xintec Inc. Chip package and method for forming the same
KR102136844B1 (ko) * 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10911020B2 (en) 2015-12-08 2021-02-02 Skyworks Solutions, Inc. Method of providing protective cavity and integrated passive components in wafer level chip scale package using a carrier wafer

Also Published As

Publication number Publication date
CN104979302A (zh) 2015-10-14
US9406818B2 (en) 2016-08-02
US20150295097A1 (en) 2015-10-15
CN104979302B (zh) 2018-09-07
US9269837B2 (en) 2016-02-23
US20160111555A1 (en) 2016-04-21
TWI564975B (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
TWI512930B (zh) 晶片封裝體及其形成方法
US8741683B2 (en) Chip package and fabrication method thereof
TWI569400B (zh) 晶片封裝體及其形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
TWI446512B (zh) 晶片封裝體及其形成方法
TWI578411B (zh) 晶片封裝體的製造方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI509753B (zh) 晶片封裝體及其形成方法
TWI493634B (zh) 晶片封裝體及其形成方法
TWI624039B (zh) 晶片封裝體及其製造方法
TW201448188A (zh) 影像感測晶片封裝體及其形成方法
US20130217184A1 (en) Semiconductor device manufacturing method and electronic device manufacturing method
US20110127681A1 (en) Chip package and fabrication method thereof
US9024437B2 (en) Chip package and method for forming the same
US20160355393A1 (en) Chip package and manufacturing method thereof
TWI564975B (zh) 晶片封裝體及其製造方法
JP2012069918A (ja) チップパッケージビルドアップのシステム及び方法
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
JP2007150038A (ja) 光学半導体装置及びその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
US10937760B2 (en) Method for manufacturing a chip package
TWI549202B (zh) 晶片封裝體及其製造方法
TWI543333B (zh) 晶片封裝體及其製造方法