TW201351608A - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TW201351608A
TW201351608A TW102120261A TW102120261A TW201351608A TW 201351608 A TW201351608 A TW 201351608A TW 102120261 A TW102120261 A TW 102120261A TW 102120261 A TW102120261 A TW 102120261A TW 201351608 A TW201351608 A TW 201351608A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
dielectric layer
chip package
conductive pad
conductive
Prior art date
Application number
TW102120261A
Other languages
English (en)
Other versions
TWI569400B (zh
Inventor
Yen-Shih Ho
Ying-Nan Wen
Tsang-Yu Liu
Original Assignee
Xintex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintex Inc filed Critical Xintex Inc
Publication of TW201351608A publication Critical patent/TW201351608A/zh
Application granted granted Critical
Publication of TWI569400B publication Critical patent/TWI569400B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明一實施例提供一種晶片封裝體，包括：一半導體基底，具有一第一表面及一第二表面；一元件區，設置於該半導體基底之中；一介電層，設置於該半導體基底之該第一表面上；一導電墊結構，設置於該介電層之中，且電性連接該元件區；一承載基底，設置於該介電層之上；以及一導電結構，設置於該承載基底之一下表面上，且電性接觸該導電墊結構。

Description

晶片封裝體及其形成方法
本揭露書係有關於晶片封裝體，且特別是有關於以晶圓級封裝製程所製得之晶片封裝體。
晶片封裝製程是形成電子產品過程中之一重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
由於目前的晶片封裝製程仍有製程過於繁雜之問題，業界亟需簡化的晶片封裝技術。
本發明一實施例提供一種晶片封裝體，包括：一半導體基底，具有一第一表面及一第二表面；一元件區，設置於該半導體基底之中；一介電層，設置於該半導體基底之該第一表面上；一導電墊結構，設置於該介電層之中，且電性連接該元件區；一承載基底，設置於該介電層之上；以及一導電結構，設置於該承載基底之一下表面上，且電性接觸該導電墊結構。
本發明一實施例提供一種晶片封裝體，包括：一半導體基底，具有一第一表面及一第二表面；一元件區，設置於該半導體基底之中；一介電層，設置於該半導體基底之該第一表面上；一導電墊結構，設置於該介電層之中，且電性連接 該元件區，其中該介電層之一下表面為平坦之表面，且完全覆蓋該導電墊結構；以及一導電結構，設置於該半導體基底之該第二表面之上，且電性接觸該導電墊結構。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一半導體基底，具有一第一表面及一第二表面，其中一元件區係形成於該半導體基底之中；於該半導體基底之該第一表面上設置一介電層及一導電墊結構，其中該導電墊結構位於該介電層之中，且完全被該介電層所覆蓋；於該半導體基底之該第二表面上形成一絕緣層；以及於該半導體基底之該第二表面上形成一導電結構，其中該導電結構電性接觸該導電墊結構，其中該導電結構與該半導體基底之間隔有該絕緣層。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一半導體基底，具有一第一表面及一第二表面，其中一元件區係形成於該半導體基底之中；於該半導體基底之該第一表面上設置一介電層及一導電墊結構，其中該導電墊結構位於該介電層之中，且完全被該介電層所覆蓋；於該介電層之上，接合一承載基底；以及於該承載基底之一下表面形成一導電結構，其中該導電結構電性接觸該導電墊結構。
100、200、300‧‧‧半導體基底
100a、100b、200a、200b、300a、300b‧‧‧表面
102、202、302‧‧‧元件區
104、204、304‧‧‧介電層
104a‧‧‧開口
106、206、306‧‧‧導電墊結構
108‧‧‧承載基底
110‧‧‧絕緣層
112‧‧‧導電層
207、307‧‧‧光學構件
208‧‧‧透明基板
209、309‧‧‧間隔層
210‧‧‧孔洞
212‧‧‧絕緣層
214‧‧‧導電層
216‧‧‧保護層
218‧‧‧導電凸塊
308‧‧‧承載基底
310‧‧‧透明基板
312‧‧‧孔洞
314‧‧‧絕緣層
316‧‧‧導電層
318‧‧‧保護層
320‧‧‧導電凸塊
SC‧‧‧切割道
第1A圖顯示本發明一實施例之晶片封裝體的剖面圖。
第1B圖顯示本發明一實施例之晶片封裝體的剖面圖。
第2A-2D圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3A-3E圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝各種晶片。例如，在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1A圖顯示本發明一實施例之晶片封裝體的剖面圖，其例如為前照式影像感測器晶片封裝體。晶片封裝體可包括半導體基底100，其具有表面100a及表面100b。半導體基底100中可設置及/或形成有元件區102。元件區102中可包括各種主動元件及/或被動元件。在一實施例中，元件區102可包括影像感測元件，其用以感測穿越介電層104而到達元件區102之光線。
在半導體基底100之表面100a上可形成有介電層104，其中可形成有至少一導電墊結構106。在一實施例中，透過微影及蝕刻製程移除部分的介電層104以形成露出導電墊結 構106之開口104a。在一實施例中，可例如透過銲線接合製程於開口104a所露出之導電墊結構106上形成銲線。在第1A圖實施例中，除了需圖案化製程以使導電墊結構106露出之外，銲線還會佔去較大空間，不利於晶片封裝體之縮小化。在一實施例中，可透過露出導電墊結構106之開口104a進行探針測試。
第1B圖顯示本發明另一實施例之晶片封裝體的剖面圖，其例如為背照式影像感測器晶片封裝體。晶片封裝體可包括半導體基底100，其具有表面100a及表面100b。半導體基底100中可設置及/或形成有元件區102。元件區102中可包括各種主動元件及/或被動元件。在一實施例中，元件區102可包括影像感測元件，其用以感測穿越半導體基底100之表面100b而到達元件區102之光線。
在半導體基底100之表面100a上可形成有介電層104，其中可形成有至少一導電墊結構106。在一實施例中，透過微影及蝕刻製程移除部分的介電層104以形成露出導電墊結構106之開口104a。介電層104之上可接合有承載基底108。在一實施例中，可以承載基底108為支撐基座，並自表面100b薄化半導體基底100。接著，可自半導基底100之表面100b移除部分的半導體基底100以形成露出導電墊結構106之孔洞。接著，可於表面100b上依序形成絕緣層110及圖案化導電層112。導電層112可延伸進入孔洞之中而電性接觸導電墊結構106。在第1B圖實施例中，除了需圖案化製程形成開口104a之外，孔洞及導電層112會覆蓋部分的表面100b。如此，當後續需於元件區102上設置光學構件(例如，濾光膜、微透鏡、或前述之組合)時， 光學構件的設置位置與製作過程均會受限。
或者，在另一實施例中，未設置有承載基底108，且亦未形成包含導電層112之穿基底導電結構。在此情形下，可於露出導電墊結構106之開口104a進行打線製程以形成與元件區102電性連接之銲線。或者，可透過露出導電墊結構106之開口104a進行探針測試。
在上述實施例中，皆需透過微影製程及蝕刻製程而於介電層104中形成露出導電墊結構106之開口104a，將增加製程成本與時間。
為了減輕及/或解決上述實施例所遭遇之問題，本揭露書另提供實施例如下。
第2A-2D圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中所封裝之晶片例如是(但不限於)影像感測晶片。如第2A圖所示，提供半導體基底200，其例如可為半導體晶圓。半導體基底200可定義有複數個預定切割道SC，其將半導體基底200劃分出複數個晶粒區。在一實施例中，半導體基底200中可形成及/或設置有複數個元件區202。元件區202可包括各種主動元件、被動元件、或前述之組合。
在半導體基底200之表面200a上可形成有介電層204及複數個導電墊結構206。導電墊結構206例如可沿著預定切割道SC排列。導電墊結構206還可電性連接元件區202中之元件。在此實施例中，不透過額外的圖案化製程移除部分的介電層204而使導電墊結構206露出。即，在此實施例中，不自介電層204之遠離半導體基底200之表面移除部分的介電層204而使 導電墊結構206露出。因此，可省下至少一道圖案化製程所需之成本與時間。此外，介電層204之表面不具露出導電墊結構206之開口而為大抵平坦之表面，有利於後續在介電層204之表面上形成及/或設置各種所需元件。
例如，如第2A圖所示，在一實施例中，可於介電層204之大抵平坦之表面上設置光學構件207。光學構件207可包括濾光膜(例如，彩色濾光膜)、微透鏡、或前述之組合。在介電層204之大抵平坦之表面上形成光學構件207可大幅降低製程複雜度與時間。
在一實施例中，可選擇性於半導體基底200之表面200a上設置透明基板208。透明基板208可例如藉由設置於透明基板208與半導體基底200之間的間隔層209而設置於半導體基底200與光學構件207之上。在一實施例中，間隔層209圍繞著光學構件207而與透明基板208及介電層204共同於元件區202上圍繞出大抵密閉之空腔。
接著，如第2B圖所示，可以透明基板208為支撐基座以利於後續製程之進行。在一實施例中，可選擇性自半導體基底200之表面200b薄化半導體基底200。適合的薄化製程例如包括機械研磨、化學機械研磨、蝕刻、或前述之組合。
接著，可透過圖案化製程(例如，微影及蝕刻製程、雷射鑽孔製程、物理鑽孔製程、或前述之組合)而自表面200b移除部分的半導體基底200以形成朝表面200a延伸之孔洞210。在一實施例中，孔洞210可對齊導電墊結構206並延伸穿越介電層204而露出導電墊結構206。
如第2C圖所示，可於半導體基底200之表面200b上形成絕緣層212。絕緣層212可延伸於孔洞210之側壁與底部上。接著，可移除孔洞210底部上之絕緣層212而使導電墊結構206露出。在另一實施例中，孔洞210未露出導電墊結構206而僅露出其正上方之介電層204。在此情形下，可於形成絕緣層212之後，於同一道圖案化製程中移除孔洞210底部處之絕緣層212與介電層204而露出導電墊結構206。
接著，可於半導體基底200之表面上的絕緣層212上形成圖案化導電層214。導電層214可延伸進入孔洞210之中而電性接觸露出的導電墊結構206。接著，可形成圖案化保護層216及與導電層214電性連接之導電凸塊218。
如第2D圖所示，可沿著預定切割道SC進行切割製程以形成複數個彼此分離之晶片封裝體，其中導電凸塊218及導電層214可共同作為與導電墊結構206電性接觸之導電結構。相較於第1A圖所述之實施例，第2圖所示實施例不需形成露出導電墊結構之開口，使得介電層204具有大抵平坦之下表面，有利於後續形成光學構件207之製程的進行。此外，第2圖實施例之晶片封裝體仍可例如透過包含導電層214之穿基底導電結構形成與元件區202之電性連接，並亦可進行探針測試。
此外，應注意的是，雖然第2圖實施例之導電結構包括穿基底導電結構，然本發明實施例不限於此。在其他實施例中，導電結構可延伸在半導體基底之側表面上而與導電墊結構形成T型接觸或L型接觸。在又一實施例中，預定切割道SC處可形成有凹陷，且凹陷可與孔洞210連通。如此，可利於後 續材料層之沉積製程。
第3A-3E圖顯示根據本發明另一實施例之晶片封裝體的製程剖面圖，其中所封裝之晶片例如是(但不限於)影像感測晶片。如第3A圖所示，提供半導體基底300，其例如可為半導體晶圓。半導體基底300可定義有複數個預定切割道SC，其將半導體基底300劃分出複數個晶粒區。在一實施例中，半導體基底300中可形成及/或設置有複數個元件區302。
在半導體基底300之表面300a上可形成有介電層304及複數個導電墊結構306。導電墊結構306可電性連接元件區302中之元件。在此實施例中，不透過額外的圖案化製程移除部分的介電層304而使導電墊結構306露出。即，在此實施例中，在此階段，不自介電層304之遠離半導體基底300之表面移除部分的介電層304而使導電墊結構306露出。因此，可省下至少一道圖案化製程所需之成本與時間。
在一實施例中，可選擇性於介電層304之下表面上接合承載基底308。承載基底308可為半導體基底，例如矽晶圓。在另一實施例中，承載基底308可為絕緣基底，例如陶瓷基底、高分子基底、或前述之組合。由於介電層304之下表面不需形成有露出導電墊結構306之開口，可利於承載基底308之接合。接著，可選擇性以承載基底308為基座，自半導體基底300之表面300b薄化半導體基底300。在一實施例中，所將形成之影像感測器晶片封裝體為背照式。在此情形下，薄化後之半導體基底300可允許更大量的光線穿越半導體基底300而到達元件區302。
接著，如第3B圖所示，可選擇性於半導體基底300之大抵平坦的表面300b上形成及/或設置光學構件307。光學構件307可例如包括濾光膜(例如，彩色濾光膜)、微透鏡、或前述之組合。在一實施例中，半導體基底300之表面300b上可不形成有任何的凹陷或孔洞，可因而簡化光學構件307的製程。然本發明實施例不限於此。在其他實施例中，可於預定切割道SC處形成用以輔助對準之對準開口，端視需求而定。
在一實施例中，可選擇性於半導體基底300之表面300a上設置透明基板310。透明基板310可例如藉由設置於透明基板310與半導體基底300之間的間隔層309而設置於半導體基底300與光學構件307之上。在一實施例中，間隔層309圍繞著光學構件307而與透明基板310及半導體基底300共同於元件區302上圍繞出大抵密閉之空腔。
接著，如第3C圖所示，可透過圖案化製程(例如，微影及蝕刻製程、雷射鑽孔製程、物理鑽孔製程、或前述之組合)而自承載基底308之表面移除部分的承載基底308以形成朝半導體基底300延伸之孔洞312。在一實施例中，孔洞312可對齊導電墊結構306並延伸穿越介電層304而露出導電墊結構306。
如第3D圖所示，可於承載基底308之表面上形成絕緣層314。絕緣層314可延伸於孔洞312之側壁與底部上。接著，可移除孔洞312底部上之絕緣層314而使導電墊結構306露出。在另一實施例中，孔洞312未露出導電墊結構306而僅露出其正下方之介電層304。在此情形下，可於形成絕緣層314之後，於 同一道圖案化製程中移除孔洞312底部處之絕緣層314與介電層304而露出導電墊結構306。
接著，可於承載基底308之表面上的絕緣層314上形成圖案化導電層316。導電層316可延伸進入孔洞312之中而電性接觸露出的導電墊結構306。應注意的是，絕緣層314之形成並非必需。例如，在承載基底308為絕緣基底的情形下，可不需形成絕緣層314。接著，可形成圖案化保護層318及與導電層316電性連接之導電凸塊320。
如第3E圖所示，可沿著預定切割道SC進行切割製程以形成複數個彼此分離之晶片封裝體，其中導電凸塊320及導電層316可共同作為與導電墊結構306電性接觸之導電結構。相較於第1B圖所述之實施例，第3圖所示實施例不需形成露出導電墊結構之開口，使得介電層304具有大抵平坦之下表面，有利於後續與承載基底308之接合。
再者，第3E圖實施例中之與導電墊結構電性接觸之導電結構係形成在承載基底308之中而非半導體基底300。如此，可增加半導體基底300中之各種元件的布局空間。此外，由於導電結構的製程係於承載基底308中進行，可避免半導體基底300中之元件受到導電結構的製程影響而損壞，可因而提升封裝體的可靠度。
此外，第3圖實施例之晶片封裝體仍可例如透過包含導電層316之穿基底導電結構形成與元件區302之電性連接，並亦可進行探針測試。
此外，應注意的是，雖然第3圖實施例之導電結構 包括穿基底導電結構，然本發明實施例不限於此。在其他實施例中，導電結構可延伸在承載基底之側表面上而與導電墊結構形成T型接觸或L型接觸。在又一實施例中，承載基底308上相應於預定切割道SC的位置處可形成有凹陷，且凹陷可與孔洞318連通。如此，可利於後續材料層之沉積製程。
本發明實施例可有效縮減圖案化製程的數目，並可降低光學構件的製程難度，可節省製程成本與時間，提升晶片封裝體之可靠度。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧半導體基底
300a、300b‧‧‧表面
302‧‧‧元件區
304‧‧‧介電層
306‧‧‧導電墊結構
307‧‧‧光學構件
308‧‧‧承載基底
309‧‧‧間隔層
310‧‧‧透明基板
312‧‧‧孔洞
314‧‧‧絕緣層
316‧‧‧導電層
318‧‧‧保護層
320‧‧‧導電凸塊

Claims (22)

  1. 一種晶片封裝體，包括：一半導體基底，具有一第一表面及一第二表面；一元件區，設置於該半導體基底之中；一介電層，設置於該半導體基底之該第一表面上；一導電墊結構，設置於該介電層之中，且電性連接該元件區；一承載基底，設置於該介電層之上；以及一導電結構，設置於該承載基底之一下表面上，且電性接觸該導電墊結構。
  2. 如申請專利範圍第1項所述之晶片封裝體，更包括一光學構件，設置於該半導體基底之該第二表面上。
  3. 如申請專利範圍第2項所述之晶片封裝體，其中該光學構件包括一濾光膜、一微透鏡、或前述之組合。
  4. 如申請專利範圍第2項所述之晶片封裝體，更包括一透明基板，設置於該半導體基底之該第二表面上。
  5. 如申請專利範圍第4項所述之晶片封裝體，更包括一間隔層，設置於該半導體基底之該第二表面與該透明基板之間。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該半導體基底之該第二表面為一平坦之表面。
  7. 如申請專利範圍第1項所述之晶片封裝體，更包括一孔洞，位於該承載基底之中，其中該孔洞露出該導電墊結構，且該導電結構延伸進入該孔洞而電性接觸該導 電墊結構。
  8. 一種晶片封裝體，包括：一半導體基底，具有一第一表面及一第二表面；一元件區，設置於該半導體基底之中；一介電層，設置於該半導體基底之該第一表面上；一導電墊結構，設置於該介電層之中，且電性連接該元件區，其中該介電層之一下表面為平坦之表面，且完全覆蓋該導電墊結構；以及一導電結構，設置於該半導體基底之該第二表面之上，且電性接觸該導電墊結構。
  9. 如申請專利範圍第8項所述之晶片封裝體，更包括一光學構件，設置於該介電層之該下表面上。
  10. 如申請專利範圍第9項所述之晶片封裝體，其中該光學構件包括一濾光膜、一微透鏡、或前述之組合。
  11. 如申請專利範圍第9項所述之晶片封裝體，更包括一透明基板，設置於該介電層之該下表面上。
  12. 如申請專利範圍第11項所述之晶片封裝體，更包括一間隔層，設置於該介電層之該下表面與該透明基板之間。
  13. 如申請專利範圍第8項所述之晶片封裝體，更包括一孔洞，位於該半導體基底之中，其中該孔洞露出該導電墊結構，且該導電結構延伸進入該孔洞而電性接觸該導電墊結構，其中該導電結構與該半導體基底之間隔有一絕緣層。
  14. 一種晶片封裝體的形成方法，包括：提供一半導體基底，具有一第一表面及一第二表面，其中一元件區係形成於該半導體基底之中；於該半導體基底之該第一表面上設置一介電層及一導電墊結構，其中該導電墊結構位於該介電層之中，且完全被該介電層所覆蓋；於該半導體基底之該第二表面上形成一絕緣層；以及於該半導體基底之該第二表面上形成一導電結構，其中該導電結構電性接觸該導電墊結構，其中該導電結構與該半導體基底之間隔有該絕緣層。
  15. 如申請專利範圍第14項所述之晶片封裝體的形成方法，不包括自該介電層之一遠離該半導體基底之一表面移除部分的該介電層而使該導電墊結構露出。
  16. 一種晶片封裝體的形成方法，包括：提供一半導體基底，具有一第一表面及一第二表面，其中一元件區係形成於該半導體基底之中；於該半導體基底之該第一表面上設置一介電層及一導電墊結構，其中該導電墊結構位於該介電層之中，且完全被該介電層所覆蓋；於該介電層之上，接合一承載基底；以及於該承載基底之一下表面形成一導電結構，其中該導電結構電性接觸該導電墊結構。
  17. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括自該半導體基底之該第二表面薄化該半導 體基底。
  18. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括移除部分的該承載基底及部分的該介電層而形成露出該導電墊結構之一孔洞，其中該導電結構自該承載基底之該下表面延伸進入該孔洞之中而電性接觸該導電墊結構。
  19. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括於該半導體基底之該第二表面上設置一光學構件。
  20. 如申請專利範圍第19項所述之晶片封裝體的形成方法，其中該光學構件包括一濾光膜、一微透鏡、或前述之組合。
  21. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括：於該半導體基底之該第二表面上設置一間隔層；以及於該間隔層之上設置一透明基板。
  22. 如申請專利範圍第16項所述之晶片封裝體的形成方法，其中在接合該承載基底之前，不包括自該介電層之一遠離該半導體基底之一表面移除部分的該介電層而使該導電墊結構露出。
TW102120261A 2012-06-11 2013-06-07 晶片封裝體及其形成方法 TWI569400B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261658024P 2012-06-11 2012-06-11

Publications (2)

Publication Number Publication Date
TW201351608A true TW201351608A (zh) 2013-12-16
TWI569400B TWI569400B (zh) 2017-02-01

Family

ID=49714599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120261A TWI569400B (zh) 2012-06-11 2013-06-07 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (2) US9153707B2 (zh)
CN (1) CN103489846A (zh)
TW (1) TWI569400B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406578B2 (en) 2014-03-07 2016-08-02 Xintec Inc. Chip package having extended depression for electrical connection and method of manufacturing the same
TWI563616B (en) * 2014-04-28 2016-12-21 Xintex Inc Stacked chip package and method for forming the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
EP2762865A1 (en) * 2013-01-31 2014-08-06 Sensirion Holding AG Chemical sensor and method for manufacturing such a chemical sensor
KR101851513B1 (ko) * 2013-07-31 2018-04-23 이 잉크 코포레이션 전기 광학 디스플레이들을 구동하기 위한 방법들
US9640683B2 (en) 2013-11-07 2017-05-02 Xintec Inc. Electrical contact structure with a redistribution layer connected to a stud
TWI540655B (zh) * 2013-11-07 2016-07-01 精材科技股份有限公司 半導體結構及其製造方法
TWI603447B (zh) * 2014-12-30 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9536810B1 (en) * 2015-06-12 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Flat pad structure for integrating complementary metal-oxide-semiconductor (CMOS) image sensor processes
US10109666B2 (en) 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
CN109545809B (zh) * 2018-11-12 2021-02-19 通富微电子股份有限公司 一种半导体封装器件
WO2020098212A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及封装器件
CN109524479B (zh) * 2018-11-12 2021-02-19 通富微电子股份有限公司 一种半导体芯片封装方法
CN112967940B (zh) * 2021-02-02 2022-06-24 苏州汉天下电子有限公司 一种薄膜谐振器的晶圆级封装方法及结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4368543B2 (ja) * 2001-07-25 2009-11-18 シャープ株式会社 メッキ方法およびメッキ装置
US7964926B2 (en) * 2005-02-02 2011-06-21 Samsung Electronics Co., Ltd. Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US7704778B2 (en) * 2005-02-23 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Microlens structure for image sensors
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US7423302B2 (en) * 2005-11-21 2008-09-09 Digital Imaging Systems Gmbh Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
KR100862486B1 (ko) * 2007-05-31 2008-10-08 삼성전기주식회사 카메라 모듈 패키지
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP5367323B2 (ja) * 2008-07-23 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
US8227288B2 (en) * 2009-03-30 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and method of fabricating same
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
TWI497658B (zh) * 2009-10-07 2015-08-21 Xintec Inc 晶片封裝體及其製造方法
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
TWI532139B (zh) * 2010-03-11 2016-05-01 精材科技股份有限公司 晶片封裝體及其形成方法
US8530985B2 (en) * 2010-03-18 2013-09-10 Chia-Ming Cheng Chip package and method for forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406578B2 (en) 2014-03-07 2016-08-02 Xintec Inc. Chip package having extended depression for electrical connection and method of manufacturing the same
TWI560829B (en) * 2014-03-07 2016-12-01 Xintec Inc Chip package and method thereof
TWI563616B (en) * 2014-04-28 2016-12-21 Xintex Inc Stacked chip package and method for forming the same
US9633935B2 (en) 2014-04-28 2017-04-25 Xintec Inc. Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same

Also Published As

Publication number Publication date
TWI569400B (zh) 2017-02-01
CN103489846A (zh) 2014-01-01
US20160005787A1 (en) 2016-01-07
US20130328147A1 (en) 2013-12-12
US9153707B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
TWI569400B (zh) 晶片封裝體及其形成方法
TWI512930B (zh) 晶片封裝體及其形成方法
TWI550802B (zh) 晶片封裝體及其製造方法
US9337097B2 (en) Chip package and method for forming the same
TWI473223B (zh) 晶片封裝體及其製造方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI565015B (zh) 晶片封裝體及其製造方法
US8872196B2 (en) Chip package
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
TWI459485B (zh) 晶片封裝體的形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
TWI578411B (zh) 晶片封裝體的製造方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
TWI500155B (zh) 晶片封裝體及其形成方法
TWI509753B (zh) 晶片封裝體及其形成方法
TWI446500B (zh) 晶片封裝體及其形成方法
US9024437B2 (en) Chip package and method for forming the same
TWI503937B (zh) 晶片封裝體及其形成方法
US20120146111A1 (en) Chip package and manufacturing method thereof
TWI484597B (zh) 晶片封裝體及其形成方法