CN107342747B - 声表面波器件晶圆级薄型封装结构及其制造方法 - Google Patents
声表面波器件晶圆级薄型封装结构及其制造方法 Download PDFInfo
- Publication number
- CN107342747B CN107342747B CN201710498132.5A CN201710498132A CN107342747B CN 107342747 B CN107342747 B CN 107342747B CN 201710498132 A CN201710498132 A CN 201710498132A CN 107342747 B CN107342747 B CN 107342747B
- Authority
- CN
- China
- Prior art keywords
- chip
- frame structure
- silicon substrate
- dielectric layer
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/88—Mounts; Supports; Enclosures; Casings
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种晶圆级封装结构,包括:硅基板,所述硅基板包括设置在所述硅基板的第一表面上的连接焊盘和连接焊盘周围的介质层,设置在所述硅基板的第二表面上的封装焊盘和封装焊盘周围的介质层,将所述封装焊盘电连接到所述连接焊盘的一层或多层金属布线和导电通孔;第一框架结构,所述第一框架结构设置在所述硅基板的第一表面上,并在所述硅基板的四周形成包围圈,中间部分镂空;以及芯片,所述芯片设置在所述第一框架结构上,所述第一框架结构的中间镂空部分的尺寸小于芯片尺寸,所述硅基板、所述第一框架结构以及所述芯片之间形成密闭空腔。
Description
技术领域
本发明涉及封装领域,尤其涉及声表面波器件晶圆级薄型封装结构及其制造方法。
背景技术
声表面波(surface acoustic wave SAW)器件是利用叉指在石英、铌酸锂、钽酸锂等压电材料表面上激发、监测和接收声表面波,完成电信号从电到声再到电的转换和处理。由于声表面波器件具有小型、可靠性高、一致性好、多功能以及设计灵活等优点,所以在雷达、通信、空中交通管制、声纳以及电视中得到广泛的应用。声表面波是一种对其传播表面非常敏感的机械波,传播表面的油污、薄膜、灰尘或水汽等都会对声表面波器件的性能造成很大的负面效应。对声表面波器件来讲,芯片表面需要有真空或空气层,封装材料不可与其表面直接接触。如果塑封料等材料直接接触声表面波器件表面将会使器件失效,因此直接接触芯片表面的封装方式不能用于声表面波器件的封装。
图1示出现有的声表面波器件封装结构100的横截面示意图。现有的声表面波器件封装结构100通常采用定制尺寸的金属或陶瓷盖帽110形成密闭空腔,并且需要引线框架或基板120等封装材料。声表面波器件130通过粘结层 140固定在引线框架或基板120上,并通过引线150与引线框架或基板120电连接。这种封装结构制造工序复杂,成本较高,并且由于盖帽、引线框架或基板等封装材料的存在而封装体较厚。
因此,需要一种新型声表面波器件封装结构及其制造方法,从而至少部分地解决现有技术中存在的问题。
发明内容
针对现有技术中存在的问题,根据本发明的一个实施例,提供一种晶圆级封装结构,包括:硅基板,所述硅基板包括设置在所述硅基板的第一表面上的连接焊盘和连接焊盘周围的介质层,设置在所述硅基板的第二表面上的封装焊盘和封装焊盘周围的介质层,将所述封装焊盘电连接到所述连接焊盘的一层或多层金属布线和导电通孔;第一框架结构,所述第一框架结构设置在所述硅基板的第一表面上,并在所述硅基板的四周形成包围圈,中间部分镂空;以及芯片,所述芯片设置在所述第一框架结构上,所述第一框架结构的中间镂空部分的尺寸小于芯片尺寸,所述硅基板、所述第一框架结构以及所述芯片之间形成密闭空腔。
在本发明的实施例中,该晶圆级封装结构还包括:第二框架结构,所述第二框架结构设置在所述第一框架结构之上,并在所述第一框架结构的四周形成包围圈,中间部分镂空,所述第二框架结构的中间镂空部分的尺寸大于芯片尺寸,所述第二框架结构的厚度与所述芯片的厚度基本相同;以及覆盖在所述第二框架结构和所述芯片上的密封薄膜。
在本发明的实施例中,该晶圆级封装结构还包括覆盖在所述密封薄膜上的金属薄膜。
在本发明的实施例中,该晶圆级封装结构还包括设置在所述硅基板的第一表面和所述第一框架结构之间的第二介质层,所述第二介质层具有用于暴露连接焊盘的窗口。
在本发明的实施例中,该芯片的第一面上形成有导电柱,所述芯片通过所述导电柱与所述硅基板的连接焊盘电连接。
在本发明的实施例中,该连接焊盘的尺寸大于所述导电柱和/或导电柱焊料的尺寸。
根据本发明的另一个实施例,提供一种晶圆级封装结构的制造方法,包括:在硅基板上形成金属线路层和介质层,以便在所述硅基板的第一表面上形成连接焊盘和连接焊盘周围的介质层,在所述硅基板的第二表面上形成封装焊盘和封装焊盘周围的介质层,以及将所述封装焊盘电连接到所述连接焊盘的一层或多层金属布线导电通孔;在所述硅基板的第一表面上形成第一框架结构,从而在所述硅基板的四周形成包围圈,中间部分镂空;以及将芯片倒装焊接到所述硅基板上,其中所述第一框架结构的中间镂空部分的尺寸小于芯片尺寸,所述芯片的四周由所述第一框架结构支撑,由此在所述硅基板、所述第一框架结构以及所述芯片之间形成密闭空腔。
在本发明的另一个实施例中,该方法还包括在形成第一框架结构之前,在所述硅基板的第一表面上形成第二介质层并在所述第二介质层中形成窗口,从而暴露所述连接焊盘,所述连接焊盘的尺寸大于芯片的导电柱的尺寸。
在本发明的另一个实施例中,该方法还包括在所述连接焊盘上形成焊料,所述第二介质层和所述第一框架结构的总厚度小于芯片的导电柱高度与焊料厚度之和。
在本发明的另一个实施例中,在将芯片倒装焊接到所述硅基板之前,还包括:在所述第一框架结构上形成第二框架结构,并且在圈外形成相应的芯片倒装对位标识,第二框架结构包围在所述芯片的四周,中间部分镂空,所述第二框架结构与所述芯片齐平。
在本发明的另一个实施例中,该方法还包括:在所述第二框架和所述芯片上贴覆热塑性薄膜;对所述热塑性薄膜进行烘烤软化、固化;和/或在所述热塑性薄膜上形成金属层。
本发明的一些实施例在硅硅基板的基础上,通过增加介质层框架结构形成空腔,并且采用热塑性薄膜材料塑封,从而实现声表面波器件的晶圆级薄型封装。通过本发明的一些实施例制造的声表面波器件的晶圆级封装,减少了金属盖帽、引线框架或硅基板等封装材料使用,大大缩减工序,节省成本。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出现有的声表面波器件封装结构100的横截面示意图。
图2示出根据本发明的实施例的带有密闭空腔的晶圆级封装结构200的横截面示意图。
图3A至图3L示出根据本发明的实施例形成带有密闭空腔的晶圆级封装结构的过程的剖面示意图。
图4示出根据本发明的实施例形成带有密闭空腔的晶圆级封装结构的流程图。
具体实施方式
在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
为了解决现有技术中声表面波器件封装工序复杂成本较高的问题,本发明提出在硅基板的基础上,通过增加介质层框架结构形成空腔,并且采用热塑性薄膜材料塑封,从而实现声表面波器件的晶圆级薄型封装。通过本发明制造的声表面波器件的晶圆级封装,减少了金属盖帽、引线框架或基板等封装材料使用,大大缩减工序,节省成本。在本发明的实施例中,密闭的空腔结构可由光刻介质层构成,工艺简单,易于实现。由于仅仅采用晶圆级工艺,生产效率更高,成本优势更大。通过在表面贴覆热塑性薄膜材料实现塑封保护,大大降低封装厚度。
图2示出根据本发明的实施例的带有密闭空腔的晶圆级薄型封装结构200 的横截面示意图。如图2中所示的带有密闭空腔的晶圆级薄型封装结构200可用于声表面波器件的封装。晶圆级薄型封装结构200包括硅基板210。该硅基板210可包括第一表面210a和第二表面210b。在一个实施例中,硅基板210 的第一表面210a包括第一区211a和第二区211b。第一区211a可以是用于安装裸芯片的芯片区,第二区211b可以是包围芯片区的非芯片区。
硅基板210可包括设置在第一表面210a上的连接焊盘212和设置在第二表面210b上的封装焊盘213。在连接焊盘212和封装焊盘213之间为分别具有第一介质层214。在本发明的实施例中,第一介质层214可以是感光薄膜介质层,例如绿油层。在本发明的实施例中,第一介质层214还可以是绝缘膜,例如,聚酰亚胺、环氧树脂成型化合物或其它无机材料。硅基板210还可包括贯穿硅基板的导电通孔215,用于将连接焊盘212连接到对应的封装焊盘213。
为了示出清楚简单的目的,在图2所示的实施例中,硅基板210仅包含一层金属布线,但本发明的范围不限于此。在本发明的具体实施例中,可根据封装芯片内外引脚互连的需要,通过光刻、TSV等硅基板技术,在硅基板210双面沉积形成一层或多层金属层线路和介质层。
在硅基板210的第一表面210a上层叠第二介质层216,并且在第二介质层216中形成窗口以便暴露连接焊盘212。连接焊盘212的外表面低于第二介质层216的外表面。在本发明的具体实施例中,连接焊盘212的外表面可比第二介质层216的外表面低5-20μm。并且,可选地在连接焊盘212的表面上形成焊料层。
在一个实施例中,金属布线、封装焊盘和连接焊盘由相同的导电材料(如铜)形成。在另一个实施例中,金属布线、封装焊盘和连接焊盘可由不同的导电材料形成。其它合适类型的导电材料也是适用的。
以上以硅基板210为例,描述了晶圆级薄型封装结构200的基板结构,然而本领域的技术人员应该理解,还可选用其它材料基板作为晶圆级薄型封装结构200的基板,例如,玻璃基板、聚合物基板等。
在硅基板210的第二区211b附近形成有大概包围第一区211a的第一框架结构220。图3D示出根据本发明的一个实施例的第一框架结构220的俯视图。第一框架结构220中间镂空部分的尺寸略小于芯片230的尺寸。在本发明的实施例中,第一框架结构220可由感光薄膜介质层形成,具体的形成方法包括在在硅基板210上涂覆一层感光薄膜介质层,通过光刻的方法在感光薄膜介质层上形成一圈坝型的包围圈。然而,本领域的技术人员应该认识到,第一框架结构220不限于感光薄膜介质层,第一框架结构220也可以是一片中间部分镂空的网状开槽基板,并通过粘结层附连到硅基板210。此外,第一框架结构220 还可以是其他类似的镂空或坝型框架。
晶圆级薄型封装结构200还包括安置在第一框架结构220上的芯片230。第一框架结构220的内部镂空尺寸略小于芯片230,因此第一框架结构220在四周支撑芯片230。硅基板210、第一框架结构220以及芯片230依次层叠,从而通过第一框架结构220的支撑在硅基板210与芯片230之间形成密闭空腔。
在本发明的实施例中,芯片230可以是声表面波器件的芯片。芯片230 通过倒装焊电连接到硅基板210的第一区211a。芯片230的第一面231为功能面,即,可在第一面231上激发、监测和接收声表面波,完成电信号从电到声再到电的转换和处理。芯片230的第一面231形成有导电柱233或导电柱233 阵列。可任选地在导电柱233上形成焊料234。芯片230通过导电柱233电连接到硅基板210的连接焊盘212,形成信号回路。本领域的技术人员可根据芯片导电柱233的具体布局以及第一框架结构220的材料设置第一框架结构220 中间镂空部分的具体尺寸,使得芯片周边覆盖在第一框架结构220上,同时芯片的导电柱233穿过第一框架结构220中间的镂空部分连接到硅基板210的连接焊盘212。
在本发明的实施例中,连接焊盘的尺寸略大于导电柱233和/或导电柱233 上的焊料234的尺寸。例如,连接焊盘的尺寸可比导电柱233上的焊料234的尺寸大20%。
在本发明的实施例中,可任选地在第一框架结构220和芯片230的第二面 232上形成包封结构,用以保护芯片免受环境影响。如图2所示,包封结构可包括围绕芯片230的四周并且形成在第一框架结构220之上的第二框架结构 241以及覆盖在第二框架结构241和芯片230上的热塑薄膜242。第二框架结构241的高度与芯片230的高度基本齐平。第二框架结构241的材料与制造方法与第一框架结构220类似,因此不再详细描述。
在本发明的另一个实施例中,可任选地通过塑封在第一框架结构220和芯片230的第二面232上形成包封结构,用以保护芯片免受环境影响。包封材料例如可以包括成型环氧树脂材料。其它类型的包封材料也是适用的。
下面结合图3A-3L及图4介绍带有密闭空腔的晶圆级薄型封装结构的制造过程。图3A至图3L示出根据本发明的实施例形成带有密闭空腔的晶圆级薄型封装结构的过程的剖面示意图。图4示出根据本发明的实施例形成带有密闭空腔的晶圆级薄型封装结构的流程图。
首先,在步骤410,在硅基板上形成金属线路层和介质层,如图3A所示。可根据封装芯片内外引脚互连的需要,通过光刻、TSV等硅基板技术,在硅基板301双面沉积形成一层或多层金属层线路和介质层。在图3A所示的具体实施例中,可在硅基板301的第一表面上形成连接焊盘302,并在第二表面上形成封装焊盘303。在连接焊盘302和封装焊盘303之间为分别具有第一介质层 304。在本发明的实施例中,第一介质层304可以是感光薄膜介质层,例如绿油层。在本发明的实施例中,第一介质层304还可以是绝缘膜,例如,聚酰亚胺、环氧树脂成型化合物或其它无机材料。还可在硅基板301中形成贯穿硅基板的导电通孔305,用于将连接焊盘302连接到对应的封装焊盘303。
接下来,在步骤420,形成连接焊盘窗口。如图3B所示,在硅基板301 的第一表面上形成第二介质层306并在其中形成图形窗口307,从而暴露连接焊盘。在本发明的实施例中,可通过旋涂、沉积、贴膜、印刷等工艺在第一表面上涂覆形成第二介质层306。第二介质层306可以是感光薄膜介质层,例如绿油层。然后通过光刻的方法在第二介质层306中形成所需要的图形窗口,以便暴露连接焊盘,用于与芯片的导电柱形成电连接。在本发明的实施例中,第二介质层306还可以是绝缘膜,例如,聚酰亚胺、环氧树脂成型化合物或其它合适类型的材料,并根据第二介质层306的材料特性选择合适的光刻、刻蚀等工艺在其中形成所需要的图形窗口307。在本发明的实施例中,图形窗口307 的尺寸略大于芯片导电柱上的焊料的尺寸,并且有合适的窗口深度。例如,图形窗口307的尺寸可比导电柱上的焊料的尺寸大20%,窗口深度即第二介质层306的厚度约为5-20μm。
在步骤430,形成第一框架结构。在本发明的实施例中,如图3C所示,可通过在第二介质层306上形成第三介质层308并在其中形成镂空窗口,从而暴露出硅基板的芯片安装区域。在本发明的实施例中,可通过旋涂、沉积、贴膜、印刷等工艺在第二介质层306上涂覆形成第三介质层308。第三介质层308 可以是感光薄膜介质层,例如绿油层。然后,如图3D所示,通过光刻的方法在第三介质层308中形成一圈坝型的包围圈作为第一框架结构。图3D示出根据本发明的实施例的第一框架结构的俯视图。此坝型包围圈的中间镂空尺寸略小于芯片尺寸,使得芯片周边能覆盖在第一框架结构上同时芯片的导电柱能穿过第一框架结构中间的镂空部分连接到硅基板的连接焊盘。在本发明的实施例中,第三介质层308还可以是绝缘膜,例如,聚酰亚胺、环氧树脂成型化合物或其它合适类型的材料,并根据第三介质层308的材料特性选择合适的光刻、刻蚀等工艺在其中形成所需要的镂空窗口。
为了保证后续芯片焊接的可靠性,第二介质层306和第三介质层308的总厚度略小于芯片导电柱高度与焊料厚度之和。例如,第二介质层306和第三介质层308的总厚度比芯片导电柱高度与焊料厚度之和小3-15微米。
接下来,可选地,在步骤440,形成第二框架结构。在本发明的实施例中,如图3E所示,可通过在第三介质层308上形成第四介质层309并在其中形成镂空窗口来形成第二框架结构,并且在圈外形成相应的芯片倒装对位标识310。图3F示出根据本发明的实施例的第二框架结构和芯片倒装对位标识310的俯视图。此坝型包围圈的中间镂空尺寸略大于芯片尺寸,第二框架结构的厚度与芯片厚度相同,使得第二框架结构包围在芯片的四周。第二框架结构的材料和制造方法与第一框架结构类似,因此不再详细描述。
接下来,可选地,在步骤450,在连接焊盘上形成焊料。在本发明的实施例中,如图3G所示,可通过物理或化学沉积的方法,如蒸发、溅射、电镀、化学镀等,在连接焊盘表面沉积一层一定厚度的锡、锡银或锡银铜等易焊性良好的焊料。
接下来,在步骤460,将已经完成导电柱工艺的声表面波器件芯片311按照阵列倒装焊接到硅基板上,形成信号回路,如图3H所示。芯片由第三介质层308和导电柱312承载。第三介质层308、芯片表面、硅基板之间形成一个密闭的空腔结构。在本发明的实施例中,芯片310的导电柱312上形成有焊料 313。由于第二介质层306和第三介质层308的总厚度略小于芯片导电柱高度与焊料厚度之和,当进行倒装焊时,导电柱上的焊料与连接焊盘上的焊料熔化形成电连接,同时由于重力等作用,使芯片与第三介质层308形成紧密接触。合适的连接焊盘尺寸和窗口深度可以使得芯片通过自适应实现更精确的对位焊接,并且焊料不易渗出避免短路。
图3I示出了将芯片311倒装焊接到硅基板后的俯视图。
接下来,在步骤470,进行可选的塑封过程。在本发明的一个实施例中,如图3J所示,在芯片表面贴覆一层热塑性薄膜314,例如ABF膜等,可以通过真空压膜或者热压膜等工艺实现。然后,将贴覆好的热塑性薄膜进行烘烤软化、固化,受热后薄膜软化流入芯片和第二框架结构之间的空隙,由于表面张力大又不至于流入很深,从而固化后的热塑性材料对芯片起固定作用并不沾污芯片表面。更进一步,根据需要可以在热塑薄膜表面通过物理或化学沉积的方法,如蒸发、溅射、电镀、化镀等,沉积一层一定厚度的金属315,如图3K 所示,此金属层可以起到散热、信号屏蔽、隔绝水汽等作用。
接下来,可进行可选的在预留的封装焊盘上植球的过程,实现晶圆级薄型封装结构与外界的电、信号互连,形成完整的信号回路。对圆片切割,形成最终的单个独立的晶圆级薄型声表面波器件,如图3L所示。
在本发明的上述实施例中,在硅基板的基础上,通过增加光刻介质层框架结构形成空腔,并且采用热塑性薄膜材料塑封,从而实现声表面波器件的晶圆级薄型封装。通过本发明制造的声表面波器件的晶圆级封装,减少了金属盖帽、引线框架或基板等封装材料使用,大大缩减工序,节省成本。在本发明的实施例中,密闭的空腔结构可由光刻介质层构成,工艺简单,易于实现。由于仅仅采用晶圆级工艺,生产效率更高,成本优势更大。通过在表面贴覆热塑性薄膜材料实现塑封保护,大大降低封装厚度。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。
Claims (9)
1.一种晶圆级封装结构,包括:
硅基板,所述硅基板包括设置在所述硅基板的第一表面上的连接焊盘和连接焊盘周围的介质层,设置在所述硅基板的第二表面上的封装焊盘和封装焊盘周围的介质层,将所述封装焊盘电连接到所述连接焊盘的一层或多层金属布线和导电通孔;
第一框架结构,所述第一框架结构设置在所述硅基板的第一表面上,并在所述硅基板的四周形成包围圈,中间部分镂空;
芯片,所述芯片设置在所述第一框架结构上,所述第一框架结构的中间镂空部分的尺寸小于芯片尺寸,所述硅基板、所述第一框架结构以及所述芯片之间形成密闭空腔;
第二框架结构,所述第二框架结构设置在所述第一框架结构之上,并在所述第一框架结构的四周形成包围圈,中间部分镂空,所述第二框架结构的中间镂空部分的尺寸大于芯片尺寸,所述第二框架结构的厚度与所述芯片的厚度基本相同;以及
覆盖在所述第二框架结构和所述芯片上的密封薄膜,其中密封薄膜通过真空压膜或热压膜贴覆在所述第二框架和所述芯片上,然后对所述密封薄膜进行烘烤软化、固化,受热后密封薄膜软化部分流入芯片和第二框架结构之间的空隙,从而固化后的密封薄膜对芯片起固定作用并不沾污芯片表面。
2.如权利要求1所述的晶圆级封装结构,其特征在于,还包括覆盖在所述密封薄膜上的金属薄膜。
3.如权利要求1所述的晶圆级封装结构,其特征在于,还包括设置在所述硅基板的第一表面和所述第一框架结构之间的第二介质层,所述第二介质层具有用于暴露连接焊盘的窗口。
4.如权利要求1所述的晶圆级封装结构,其特征在于,所述芯片的第一面上形成有导电柱,所述芯片通过所述导电柱与所述硅基板的连接焊盘电连接。
5.如权利要求4所述的晶圆级封装结构,其特征在于,所述连接焊盘的尺寸大于所述导电柱和/或导电柱焊料的尺寸。
6.一种晶圆级封装结构的制造方法,包括:
在硅基板上形成金属线路层和介质层,以便在所述硅基板的第一表面上形成连接焊盘和连接焊盘周围的介质层,在所述硅基板的第二表面上形成封装焊盘和封装焊盘周围的介质层,以及将所述封装焊盘电连接到所述连接焊盘的一层或多层金属布线导电通孔;
在所述硅基板的第一表面上形成第一框架结构,从而在所述硅基板的四周形成包围圈,中间部分镂空;
在所述第一框架结构上形成第二框架结构,并且在圈外形成相应的芯片倒装对位标识,第二框架结构包围在所述芯片的四周,中间部分镂空;
将芯片倒装焊接到所述硅基板上,其中所述第一框架结构的中间镂空部分的尺寸小于芯片尺寸,所述芯片的四周由所述第一框架结构支撑,由此在所述硅基板、所述第一框架结构以及所述芯片之间形成密闭空腔,所述第二框架结构与所述芯片齐平;
在所述第二框架和所述芯片上贴覆热塑性薄膜;以及
对所述热塑性薄膜进行烘烤软化、固化,受热后热塑性薄膜软化部分流入芯片和第二框架结构之间的空隙,从而固化后的热塑性薄膜对芯片起固定作用并不沾污芯片表面。
7.如权利要求6所述的方法,其特征在于,还包括在形成第一框架结构之前,在所述硅基板的第一表面上形成第二介质层并在所述第二介质层中形成窗口,从而暴露所述连接焊盘,所述连接焊盘的尺寸大于芯片的导电柱的尺寸。
8.如权利要求7所述的方法,其特征在于,还包括在所述连接焊盘上形成焊料,所述第二介质层和所述第一框架结构的总厚度小于芯片的导电柱高度与焊料厚度之和。
9.如权利要求6所述的方法,其特征在于,还包括:
在所述热塑性薄膜上形成金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710498132.5A CN107342747B (zh) | 2017-06-27 | 2017-06-27 | 声表面波器件晶圆级薄型封装结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710498132.5A CN107342747B (zh) | 2017-06-27 | 2017-06-27 | 声表面波器件晶圆级薄型封装结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107342747A CN107342747A (zh) | 2017-11-10 |
CN107342747B true CN107342747B (zh) | 2020-11-24 |
Family
ID=60220949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710498132.5A Active CN107342747B (zh) | 2017-06-27 | 2017-06-27 | 声表面波器件晶圆级薄型封装结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107342747B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109950378A (zh) * | 2017-12-20 | 2019-06-28 | 大连德豪光电科技有限公司 | Led芯片及其制备方法 |
CN109004081B (zh) * | 2018-08-10 | 2024-06-14 | 浙江熔城半导体有限公司 | 带有延伸双围堰、金属柱及焊锡的封装结构及其制作方法 |
CN109065701B (zh) * | 2018-08-10 | 2024-03-29 | 浙江熔城半导体有限公司 | 带有单围堰、金属柱及焊锡的芯片封装结构及其制作方法 |
CN109599378A (zh) * | 2018-12-21 | 2019-04-09 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片的封装结构及制备方法 |
CN110571197A (zh) * | 2019-08-07 | 2019-12-13 | 广东芯华微电子技术有限公司 | 一种多芯片嵌入式abf封装结构及其制造方法 |
CN110581109A (zh) * | 2019-08-07 | 2019-12-17 | 广东芯华微电子技术有限公司 | 一种多芯片嵌入式异构封装结构及其制造方法 |
CN110380703A (zh) * | 2019-08-13 | 2019-10-25 | 中电科技德清华莹电子有限公司 | 一种微型电子器件的整片晶圆级封装结构和工艺 |
CN110649909B (zh) * | 2019-09-30 | 2022-05-03 | 中国电子科技集团公司第二十六研究所 | 一种声表面波滤波器件晶圆级封装方法及其结构 |
CN111192832B (zh) * | 2020-01-09 | 2021-05-07 | 甬矽电子(宁波)股份有限公司 | 芯片封装方法和芯片封装结构 |
CN115000022A (zh) * | 2022-04-18 | 2022-09-02 | 锐石创芯(重庆)科技有限公司 | 一种芯片封装结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106098645A (zh) * | 2016-08-24 | 2016-11-09 | 华天科技(昆山)电子有限公司 | 半导体器件的封装结构 |
-
2017
- 2017-06-27 CN CN201710498132.5A patent/CN107342747B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106098645A (zh) * | 2016-08-24 | 2016-11-09 | 华天科技(昆山)电子有限公司 | 半导体器件的封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN107342747A (zh) | 2017-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107342747B (zh) | 声表面波器件晶圆级薄型封装结构及其制造方法 | |
JP3398721B2 (ja) | 半導体パッケージ及びその製造方法 | |
US7268436B2 (en) | Electronic device with cavity and a method for producing the same | |
JP5255246B2 (ja) | チップスケールパッケージ、cmosイメージスケールパッケージおよびcmosイメージスケールパッケージの製造方法 | |
JP5045769B2 (ja) | センサ装置の製造方法 | |
JP3416737B2 (ja) | 半導体パッケージの製造方法 | |
TWI352412B (en) | Multi-chip package structure and method of fabrica | |
US7351641B2 (en) | Structure and method of forming capped chips | |
US9735128B2 (en) | Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules | |
JP2000323614A (ja) | イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法 | |
JP2009016839A (ja) | 除去可能な保護膜を利用する画像センサパッケージ及び該画像センサパッケージの作製方法 | |
JP2009064839A (ja) | 光学デバイス及びその製造方法 | |
TW200839992A (en) | Varied solder mask opening diameters within a ball grid array substrate | |
WO2021023306A1 (zh) | 一种键合墙体扇出器件的三维封装结构和方法 | |
CN112117982B (zh) | 封装结构及其制作方法 | |
CN107342746A (zh) | 声表面波器件的晶圆级扇出型封装结构及其制造方法 | |
CN107369695B (zh) | 晶片封装体与其制造方法 | |
US6989296B2 (en) | Fabrication method of semiconductor package with photosensitive chip | |
CN107958882A (zh) | 芯片的封装结构及其制作方法 | |
KR100826393B1 (ko) | 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법 | |
JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2003163341A (ja) | 固体撮像装置 | |
JP2007035779A (ja) | リードレス中空パッケージ及びその製造方法 | |
CN112352305A (zh) | 芯片封装结构及芯片封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |