CN115000022A - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN115000022A
CN115000022A CN202210406129.7A CN202210406129A CN115000022A CN 115000022 A CN115000022 A CN 115000022A CN 202210406129 A CN202210406129 A CN 202210406129A CN 115000022 A CN115000022 A CN 115000022A
Authority
CN
China
Prior art keywords
chip
substrate
chip device
distance
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210406129.7A
Other languages
English (en)
Inventor
倪建兴
王华磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruishi Chuangxin Chongqing Technology Co ltd
Original Assignee
Ruishi Chuangxin Chongqing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruishi Chuangxin Chongqing Technology Co ltd filed Critical Ruishi Chuangxin Chongqing Technology Co ltd
Priority to CN202210406129.7A priority Critical patent/CN115000022A/zh
Publication of CN115000022A publication Critical patent/CN115000022A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及芯片封装技术领域，具体提供一种芯片封装结构。本发明中的芯片封装结构包括基板、承载结构、芯片装置以及塑封料。其中，承载结构设置于基板上，且具有一开窗；芯片装置通过开窗倒装于基板上，芯片装置在基板方向上的投影与承载结构在基板方向上的投影存在交叠区域，芯片装置的至少一部分侧面与承载结构的侧面相对，芯片装置的侧面垂直于基板，芯片装置、基板与承载结构之间形成空腔；塑封料覆盖于芯片装置以及承载结构上。通过本发明实施例，在芯片封装过程中，将芯片装置与基板之间以及芯片装置的至少一部分侧面设置承载结构，从而可避免塑封料在塑封过程中流入空腔。

Description

一种芯片封装结构
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构。
背景技术
随着电子设备小型化和成本降低的需求，倒装芯片安装工艺应运而生。在倒装芯片安装中，芯片使用凸块安装在基板上。部分特殊功能的芯片在封装过程中要求与基板之间具有空腔结构，以满足其功能、性能或者其他特殊的要求，如声表面波(SurfaceAcoustic Wave，SAW)滤波器芯片以及体声波(Bulk Acoustic Wave，BAW)滤波器芯片等。
为了保护芯片免受外部环境影响，现有技术一般在芯片表面覆盖保护膜使得芯片与基板之间形成密闭空腔。但在实践中发现，覆膜的方式普遍存在封装结构不稳定，在一些恶劣环境下气密性容易被破坏的情况，工艺处理中会有部分密封材料通过芯片与基板之间的间隙流入空腔，使得芯片功能失效或性能降低。因此，如何提高这一类芯片封装结构的可靠性已成为亟待解决的问题。
发明内容
本发明实施例提供一种芯片封装结构，能避免塑封料在塑封过程中流入空腔，提高封装结构的可靠性。
本发明实施例第一方面提供了一种芯片封装结构包括：
基板；
承载结构，设置于所述基板上，且具有一开窗；
芯片装置，通过所述开窗倒装于所述基板上，所述芯片装置在所述基板方向上的投影与所述承载结构在所述基板方向上的投影存在交叠区域，所述芯片装置的至少一部分侧面与所述承载结构的侧面相对，所述芯片装置的侧面垂直于所述基板，所述芯片装置、所述基板与所述承载结构之间形成空腔；
塑封料，覆盖于所述芯片装置以及所述承载结构上。
可选的，所述承载结构包括第一结构和第二结构，所述第一结构与所述第二结构在所述开窗处形成台阶，所述第一结构位于所述芯片装置与所述基板之间，所述第二结构位于所述芯片装置的侧面；
所述芯片装置的至少一部分侧面与所述承载结构的侧面相对，包括：
所述芯片装置的至少一部分侧面与所述第二结构的侧面相对。
可选的，所述第二结构的表面与所述基板之间的距离H1大于所述芯片装置的底面与所述基板之间的距离H2，所述芯片装置的底面与所述基板相对。
可选的，所述第一结构的表面与所述芯片装置的底面之间的距离h1小于或等于15um。
可选的，所述第二结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h2小于或等于15um。
可选的，所述第一结构的表面与所述芯片装置的底面之间的距离h1在0.1um-5um之间。
可选的，所述第二结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h2在0.1um-5um之间。
可选的，所述塑封料包括含有颗粒物的密封树脂。
可选的，所述第一结构的表面与所述芯片装置的底面之间的距离h1和/或所述第二结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h2小于或等于所述颗粒物的最大粒径。
可选的，所述芯片封装结构还包括：
密封部，位于所述第一结构的表面与所述芯片装置的底面之间，和/或，位于所述第二结构的侧面与所述芯片装置的所述至少一部分侧面之间。
可选的，所述密封部采用低挥发性材料或无挥发性材料。
本发明实施例第二方面提供了一种芯片封装结构，包括：
基板；
第一承载结构，设置于所述基板上，且具有一开窗；
第二承载结构，位于所述第一承载结构远离所述基板的表面；
芯片装置，通过所述开窗倒装于所述基板上，所述芯片装置在所述基板方向上的投影与所述第一承载结构在所述基板方向上的投影存在交叠区域，所述芯片装置的至少一部分侧面与所述第二承载结构的侧面相对，所述芯片装置的侧面垂直于所述基板，所述芯片装置、所述基板、所述第一承载结构与所述第二承载结构之间形成空腔；
塑封料，覆盖于所述芯片装置、所述第一承载结构以及所述第二承载结构上。
可选的，所述第二承载结构远离所述基板的表面与所述基板之间的距离H3大于所述芯片装置的底面与所述基板之间的距离H4，所述芯片装置的底面与所述基板相对。
可选的，所述第一承载结构的表面与所述芯片装置的底面之间的距离h3小于或等于15um。
可选的，所述第二承载结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h4小于或等于15um。
可选的，所述第一承载结构的表面与所述芯片装置的底面之间的距离h3在0.1um-5um之间。
可选的，所述第二承载结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h4在0.1um-5um之间。
可选的，所述塑封料包括含有颗粒物的密封树脂。
可选的，所述第一承载结构的表面与所述芯片装置的底面之间的距离h3和/或所述第二承载结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h4小于或等于所述颗粒物的最大粒径。
可选的，所述第三阈值小于或等于15um；所述第四阈值小于或等于15um。
可选的，所述芯片封装结构还包括：
密封部，位于所述第一承载结构的表面与所述芯片装置的底面之间，和/或，位于所述第二承载结构的侧面与所述芯片装置的所述至少一部分侧面之间。
可选的，所述密封部采用低挥发性材料或无挥发性材料。
本发明实施例中，在芯片封装过程中，将芯片装置与基板之间以及芯片装置的至少一部分侧面设置承载结构，从而可避免塑封料在塑封过程中流入空腔。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种芯片封装结构的示意图；
图2是图1所示芯片封装结构的俯视图；
图3是本发明实施例提供的另一种芯片封装结构的示意图；
图4是图3所示芯片封装结构的俯视图；
图5是图1所示芯片封装结构的放大图；
图6是图3所示虚线框部分的一局部放大图；
图7是图3所示虚线框部分的另一局部放大图；
图8是本发明实施例提供的又一种芯片封装结构的示意图；
图9是图8所示芯片封装结构的俯视图；
图10是本发明实施例提供的又一种芯片封装结构的示意图；
图11是图10所示芯片封装结构的俯视图；
图12是图10所示虚线框部分的一局部放大图；
图13是图10所示虚线框部分的另一局部放大图；
图14是本发明实施例提供的又一芯片封装结构的示意图；
图15是本发明实施例提供的又一芯片封装结构的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”、“连接至”、“与…连接”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明涉及芯片封装技术领域，具体涉及到一种芯片封装结构。在实践中发现，热固性树脂在封装芯片装置的过程中，部分树脂由于高温可能会通过芯片装置与基板之间的间隙流入空腔，使得芯片功能失效或性能降低。为了解决上述的问题，因此有了本申请的发明构思，具体将通过以下的实施例进行说明：
本发明实施例所提到的芯片装置可以是声表面滤波器、体声波滤波器等需要空腔的芯片装置。基板可以包括树脂、陶瓷、石英等，承载结构可以是可成型性较好，阻焊性能较好的材料在基板上形成的结构，也可以是基板的阻焊层结构，如树脂、阻焊绿漆等，本发明实施例不做限定。
需要说明的是，本发明实施例可以应用于需要空腔的单个芯片装置的封装结构中，也可以应用于芯片模组的封装结构中，该模组包括了需要空腔的多个芯片装置以及不需要空腔的芯片装置。
在一实施例中，请参见图1，图1是本发明实施例提供的一种芯片封装结构的示意图。在图1所示的芯片封装结构中，包括有基板101、承载结构102、芯片装置103以及塑封料104。
其中，基板101的一面设有焊盘1011，具体可以嵌入基板101，也可以在基板101的表面，本发明实施例不做限定。焊盘1011可以是金属或合金，金属可以是镍、钯、钼、钨、钌、金、镁、铝、铜、铬、钛、锇、铱等，焊盘1011通过基板101上的布线(图中未示出)接外部线路。
本发明实施例中，承载结构102设置于基板101设有焊盘1011的一面上，并且在承载结构102的厚度方向上设有一开窗，使得焊盘1011暴露于开窗中。
芯片装置103通过承载结构102的开窗倒装于基板101上。具体的，芯片装置103包括凸起结构1031，凸起结构1031可以是锡、金等。凸起结构1031的一端连接芯片装置103中的布线(图中未示出)，芯片装置103通过凸起结构1031倒装到焊盘1011上，使得凸起结构1031也位于开窗内，芯片装置103通过凸起结构1031以及焊盘1011从而与外部线路连接。
本发明实施例中，芯片装置103在基板101方向上的投影与承载结构102在基板101方向上的投影存在交叠区域，芯片装置103的至少一部分侧面与承载结构102的侧面相对。其中，芯片装置103的侧面垂直于基板101，芯片装置103的侧面如图6中所示的1033。
具体的，芯片装置103通过凸起结构1031倒装于焊盘1011上，位于开窗内，因此，芯片装置103在基板101方向上的投影大部分位于开窗内，投影的边缘部分在承载结构102的表面上，也即，芯片装置103的边缘部分可以与开窗的边缘部分重叠，具体可以是接触，也可以是具有一定距离，本发明实施例不限定。芯片装置103的边缘部分可以理解为芯片装置的非功能区域。承载结构102的表面为承载结构102远离基板101的一面。
可以理解的是，可以是芯片装置103的一个侧面与承载结构102的一部分侧面相对，如图1以及图2，也可以是芯片装置103一个侧面的一部分与承载结构102的一部分侧面相对，还可以是芯片装置103的所有侧面与承载结构102的侧面相对，如图3以及图4，上述情况都应当在本发明的保护范围内。
图2是图1所示芯片封装结构的俯视图，图2中未示出塑封料104，图2中，103为芯片装置，102为承载结构，其包括虚线至最外侧实线部分以及梯形部分。梯形部分示出的是承载结构102的一部分侧面与芯片装置103的一个侧面相对的情况。与芯片装置103至少一部分的侧面相对的承载结构102在俯视图上看，可以是梯形，也可以是方形，还可以是其他形状，本发明实施例不做限定。
图3是本发明实施例提供的另一芯片封装结构的示意图，图4是图3所示芯片封装结构的俯视图，图4中未示出塑封料104。图3以及图4具体示出的是承载结构102的侧面与芯片装置103所有侧面相对的情况，也即是承载结构102围绕芯片装置103的侧面设置。
通过上述结构，芯片装置103、基板101与承载结构102之间形成空腔105。通常，芯片装置103的底面(也即是芯片装置103与基板101相对设置的一面)与焊盘1011的表面(也即使焊盘1011面向芯片装置103的一面)之间在焊盘1011厚度方向上的距离一般在5um-30um之间，优选的，该距离可在10um-20um之间。在一种情况下，该距离可在45um-50um之间。
本发明实施例中，塑封料104覆盖于芯片装置103以及承载结构102上，该塑封料104包括含有颗粒物的密封树脂。其中，该颗粒物可以是二氧化硅(SiO2)颗粒，也可以是三氧化二铝(Al2O3)颗粒，也可以多种颗粒的结合，本发明实施例不做限定。
通过本发明实施例，在芯片封装过程中，将芯片装置103与基板101之间以及芯片装置103的至少一部分侧面设置承载结构102，使得芯片在塑封过程中塑封料不能通过承载结构与芯片装置之间流入空腔，提高芯片封装结构的可靠性。进一步的，塑封料采用流动性较低的材料，如含有颗粒物的密封树脂，在塑封过程中通过承载结构即可对塑封料进行有效阻挡，进一步避免其流入空腔。一般情况下，芯片覆膜采用的材料成本较高，采用本方案使得在芯片封装中不需要覆膜，还能降低生产成本。
进一步的，请参见图5，图5是图1所示芯片封装结构的放大图，在图5中未示出塑封料104。在图5中，承载结构102包括第一结构1021和第二结构1022(均在图5中虚线框出)，第一结构1021包括表面10212以及侧面10211，第二结构1022包括表面10222以及侧面10221。
其中，第一结构1021与第二结构1022在开窗处形成台阶，第一结构1021位于芯片装置103与基板101之间，也即是，第一结构1021的表面10212至少存在一部分与芯片装置103底面的至少一部分相对。第二结构1022位于芯片装置103的侧面，也即是，芯片装置103的至少一部分侧面与承载结构102的侧面相对可以理解为芯片装置103的至少一部分侧面与第二结构1022的侧面10221相对。第二结构1022的侧面10221位于开窗内。
需要说明的是，请参见图6，图6是图4所示芯片封装结构中虚线所框出部分的局部放大图。在图6中，第二结构1022的表面10221与基板101之间的距离H1大于芯片装置103的底面1032与基板101之间的距离H2，芯片装置103的底面1032与基板101相对。
可以理解的是，H1和H2均为在承载结构102厚度方向(也即开窗深度方向)上的距离。
可选的，第一结构1021的表面10212与芯片装置103的底面1032之间的距离h1小于或等于15um，和/或，第二结构1022的侧面10221与芯片装置103的至少一部分侧面1033之间的距离h2小于或等于15um。在实际工艺中，h1与h2可以相等，也可以不等，本发明实施例不做限定。
可以理解的是，h1为在承载结构102厚度方向(也即开窗深度方向)上的距离，h2为垂直于上述方向上的距离。
优选的，第一结构1021的表面10212与芯片装置103的底面1032之间的距离h1，和/或，第二结构1022的侧面10221与芯片装置103的至少一部分侧面1033之间的距离h2，在0.1um-5um之间。承载结构102与芯片装置103之间的间隙在足够小的范围内，从而能够有效阻挡塑封料流入空腔。
需要说明的是，优先方案包括以下情况中的至少一种：
a)芯片装置103的底面1032与承载结构102的第一结构1021的表面10212完全接触，也即第一结构1021的表面10212与芯片装置103的底面1032之间的距离h1为0，使得芯片装置103与承载结构102之间在芯片装置103厚度方向上不存在任何间隙。
b)芯片装置103的至少一部分侧面1033与承载结构102的第二结构1022的侧面10222完全接触，也即第二结构1022的侧面10222与芯片装置103的至少一部分侧面1033之间的距离h2为0，使得芯片装置103与承载结构102之间在垂直于芯片装置103的厚度方向上不存在任何间隙。
上述方案使得芯片装置103、基板101以及承载结构102之间形成密闭空腔，从而可以避免在塑封过程中塑封料通过承载结构与芯片装置之间的间隙流入空腔。但在实际工艺中，很难做到毫无间隙，因此可控制第一结构1021的表面10212与芯片装置103的底面1032之间的距离h1在足够小的范围内，和/或，控制第二结构1022的表面10222与芯片装置103的至少一部分侧面1033之间的距离h2在足够小的范围内，具体可以是15um范围内。
可选的，在塑封料包括含有颗粒物的密封树脂情况下，第一结构1021的表面10212与芯片装置103的底面1032之间的距离h1和/或第二结构1022的侧面10221与芯片装置103的至少一部分侧面1033之间的距离h2小于或等于颗粒物的最大粒径。
本发明实施例中，通过在密封树脂中混入颗粒物的方式，降低其流动性，h1和h2中至少一个小于或等于颗粒物的最大粒径，能够进一步阻挡其在塑封过程中通过承载结构与芯片装置之间的间隙流入空腔，对本结构的可靠性有进一步提升。
请参见图7，图7为图3所示芯片封装结构虚线所框出部分的局部放大图。在一种可行的实施方式中，芯片封装结构还可以包括密封部106。密封部106可以采用低挥发性材料或无挥发性材料，低挥发性材料可以包括低挥发性绝缘材料和低挥发性树脂材料，低挥发性材料可以理解为包含低挥发物的材料；无挥发性材料可以包括无挥发性绝缘材料和无挥发性树脂材料，无挥发性材料可以理解为不包含挥发物的材料。具体可以是不导电的树脂胶、紫外光固化胶(Ultraviolet Rays，UV)胶、环氧树脂、树脂类助焊剂等，本发明实施例不做限定。
其中，密封部106采用低挥发性材料是指密封部106中包括了低挥发性物质，或者密封部106整体的挥发性较低，或者密封部106不包含挥发性材料。在一个实施方式中，低挥发性可以被理解为密封部106整体在封装过程(例如，回流焊过程)中都不会挥发，或者存在较小比例的挥发但不会对该空腔造成污染或者造成较小的污染，不会影响芯片的性能或者导致芯片失效。
芯片装置103中的芯片在密闭空腔中，为了保证芯片功能的实现，密封部106采用低挥发性材料或无挥发性材料，可以避免在封装或其他工艺过程中挥发物聚集空腔105，污染芯片功能区，从而提高芯片封装结构的可靠性。
该密封部106可以设置在第一结构1021的表面10212与芯片装置103的底面1032之间，也可以设置在第二结构1022的侧面10221与芯片装置103的至少一部分侧面1033之间，还可以在上述位置中均有设置，本发明实施例不做限定。
在承载结构102与芯片装置103之间进一步设置密封部106，可增加该结构的可靠性，使得塑封料不流入空腔。
在另一实施例中，请参见图8，图8是本发明实施例提供的又一种芯片封装结构的示意图。在图8所示的芯片封装结构中，包括有基板201、第一承载结构202、第二承载结构203、芯片装置204以及塑封料205。
其中，基板201的一面设有焊盘2011，具体可以是嵌入基板201，也可以设置在基板201的表面，本发明实施例不做限定。焊盘2011可以是金属或合金，金属可以是镍、钯、钼、钨、钌、金、镁、铝、铜、铬、钛、锇、铱等，焊盘1011通过基板101上的布线(图中未示出)接外部线路。
本发明实施例中，第一承载结构202设置于基板201设有焊盘2011的一面上，并且在第一承载结构202的厚度方向上设有一开窗，使得焊盘2011暴露于开窗中。第二承载结构203位于第一承载结构202远离基板201的表面。
芯片装置204通过第一承载结构202的开窗倒装于基板201上。具体的，芯片装置204包括凸起结构2041，凸起结构2041可以是锡、金等。凸起结构2041的一端连接芯片装置204中的布线(图中未示出)，芯片装置204通过凸起结构2041倒装到焊盘2011上，使得凸起结构2041也位于开窗内，芯片装置204通过凸起结构2041以及焊盘2011从而与外部线路连接。
本发明实施例中，芯片装置204在基板201方向上的投影与第一承载结构202在基板201方向上的投影存在交叠区域，芯片装置204的至少一部分侧面与第二承载结构203的侧面相对。其中，芯片装置204的侧面垂直于基板201，芯片装置204的侧面如图12所示的2043。
具体的，芯片装置204通过凸起结构2041倒装于焊盘2011上，位于开窗内，因此，芯片装置204在基板201方向上的投影大部分位于开窗内，投影的边缘部分在第一承载结构202的表面上，也即，芯片装置204的边缘部分可以与开窗的边缘部分重叠，具体可以是接触，也可以是具有一定距离，本发明实施例不限定。芯片装置204的边缘部分可以理解为芯片装置的非功能区域。第一承载结构202的表面为第一承载结构202远离基板201的一面。
可以理解的是，第二承载结构203位于第一承载结构202远离基板201的表面，与第一承载结构202在开窗处形成阶梯。可以是芯片装置204的至少一部分侧面与第二承载结构203的侧面相对，如图8以及图9，也可以是芯片装置204一个侧面的一部分与第二承载结构203的侧面相对，还可以是芯片装置204的所有侧面与第二承载结构203的侧面相对，如图10以及图11，上述情况都应当在本发明的保护范围内。
图9是图8所示芯片封装结构的俯视图，图9中未示出塑封料205，图9中，204为芯片装置，202为第一承载结构，其包括虚线至最外侧实线部分，203为第二承载结构，第二承载结构203在俯视图上看，可以是梯形，也可以是方形，还可以是其他形状，本发明实施例不做限定。
图10是本发明实施例提供的又一芯片封装结构的示意图，图11是图10所示芯片封装结构的俯视图，图10中未示出塑封料205。图10以及图11具体示出的是第二承载结构203的侧面与芯片装置204所有侧面相对的情况，也即是第二承载结构203围绕芯片装置204的侧面设置。
通过上述结构，芯片装置204、基板201、第一承载结构202与第二承载结构203之间形成空腔206。通常，芯片装置204的底面(也即是芯片装置204与基板201相对设置的一面)与焊盘2011的表面(也即使焊盘2011面向芯片装置204的一面)之间在焊盘2011厚度方向上的距离一般在5um-30um之间，优选的，该距离可在10um-20um之间。在一种情况下，该距离可在45um-50um之间。
本发明实施例中，塑封料205覆盖于芯片装置204、第一承载结构202以及第二承载结构203上，该塑封料205包括含有颗粒物的密封树脂。其中，该颗粒物可以是二氧化硅(SiO2)颗粒，也可以是三氧化二铝(Al2O3)颗粒，也可以多种颗粒的结合，本发明实施例不做限定。
需要说明的是，在第二承载结构203围绕芯片装置204设置的情况下，塑封料205也可以只覆盖芯片装置204以及第二承载结构203。
通过本发明实施例，在芯片封装过程中，将芯片装置204与基板201之间以及芯片装置204的至少一部分侧面设置承载结构，使得芯片在塑封过程中塑封料不能通过承载结构与芯片装置之间流入空腔，提高芯片封装结构的可靠性。进一步的，塑封料采用流动性较低的材料，如含有颗粒物的密封树脂，在塑封过程中通过承载结构即可对塑封料进行有效阻挡，进一步避免其流入空腔。一般情况下，芯片覆膜采用的材料成本较高，采用本方案使得在芯片封装中不需要覆膜，还能降低生产成本。
进一步的，请参见图12，图12是图10所示芯片封装结构中虚线所框出部分的局部放大图，在图12中未示出塑封料205。在图12中，第一承载结构202包括表面2022以及侧面2021，第二承载结构203包括表面2032以及侧面2031。其中，第一承载结构202的一部分延伸至芯片装置204与基板201之间，也即是，第一承载结构202的表面2022至少存在一部分与芯片装置204底面2042的至少一部分相对。
在图12中，第二承载结构203远离基板201的表面2031与基板201之间的距离H3大于芯片装置204的底面2042与基板201之间的距离H4，芯片装置204的底面2042与基板201相对。
可以理解的是，H3和H4均为在第一承载结构202或第二承载结构203厚度方向(也即开窗深度方向)上的距离。
可选的，第一承载结构202的表面2022与芯片装置204的底面2042之间的距离h3小于或等于15um，和/或，第二承载结构203的侧面2031与芯片装置204的至少一部分侧面2043之间的距离h4小于或等于15um。在实际工艺中，h3与h4可以相等，也可以不等，本发明实施例不做限定。
可以理解的是，h3为在第一承载结构202或第二承载结构203厚度方向(也即开窗深度方向)上的距离，h4为垂直于上述方向上的距离。
优选的，第一承载结构202的表面2022与芯片装置204的底面2042之间的距离h3，和/或，第二承载结构203的侧面2031与芯片装置204的至少一部分侧面2043之间的距离h4，在0.1um-5um之间。第一承载结构202与第二承载结构203所组成的结构与芯片装置204之间的间隙在足够小的范围内，从而能够有效阻挡塑封料流入空腔。
需要说明的是，优先方案包括以下情况中的至少一种：
a)芯片装置204的底面2042与第一承载结构202的表面2022完全接触，也即第一承载结构202的表面2022与芯片装置204的底面2042之间的距离h3为0，使得芯片装置204与第一承载结构202之间在芯片装置204厚度方向上不存在任何间隙。
b)芯片装置204的至少一部分侧面2043与第二承载结构203的侧面2032完全接触，也即第二承载结构203的侧面2032与芯片装置204的至少一部分侧面2043之间的距离h4为0，使得芯片装置204与第二承载结构203之间在垂直于芯片装置204的厚度方向上不存在任何间隙。
上述方案使得芯片装置204、基板201、第一承载结构202以及第二承载结构203之间形成密闭空腔，从而可以避免在塑封过程中塑封料通过承载结构与芯片装置之间的间隙流入空腔。但在实际工艺中，很难做到毫无间隙，因此可控制第一承载结构202的表面2022与芯片装置204的底面2042之间的距离h3在足够小的范围内，和/或，控制第二承载结构203的表面2032与芯片装置204的至少一部分侧面2043之间的距离h4在足够小的范围内，具体可以是15um范围内。
可选的，在塑封料包括含有颗粒物的密封树脂情况下，第一承载结构202的表面2022与芯片装置204的底面2042之间的距离h3和/或第二承载结构203的表面2032与芯片装置204的至少一部分侧面2043之间的距离h4小于或等于颗粒物的最大粒直径。
本发明实施例中，通过在密封树脂中混入颗粒物的方式，降低其流动性，h3和h4中至少一个小于或等于颗粒物的最大粒径，能够进一步阻挡其在塑封过程中通过承载结构与芯片装置之间的间隙流入空腔，对本结构的可靠性有进一步提升。
请参见图13，图13为图10所示芯片封装结构虚线所框出部分的局部放大图。在一种可行的实施方式中，芯片封装结构还可以包括密封部207。密封部207可以采用低挥发性材料或无挥发性材料，低挥发性材料可以包括低挥发性绝缘材料和低挥发性树脂材料，低挥发性材料可以理解为包含低挥发物的材料；无挥发性材料可以包括无挥发性绝缘材料和无挥发性树脂材料，无挥发性材料可以理解为不包含挥发物的材料。具体可以是不导电的树脂胶、紫外光固化胶(Ultraviolet Rays，UV)胶、环氧树脂、树脂类助焊剂等，本发明实施例不做限定。
其中，密封部207采用低挥发性材料是指密封部207中包括了低挥发性物质，或者密封部207整体的挥发性较低，或者密封部207不包含挥发性材料。在一个实施方式中，低挥发性可以被理解为密封部207整体在封装过程(例如，回流焊过程)中都不会挥发，或者存在较小比例的挥发但不会对该空腔造成污染或者造成较小的污染，不会影响芯片的性能或者导致芯片失效。
芯片装置204中的芯片在密闭空腔中，为了保证芯片功能的实现，密封部207采用低挥发性材料或无挥发性材料，可以避免在封装或其他工艺过程中挥发物聚集空腔206，污染芯片功能区，从而提高芯片封装结构的可靠性。
该密封部207，位于第一承载结构202的表面2022与芯片装置204的底面2042之间，和/或，位于第二承载结构203的侧面2031与芯片装置204的至少一部分侧面2043之间。
在第一承载结构202、第二承载结构203与芯片装置204之间进一步设置密封部207，可增加该结构的可靠性，使得塑封料不流入空腔中。
在又一实施例中，请参见图14，图14是本发明实施例提供的又一种芯片封装结构的示意图。该图14中，芯片装置204还包括芯片元件2044。芯片装置204相对于基板201的底面2042设有第一阻挡部件2045，第一阻挡部件2045围绕芯片元件2044设置。第一阻挡部件2045在基板201方向上的投影位于第一承载结构202的开窗内。第一阻挡部件2045可以是连续的，也可以是间断的，本发明实施例不做限定。
第一阻挡部件2045的高度可以与空腔206的高度一致，一方面起支撑芯片装置204的作用，另一方面还可以为后续的塑封起二次阻挡的作用。第一阻挡部件2045的高度还可以小于空腔206的高度，优选的，可以是5-15um。
在又一实施例中，请参见图15，图15是本发明实施例提供的又一种芯片封装结构的示意图。在图15中，芯片装置204还包括芯片元件2044。基板201设置有第二阻挡部件2012，具体在基板201设有焊盘2011的一面设置有第二阻挡部件2012。第二阻挡部件2012位于第一承载结构202的开窗内，第二阻挡部件2012在芯片装置204方向上的投影位于芯片元件2044外侧。
可以理解的是，在芯片装置204倒装在基板201上时，第二阻挡部件2012位于芯片元件2044的外侧。第二阻挡部件2012可以是连续的，也可以是间断的，本发明实施例不做限定。
第二阻挡部件2012的高度可以与空腔206的高度一致，一方面起支撑芯片装置204的作用，另一方面还可以为后续的塑封起二次阻挡的作用。第二阻挡部件2012的高度还可以小于空腔206的高度，优选的，可以是5-15um。
进一步的，第一阻挡部件2045与第二阻挡部件2012可以同时存在，两者可交错设置，也可以在基板201厚度方向上相对设置，图中未示出，本发明实施例不做限定。
可以理解的是，在第一实施例中，也可以设置第一阻挡部件和/或第二阻挡部件，上述实施例，此处不再赘述。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (15)

1.一种芯片封装结构，其特征在于，包括：
基板；
承载结构，设置于所述基板上，且具有一开窗；
芯片装置，通过所述开窗倒装于所述基板上，所述芯片装置在所述基板方向上的投影与所述承载结构在所述基板方向上的投影存在交叠区域，所述芯片装置的至少一部分侧面与所述承载结构的侧面相对，所述芯片装置的侧面垂直于所述基板，所述芯片装置、所述基板与所述承载结构之间形成空腔；
塑封料，覆盖于所述芯片装置以及所述承载结构上。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述承载结构包括第一结构和第二结构，所述第一结构与所述第二结构在所述开窗处形成台阶，所述第一结构位于所述芯片装置与所述基板之间，所述第二结构位于所述芯片装置的侧面；
所述芯片装置的至少一部分侧面与所述承载结构的侧面相对，包括：
所述芯片装置的至少一部分侧面与所述第二结构的侧面相对。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述第二结构的表面与所述基板之间的距离H1大于所述芯片装置的底面与所述基板之间的距离H2，所述芯片装置的底面与所述基板相对。
4.根据权利要求2所述的芯片封装结构，其特征在于，所述第一结构的表面与所述芯片装置的底面之间的距离h1小于或等于15um。
5.根据权利要求2所述的芯片封装结构，其特征在于，所述第二结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h2小于或等于15um。
6.根据权利要求2所述的芯片封装结构，其特征在于，所述第一结构的表面与所述芯片装置的底面之间的距离h1在0.1um-5um之间。
7.根据权利要求2所述的芯片封装结构，其特征在于，所述第二结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h2在0.1um-5um之间。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封料包括含有颗粒物的密封树脂。
9.根据权利要求8所述的芯片封装结构，其特征在于，所述第一结构的表面与所述芯片装置的底面之间的距离h1和/或所述第二结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h2小于或等于所述颗粒物的最大粒径。
10.根据权利要求2所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
密封部，位于所述第一结构的表面与所述芯片装置的底面之间，和/或，位于所述第二结构的侧面与所述芯片装置的所述至少一部分侧面之间。
11.根据权利要求10所述的芯片封装结构，其特征在于，所述密封部采用低挥发性材料或无挥发性材料。
12.一种芯片封装结构，其特征在于，包括：
基板；
第一承载结构，设置于所述基板上，且具有一开窗；
第二承载结构，位于所述第一承载结构远离所述基板的表面；
芯片装置，通过所述开窗倒装于所述基板上，所述芯片装置在所述基板方向上的投影与所述第一承载结构在所述基板方向上的投影存在交叠区域，所述芯片装置的至少一部分侧面与所述第二承载结构的侧面相对，所述芯片装置的侧面垂直于所述基板，所述芯片装置、所述基板、所述第一承载结构与所述第二承载结构之间形成空腔；
塑封料，覆盖于所述芯片装置、所述第一承载结构以及所述第二承载结构上。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述第二承载结构远离所述基板的表面与所述基板之间的距离H3大于所述芯片装置的底面与所述基板之间的距离H4，所述芯片装置的底面与所述基板相对。
14.根据权利要求12所述的芯片封装结构，其特征在于，所述第一承载结构的表面与所述芯片装置的底面之间的距离h3小于或等于15um。
15.根据权利要求12所述的芯片封装结构，其特征在于，所述第二承载结构的侧面与所述芯片装置的所述至少一部分侧面之间的距离h4小于或等于15um。
CN202210406129.7A 2022-04-18 2022-04-18 一种芯片封装结构 Pending CN115000022A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210406129.7A CN115000022A (zh) 2022-04-18 2022-04-18 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210406129.7A CN115000022A (zh) 2022-04-18 2022-04-18 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN115000022A true CN115000022A (zh) 2022-09-02

Family

ID=83023427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210406129.7A Pending CN115000022A (zh) 2022-04-18 2022-04-18 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN115000022A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229632A (ja) * 2005-02-17 2006-08-31 Epson Toyocom Corp 弾性表面波デバイス
US20060250049A1 (en) * 2005-05-04 2006-11-09 Samsung Electro-Mechanics Co., Ltd. Surface acoustic wave device package
US20080042255A1 (en) * 2006-08-15 2008-02-21 Powertech Technology Inc. Chip package structure and fabrication method thereof
CN107342747A (zh) * 2017-06-27 2017-11-10 华进半导体封装先导技术研发中心有限公司 声表面波器件晶圆级薄型封装结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229632A (ja) * 2005-02-17 2006-08-31 Epson Toyocom Corp 弾性表面波デバイス
US20060250049A1 (en) * 2005-05-04 2006-11-09 Samsung Electro-Mechanics Co., Ltd. Surface acoustic wave device package
US20080042255A1 (en) * 2006-08-15 2008-02-21 Powertech Technology Inc. Chip package structure and fabrication method thereof
CN107342747A (zh) * 2017-06-27 2017-11-10 华进半导体封装先导技术研发中心有限公司 声表面波器件晶圆级薄型封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN110098158B (zh) 半导体封装件
TWI396271B (zh) 半導體裝置及其製造方法
US20050206016A1 (en) Semiconductor device and manufacturing method thereof, and liquid crystal module and semiconductor module having the same
US20090053856A1 (en) Semiconductor device comprising light-emitting element and light-receiving element, and manufacturing method therefor
US8541891B2 (en) Semiconductor device
CN108140637A (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
US20030193092A1 (en) Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks, and methods
TWI428995B (zh) 板上縮小封裝
JPH04260358A (ja) 電子装置及びその製造方法
CN115000024B (zh) 一种芯片封装结构及方法
CN1917156A (zh) 在引线架结构上有倒装芯片的密封型芯片级封装及其方法
US20030183932A1 (en) Semiconductor element, manufacturing method thereof and BGA-type semiconductor device
US20080067699A1 (en) Semiconductor Apparatus and Method of Producing the Same
TWI524438B (zh) 具有導線架的積體電路封裝系統及其製造方法
CN115000022A (zh) 一种芯片封装结构
CN217691132U (zh) 一种芯片封装结构
US8502083B2 (en) Mounting substrate and electronic device
CN115312477A (zh) 一种芯片封装结构及芯片模组
CN113380724A (zh) 一种扇出型封装方法及扇出型封装器件
CN218548411U (zh) 一种射频前端模组封装结构
CN221282097U (zh) 一种多芯片封装结构及射频前端模组
KR20050116760A (ko) 이미지 센서용 패키지
CN218414581U (zh) 一种芯片封装结构及芯片模组
CN218525590U (zh) 一种芯片封装结构及芯片模组
CN220439599U (zh) 芯片封装结构以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination