JPH10125952A - 半導体装置用スペーサー及びその形成方法 - Google Patents

半導体装置用スペーサー及びその形成方法

Info

Publication number
JPH10125952A
JPH10125952A JP29462996A JP29462996A JPH10125952A JP H10125952 A JPH10125952 A JP H10125952A JP 29462996 A JP29462996 A JP 29462996A JP 29462996 A JP29462996 A JP 29462996A JP H10125952 A JPH10125952 A JP H10125952A
Authority
JP
Japan
Prior art keywords
spacer
forming
resin
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29462996A
Other languages
English (en)
Other versions
JP4246803B2 (ja
Inventor
Kazuhiro Kobayashi
和裕 小林
Megumi Horiuchi
恵 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP29462996A priority Critical patent/JP4246803B2/ja
Publication of JPH10125952A publication Critical patent/JPH10125952A/ja
Application granted granted Critical
Publication of JP4246803B2 publication Critical patent/JP4246803B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】 【課題】 (1)バンプ付き半導体素子を基板の導電部
にバンプリフロ−結合する場合に半導体素子のバンプ形
成面と基板導電部との間隔を一定に保持し半田付け作業
を補助し作業終了後も装置の構成要素として機能するも
のが要求されていた。(2)表面実装型フォトカプラ−
の基板導電パタ−ンにバンプ付き半導体受光素子をバン
プリフロ−結合する毎に透光性樹脂の注入と硬化を行う
ことは工数がかかり問題であった。 【解決手段】 (1)バンプ付き半導体装置のバンプ形
成面に樹脂を塗布し、柔軟性を有するシ−トを樹脂上に
積層押圧し、樹脂を硬化し、シ−トを剥離してスペ−サ
−手段を形成した。(2)透光性樹脂の形成(スペ−サ
−)を受光素子の形成のウエハ−単位の一工程の中で一
時に行うように改良した。製造工程単純化されコスト低
減し生産性著しく改善された。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は外部接続電極上に半
田バンプ電極を有する半導体装置を基板の導電パタ−ン
等に半田結合する場合のスペ−サ−の形成方法、このス
ペ−サ−を形成してバンプ付き半導体装置を含む装置の
基板に搭載する方法、特にその応用の一例として半導体
発光素子と半導体受光素子が透光性基板の両側に対向し
て装着されマザ−ボ−ド等に直接搭載される表面実装型
フォトカプラ−装置の形成方法に関するものである。
【0002】
【従来の技術】図6は印加された電気信号をこれに対応
する光に変換しその後再びこれを電気信号に変換するこ
とによって入力された電気信号と電気的に分離絶縁され
た出力電気信号を取り出すフォトカプラ−、特にマザ−
ボ−ド等に直接搭載される従来提案されてきた表面実装
型フォトカプラ−装置の構成を示す斜視図、図7は図6
のVII−VII線に沿う矢視断面図である。図7から
明らかなように発光素子1から発せられた光は透光性接
着剤2、透光性基板3、及び透光性樹脂4を透過した後
受光素子5に受光される。このフォトカプラ−の製造工
程は以下の通りである。
【0003】(a)最初に発光素子1及び受光素子5を
搭載するための透光性基板3を準備する。(b)次にこ
の基板3の上下面に導電パタ−ン6、7を形成する。基
板3は必要に応じて加熱プレス等により例えば図6に示
すような所望の形状に成形する。(c)基板上面の発光
素子1の光放射部を含む面に対向する領域に透光性接着
剤2を塗布して発光素子1の光放射部を含む面を透光性
基板3に接着しこの透光性接着剤2を硬化して発光素子
1を基板3に固着する。(d)発光素子1の電極部9と
基板上面の導電パタ−ン6を半田結合する。
【0004】(e)上記プロセス(a)乃至(d)と平
行して、又はこれに継続して多数の受光素子5を形成し
た受光素子内蔵ウエハ−10を準備する。(f)該ウエ
ハ−10の多数の電極部に半田バンプ11を形成する。
(g)該ウエハ−をダイシングして半田バンプ付き受光
素子を形成し、(h)半田バンプ11を加熱リフロ−し
て受光素子5の電極部と基板3の下面の導電パタ−ン7
を半田結合することによって受光素子5を透光性基板3
の下面に固定する。
【0005】(i)(h)のプロセスの度毎に透光性樹
脂4を基板3の下面とフォトトランジスタの間の空隙A
に注入し、硬化する。(j)上記の全プロセスが完了し
たとき、このフォトカプラ−の中身を遮光性樹脂によっ
て封止する。以上纏めると以下のようになる。 従来例の工程 (a)基板準備 (b)基板上下面に導電パタ−ン (e)受光素子内蔵ウエハ−準備 形成 (c)発光素子を基板上面に固着、 (f)受光素子ウエ−上に半田バン 硬化 プ形成 (d)発光素子を上面導電パタ−ン △(g)ウエハ−ダイシング、半田バ に半田結合 ンプ付き受光素子形成 (e)受光素子内蔵ウエハ−準備 (f)受光素子ウエハ−上に半田 バンプ形成 △(g)ウエハ−ダイシング、半田 バンプ付き受光素子形成 (継続処理) 又は (平行処理) △(h)受光素子を基板下面導電パタ−ンに 半田バンプ結合 △(i)透光性樹脂基板発光素子間に注入硬化 ((h)の度毎) (j)遮光樹脂封止
【0006】
【発明が解決しようとする課題】半導体装置の形成工程
に於いては半導体素子の外部接続端子はあらかめウエハ
−単位で一括して半田バンプ形成し、半田付けはリフロ
−炉を通して行われるのが普通であるが半導体素子と導
電パタ−ンの半田バンプ結合のように微小部分の半田付
けには半田部材の固定について問題が多く、上記のフォ
トカプラ−の例のように透光性基板と半導体受光素子の
間の距離を一定に保持することが要求される場合にはこ
れを補助する手段としてスペ−サ−を設けることが必要
である。しかもそれはできるだけ簡単な構造で半導体素
子側にに設けることができれば好都合である。本発明は
一般的に半導体素子に半田バンプを形成しこれを基板等
にリフロ−結合することが必要な製造プロセスに於い
て、半田結合作業を補助し作業を安定化すると共に、作
業終了後も装置を構成する要素として機能するスペ−サ
−手段とその形成方法を提供することを第1の目的とし
ている。生産工数を削減するために、できることはなる
べくウエハ−単位で一括処理で行うべきで、上記従来例
においてもウエハ−単位で半田バンプの形成を行って来
た(f)。しかしながらその直後のプロセスでこの半田
バンプ付きの受光素子を形成し(g)、これをを基板下
面の導電パタ−ンにバンプリフロ−結合するようにして
いたために(h)、半田バンプ結合後にこのスペ−スを
埋めるために透光性樹脂4を注入し、さらにこれを硬化
して(i),次のプロセス(j)に繋ぐ必要があった。
即ち次のプロセス(j)でこのフォトカプラ−の中身の
全体をパッケ−ジする遮光性樹脂20を注入しパッケ−
ジングするのに備えてこの遮光性樹脂20がこの領域に
浸入して光路を妨げることのないようにするために,透
光性樹脂4で図7に示すように基板3の下面と受光素子
5の受光面の間のスペ−スを埋めることが必要であっ
た。しかしながら、このスペ−スAへの透光性樹脂4の
注入と硬化(i)は基板3への受光素子5の固定(h)
の度毎に行わなければならなかった。したがって、例え
ば受光素子2万個基板に装着する(h)とすれば2万回
透光性樹脂4を注入して、更に硬化を待たなければなら
なかった(j)。これは膨大な工数であり、生産効率を
著しく阻害する要因をなしていた。本発明は、上記問題
点に鑑みなされたもので、従来問題となっていたプロセ
ス(g)乃至(i)を全廃して、新たにこれに代わるプ
ロセス(○印表示 後述)を導入し従来受光素子全数に
ついて行ってきた透光性樹脂の注入と硬化のプロセスを
ウエハ−の処理の段階で一括処理する製造方法を提供す
ることを第2の目的としている。
【0007】
【課題を解決するための手段】
(A)上記目的を達成するために、本発明の半導体装置
用スペ−サ−の形成方法に於いては、外部接続電極上に
バンプ電極を有する半導体装置用スペ−サ−の形成方法
であって、以下の工程: (1)前記半導体装置のバンプ形成面上にスペ−サ−用
樹脂を塗布する工程と、(2)塗布された樹脂面上に柔
軟性を有するシ−ト部材を積層して押圧する工程と、
(3)前記スペ−サ−用樹脂を硬化させる工程と、
(4)前記柔軟性シ−ト部材を剥離する工程とを有し、
(5)前記柔軟性シ−ト部材の変形によって前記バンプ
電極の頭部のみが樹脂面上に突出したスペ−サ−を形成
することを特徴としている。 (B)更に、本発明は前記柔軟性シ−ト部材が粘着剤付
きシ−トであり、前記粘着剤の変形によって前記バンプ
電極の頭部のみが樹脂面上に突出したスペ−サ−を形成
した上記(A)の半導体装置用スペ−サ−の形成方法で
あることを特徴としている。 (C)更に、本発明は前記半導体装置はウエハ−上にそ
れぞれバンプ電極を形成された複数個の半導体素子であ
り、該複数個の半導体素子に同時にペ−サ−を形成した
後、個々の半導体素子に分割する上記(A)の半導体装
置用スペ−サ−の形成方法であることを特徴としてい
る。 (D)更に、本発明は前記半導体装置が光学特性を有す
る半導体素子であり、前記スペ−サ−用樹脂を用いて透
光性スペ−サ−を形成した前記(A)の半導体装置用ス
ペ−サ−の形成方法であることを特徴としている。 (E)更に、本発明は上記(A)乃至(D)の中の1つ
の方法によって形成された半導体装置用スペ−サ−であ
ることを特徴としている。 (F)本発明は外部接続電極上にバンプ電極を有する半
導体装置に該半導体装置用スペ−サ−を形成し該半導体
装置を含む装置を形成する方法であって、(1)前記半
導体装置のバンプ形成面上にスペ−サ−用樹脂を塗布す
る工程と、(2)塗布された樹脂面上に柔軟性を有する
シ−ト部材を積層して押圧する工程と、(3)前記スペ
−サ−用樹脂を硬化させる工程と、(4)前記柔軟性シ
−ト部材を剥離する工程とを有し、(5)前記柔軟性シ
−ト部材の変形によって前記バンプ電極の頭部のみが樹
脂面上に突出したスペ−サ−を形成し、(6)前記スペ
−サ−を介して前記半導体装置を含む装置の基板の導電
パタ−ンに半田バンプリフロ−結合する工程を含む該半
導体装置を含む装置の形成方法であることを特徴として
いる。 (G)本発明は外部接続電極上にバンプ電極を有する半
導体受光装置に該半導体受光装置用スペ−サ−を形成し
該半導体受光装置を含む表面実装型フォトカプラ−装置
を形成する方法であって、(1)前記半導体受光装置の
バンプ形成面上にスペ−サ−用樹脂を塗布する工程と、
(2)塗布された樹脂面上に柔軟性を有するシ−ト部材
を積層して押圧する工程と、(3)前記スペ−サ−用樹
脂を硬化させる工程と、(4)前記柔軟性シ−ト部材を
剥離する工程と、(5)前記柔軟性シ−ト部材の変形に
よって前記バンプ電極の頭部のみが樹脂面上に突出した
スペ−サ−を形成する工程と、(6)該スペ−サ−を形
成したバンプ付き受光装置を、両面に導電パタ−ンを形
成した透光性基板の一方の側に半導体発光素子を搭載し
た透光性基板の他方の側の導電パタ−ンに、前記スペ−
サ−を介して半田バンプ結合して半導体受光装置を前記
半導体発光素子に対向すべく前記透光性基板に装着する
工程とを含む表面実装型フォトカプラ−装置の形成方法
であることを特徴としている。 (H)更に、本発明は前記柔軟性シ−ト部材が粘着剤付
きシ−トであり、前記粘着剤の変形によって前記バンプ
電極の頭部のみが樹脂面上に突出したスペ−サ−を形成
した前記(G)の表面実装型フォトカプラ−の形成方法
であることを特徴としている。 (I)更に、本発明は前記半導体受光装置はウエハ−上
にそれぞれバンプ電極を形成された複数個の半導体受光
素子であり、該複数個の半導体受光素子に同時にペ−サ
−を形成した後、個々の半導体受光素子に分割する前記
(G)の表面実装型フォトカプラ−の形成方法であるこ
とを特徴としている。
【0008】
【発明の実施の形態】図1乃至図5は本発明に係る表面
実装型フォトカプラ−の製造方法の工程を示す説明図で
ある。(a)一対の発光素子1(発光ダイオ−ド)及び
受光素子5(フォトトランジスタ)から成る表面実装型
フォトカプラ−を製造する方法に於いて、上記発光素子
1及び受光素子5を搭載するための熱可塑性ポリイミド
フィルム等から成る透光性基板3を準備する。(b)次
にこの透光性基板3の上面の上記発光素子1の光放射部
に対向する部分を除く領域及び基板3の下面の前記受光
素子の受光部に対向する部分を除く領域に銅箔を形成
し、エッチング処理を行い、更に半田メッキ等処理によ
り導電パタ−ン6、7を形成する。(c)前記基板上面
の前記発光素子1の光放射部に対向する部分に透光性接
着剤2を塗布して前記発光素子1を基板3に接着し、該
接着剤2を硬化して該発光素子1を固着する。(d)該
発光素子1の導電部9と透光性基板3上の導電性パタ−
ン6とをフロ−半田結合し、発光素子1を装着した基板
3を形成する。
【0009】(e)図1に示すごとく多数の受光素子5
(フォトトランジスタ、フォトダイオ−ド等)を形成し
た受光素子内蔵ウエハ−10を準備する。この実施例の
ウエハ−サイズ4インチ乃至6インチのウエハ−に於い
ては0.6□mmの大きさのフォトトランジスタ素子約
2万個(4インチウエハ−の場合、5インチの場合約3
万個、6インチの場合約4万5千個)が含まれている。
(e)このウエハ−10を構成するそれぞれのフォトト
ランジスタのエミッタ及びコレクタ電極に半田バンプ1
1を形成する。(f)次に図2に示すごとく半田バンプ
11を設けたウエハ−10上に透光性樹脂4を半田バン
プ11の頭部が覆われる高さまで流入する。(g)しか
る後バンプ11の頭部及び流入された透光性樹脂4上に
これらを覆うように変形しやすい粘着剤層13付きシ−
ト14をラミネ−トし、加圧することにより、半田バン
プ11上の粘着層13が変形することによって段差を有
する形状に透光性樹脂が変形し、この状態にて透光性樹
脂4を硬化する。(h)しかる後前記シ−ト14を剥離
すると図3に示すような透光性樹脂で覆われた表面上に
粘着剤13の厚みだけ半田バンプ11の頭が出たスペ−
サ−が形成される。粘着層13の厚みの異なるシ−トを
使用すれば透光性樹脂4によるスペ−サ−の厚みは任意
に変えることが出来る。(i)これを各フォトトランジ
スタ素子単位にダイシングして分割することにより受光
部を透光性樹脂で覆われ半田バンプ11の頭部のみが透
光性樹脂4の表面から出た各々の受光素子5を形成す
る。
【0010】(j)次に図5に示すように既に述べたプ
ロセス(a)乃至(d)によって形成された発光素子1
の搭載済みの基板3の下面の、発光素子1の光放射部に
対向するように受光素子5の受光部を位置決めし、該受
光素子5の半田バンプ11をリフロ−して前記基板3の
下面の導電性パタ−ン7に半田結合(K)した後に遮光
樹脂20で全体を封止する。以上本発明の工程を纏める
と以下のようになる(○印特徴部)。 本発明の工程 (a)基板供給 (e)受光素子ウエハ−供給 (b)基板上下面に導電パタ−ン (f)受光素子ウエハ−上に半田バ 形成 ンプ形成 (c)発光素子基板上面に固着、 ○(g)透光性樹脂半田をバンプ付き 硬化 ウエハ−上に注入 (d)発光素子を上面導電パタ−ン ○(h)粘着剤付きシ−トラミネ−ト に半田結合 硬化 (e) ○(i)シ−ト剥離 (f) ○(j)ダイシング、各受光素子(半 ○(g)右に同じ 田バンプ付き、透光性樹脂被 ○(h) 服)形成 ○(i) ○(j) (継続処理) 又は (平行処理) ○(k)受光素子半田結合 (L)遮光樹脂封止
【0011】
【発明の効果】
(1)本発明のバンプ付き受光素子5(半導体装置)の
スペ−サ−手段(硬化した透光性樹脂4)は半田結合作
業中はこれを支え、半田結合作業終了後はその場所を占
有して機器を構成する要素として機能するものであり、
その厚みは粘着層を含むテ−プの粘着層13の厚みを変
えることによって任意に変えることができ、また樹脂の
材質を変える(たとえば透光性、遮光性等)ことによっ
て多くの目的に適合した機能を有する任意の厚さのスペ
−サ−を提供することができるのでその製造プロセス及
び完成品中での機能に於ける応用は甚大である。 (2)更に、上記説明から明らかなように本発明のフォ
トカプラ−の製造方法によれば、例えば従来3万個の受
光素子5を基板3に搭載する場合には3万回透光性樹脂
4をインサ−トし、かつ硬化するという膨大な工数を要
したものが3万個分の透光性樹脂の形成と硬化をわずか
1回の工程で一挙に遂行してしまうので製造工数は大幅
に削減され、製造コストは低減され生産性を著しく向上
することができた。
【0012】
【図面の簡単な説明】
【図1】本発明に係る表面実装型フォトカプラ−の製造
方法の工程を示す説明図である。
【図2】本発明に係る表面実装型フォトカプラ−の製造
方法の図1に続く工程を示す説明図である。
【図3】本発明に係る表面実装型フォトカプラ−の製造
方法の図2に続く工程を示す説明図である。
【図4】本発明に係る表面実装型フォトカプラ−の外観
斜視図である。
【図5】図4のV−V線に沿う矢視断面図である。
【図6】従来提案された表面実装型フォトカプラ−の外
観斜視図である。
【図7】図6のVII−VII線に沿う矢視断面図であ
る。
【符号の説明】
1 発光素子 2 透光性接着剤 3 透光性基板 4 透光性樹脂 5 受光素子 6、7 導電パタ−ン 8 半田 9 発光素子電極部 10 受光素子ウエハ− 11 半田バンプ 13 粘着剤層 14 シ−ト

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 外部接続電極上にバンプ電極を有する半
    導体装置用スペ−サ−の形成方法であって、 (1)前記半導体装置のバンプ形成面上にスペ−サ−用
    樹脂を塗布する工程と、 (2)塗布された樹脂面上に柔軟性を有するシ−ト部材
    を積層して押圧する工程と、 (3)前記スペ−サ−用樹脂を硬化させる工程と、 (4)前記柔軟性シ−ト部材を剥離する工程とを有し、 (5)前記柔軟性シ−ト部材の変形によって前記バンプ
    電極の頭部のみが樹脂面上に突出したスペ−サ−を形成
    したことを特徴とする半導体装置用スペ−サ−の形成方
    法。
  2. 【請求項2】 前記柔軟性シ−ト部材が粘着剤付きシ−
    トであり、前記粘着剤の変形によって前記バンプ電極の
    頭部のみが樹脂面上に突出したスペ−サ−を形成したこ
    とを特徴とする請求項1記載の半導体装置用スペ−サ−
    の形成方法。
  3. 【請求項3】 前記半導体装置はウエハ−上にそれぞれ
    バンプ電極が形成された複数個の半導体素子であり、該
    複数個の半導体素子に同時にスペ−サ−を形成した後、
    個々の半導体素子に分割することを特徴とする請求項1
    記載の半導体装置用スペ−サ−の形成方法。
  4. 【請求項4】 前記半導体装置が光学特性を有する半導
    体素子であり、前記スペ−サ−用樹脂に透光性樹脂を用
    いて透光性スペ−サ−を形成したことを特徴とする請求
    項1記載の半導体装置用スペ−サ−の形成方法。
  5. 【請求項5】 請求項1乃至4の中の1つに記載の方法
    によって形成された半導体装置用スペ−サ−。
  6. 【請求項6】 外部接続電極上にバンプ電極を有する半
    導体装置に該半導体装置用スペ−サ−を形成し該半導体
    装置を含む装置を形成する方法であって、 (1)前記半導体装置のバンプ形成面上にスペ−サ−用
    樹脂を塗布する工程と、 (2)塗布された樹脂面上に柔軟性を有するシ−ト部材
    を積層して押圧する工程と、 (3)前記スペ−サ−用樹脂を硬化させる工程と、 (4)前記柔軟性シ−ト部材を剥離する工程と、 (5)前記柔軟性シ−ト部材の変形によって前記バンプ
    電極の頭部のみが樹脂面上に突出したスペ−サ−を形成
    する工程と、 (6)前記半田バンプを前記スペ−サ−を介して前記半
    導体装置を含む装置の基板の導電パタ−ンにリフロ−結
    合する工程とを有する該半導体装置を含む装置の形成方
    法。
  7. 【請求項7】 外部接続電極上にバンプ電極を有する半
    導体受光装置に該半導体受光装置用スペ−サ−を形成し
    該半導体受光装置を含む表面実装型フォトカプラ−装置
    を形成する方法であって、 (1)前記半導体受光装置のバンプ形成面上にスペ−サ
    −用樹脂を塗布する工程と、 (2)塗布された樹脂面上に柔軟性を有するシ−ト部材
    を積層して押圧する工程と、 (3)前記スペ−サ−用樹脂を硬化させる工程と、 (4)前記柔軟性シ−ト部材を剥離する工程と、 (5)前記柔軟性シ−ト部材の変形によって前記バンプ
    電極の頭部のみが樹脂面上に突出したスペ−サ−を形成
    する工程と、 (6)両面に導電パタ−ンを形成し、一方の側に半導体
    発光素子を搭載した透光性基板の他方の側の導電パタ−
    ンに、前記半導体受光装置をスペ−サ−を介して半田バ
    ンプ結合して装着する工程と、を含む表面実装型フォト
    カプラ−装置の形成方法。
  8. 【請求項8】 前記柔軟性シ−ト部材が粘着剤付きシ−
    トであり、前記粘着剤の変形によって前記バンプ電極の
    頭部のみが樹脂面上に突出したスペ−サ−を形成したこ
    とを特徴とする請求項7記載の表面実装型フォトカプラ
    −の形成方法。
  9. 【請求項9】 前記半導体受光装置はウエハ−上にそれ
    ぞれバンプ電極を形成された複数個の半導体受光素子で
    あり、該複数個の半導体受光素子に同時にペ−サ−を形
    成した後、個々の半導体受光素子に分割することを特徴
    とする請求項7記載の表面実装型フォトカプラ−の形成
    方法。
JP29462996A 1996-10-17 1996-10-17 半導体装置用スペ−サ−の形成方法および半導体装置を含む装置の形成方法ならびに表面実装型フォトカプラ−の形成方法 Expired - Lifetime JP4246803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29462996A JP4246803B2 (ja) 1996-10-17 1996-10-17 半導体装置用スペ−サ−の形成方法および半導体装置を含む装置の形成方法ならびに表面実装型フォトカプラ−の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29462996A JP4246803B2 (ja) 1996-10-17 1996-10-17 半導体装置用スペ−サ−の形成方法および半導体装置を含む装置の形成方法ならびに表面実装型フォトカプラ−の形成方法

Publications (2)

Publication Number Publication Date
JPH10125952A true JPH10125952A (ja) 1998-05-15
JP4246803B2 JP4246803B2 (ja) 2009-04-02

Family

ID=17810240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29462996A Expired - Lifetime JP4246803B2 (ja) 1996-10-17 1996-10-17 半導体装置用スペ−サ−の形成方法および半導体装置を含む装置の形成方法ならびに表面実装型フォトカプラ−の形成方法

Country Status (1)

Country Link
JP (1) JP4246803B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124354A (ja) * 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
CN112768544A (zh) * 2020-12-31 2021-05-07 锦州阳光能源有限公司 一种ibc光伏电池组件及其焊接工艺
CN116722007A (zh) * 2023-08-10 2023-09-08 青岛泰睿思微电子有限公司 基于混合异质基板材料的光学封装结构
CN116759479A (zh) * 2023-08-17 2023-09-15 赫里欧新能源有限公司 一种ibc电池片光伏组件及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124354A (ja) * 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
CN112768544A (zh) * 2020-12-31 2021-05-07 锦州阳光能源有限公司 一种ibc光伏电池组件及其焊接工艺
CN116722007A (zh) * 2023-08-10 2023-09-08 青岛泰睿思微电子有限公司 基于混合异质基板材料的光学封装结构
CN116722007B (zh) * 2023-08-10 2023-12-08 青岛泰睿思微电子有限公司 基于混合异质基板材料的光学封装结构
CN116759479A (zh) * 2023-08-17 2023-09-15 赫里欧新能源有限公司 一种ibc电池片光伏组件及其制备方法
CN116759479B (zh) * 2023-08-17 2023-11-14 赫里欧新能源有限公司 一种ibc电池片光伏组件及其制备方法

Also Published As

Publication number Publication date
JP4246803B2 (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
US5918113A (en) Process for producing a semiconductor device using anisotropic conductive adhesive
JP4405208B2 (ja) 固体撮像装置の製造方法
KR0139614B1 (ko) 평면형 표시 장치의 조립 구조와 조립 방법
JPH1174295A (ja) 電子回路のパッケージ方法
JP2002231916A (ja) 撮像装置及びその製造方法
JPH07151932A (ja) 光電子インターフェース・モジュールとその作成方法
KR20160064970A (ko) 전자 부품, 그 제조 방법 및 제조 장치
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
EP0389756A2 (en) Method of assembling semiconductor devices
JP3604108B2 (ja) チップ型光半導体の製造方法
JP2002009265A (ja) 固体撮像装置
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
JPH10125952A (ja) 半導体装置用スペーサー及びその形成方法
JPH11307659A (ja) 電子部品及びその製造方法
CN110707197A (zh) Led基板及led显示面板的制作方法
JP3544990B2 (ja) 電子部品モジュール及びその製造方法
JPH0410447A (ja) Icチップ搭載基板
JP4483016B2 (ja) 固体撮像装置とその製造方法
JPH04199723A (ja) 半導体装置及び半導体装置の製造方法
JP3693043B2 (ja) 光部品の実装方法
JP2981371B2 (ja) 光結合装置
JPH0342860A (ja) フレキシブルプリント配線板
JPH077033A (ja) 電子部品搭載装置の製造方法
JPH07131076A (ja) Ledアレイ装置
JPS62128534A (ja) 半導体装置の封止方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150116

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term