DE102006019992A1 - Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006019992A1
DE102006019992A1 DE102006019992A DE102006019992A DE102006019992A1 DE 102006019992 A1 DE102006019992 A1 DE 102006019992A1 DE 102006019992 A DE102006019992 A DE 102006019992A DE 102006019992 A DE102006019992 A DE 102006019992A DE 102006019992 A1 DE102006019992 A1 DE 102006019992A1
Authority
DE
Germany
Prior art keywords
semiconductor
wiring substrate
foam layer
contacts
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006019992A
Other languages
English (en)
Inventor
Joachim Dr. Mahler
Alfred Dr. Haimerl
Angela Dr. Kessler
Michael Dipl.-Ing. Bauer (Fh)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006019992A priority Critical patent/DE102006019992A1/de
Publication of DE102006019992A1 publication Critical patent/DE102006019992A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit Halbleiterchip (2) und Flipchipkontakten (3) und Verfahren zur Herstellung desselben. Die Flipchipkontakte (3) sind auf der aktiven Oberseite (6) des Halbleiterchips (2) angeordnet und in eine Polymerschaumschicht (4) eingebettet. Die Polymerschaumschicht (4) weist ein geschlossenporiges Material auf und füllt einen Zwischenraum (20) zwischen der Oberseite (6) des Halbleiterchips (2) und einer Verdrahtungsstruktur (7) eines Verdrahtungssubstrats (8) auf. Dabei sind mindestens die Randseiten (9, 10) des Halbleiterchips (2) und der Polymerschaumschicht (4) auf dem Verdrahtungssubstrat (8) von einem Gehäuse (13) umgeben.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten, wobei die Flipchipkontakte auf der Oberseite des Halbleiterchips angeordnet sind und mit Kontaktanschlussflächen einer Verdrahtungsstruktur eines Verdrahtungssubstrats stoffschlüssig verbunden sind.
  • Derartige Halbleiterbauteile sind aus vielen Patentschriften bekannt. Mit zunehmender Miniaturisierung steigt die Anzahl von Flipchipkontakten pro Halbleiterchipoberfläche. Diese ist jedoch begrenzt, zumal eine Mindestschrittweite zwischen den Flipchipkontakten nicht unterschritten werden kann, da sonst die Gefahr des Übersprechens zwischen signalübertragenden Flipchipkontakten und die Gefahr einer hochfrequenten Kopplung zwischen den Flipchipkontakten für Hochfrequenzhalbleiterbauteile gegeben ist.
  • Derartige Übersprech- bzw. Kopplungseffekte werden dadurch begünstigt, dass für eine dauerhafte, mechanische und thermisch stabile Verbindung zwischen Flipchipkontakten und einem Verdrahtungssubstrat der Zwischenraum zwischen der Oberseite des Halbleiterchips, auf dem die Flipchipkontakte angeordnet sind, und der Oberseite des Verdrahtungssubstrats, auf dem sich Kontaktanschlussflächen befinden, durch ein isolierendes und die thermischen Spannungen abbauendes oder übernehmendes Unterfüllmaterial aufzufüllen ist. Ein derartiges Halbleiterbauelement mit Flipchipkontakten und Unterfüllmaterial wird in der Druckschrift WO 2005/093816 A1 beschrieben. Dieses Unterfüllmaterial hat negative dielektrische Eigenschaften, welche eine weitere Verkleinerung des Abstands, und damit eine Verkleinerung der Schrittweite der Flipchipkontakte, nicht zulassen, ohne dass die oben erwähnten negativen Effekte auftreten.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Halbleiterchips und Flipchipkontakten, die in ein Unterfüllmaterial eingehüllt sind, zu schaffen, bei dem es möglich ist, den Abstand zwischen den Flipchipkontakten weiter zu reduzieren, und damit die Schrittweite von Flipchipkontakten derart zu vermindern, dass eine höhere Anzahl an Flipchipkontakten auf einer vorgegebenen Länge einer Oberseite eines Halbleiterchips angeordnet werden kann.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergehen sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten auf der aktiven Oberseite des Halbleiterchips geschaffen, wobei die Flipchipkontakte in eine Polymerschaumschicht eingebettet sind. Die Polymerschaumschicht weist ein geschlossenporiges Material auf. Dabei füllt die Polymerschaumschicht einen Zwischenraum zwischen der Oberseite des Halbleiterchips und einer Verdrahtungsstruktur auf der Oberseite eines Verdrahtungssubstrats auf. Außerdem sind mindestens die Randseiten des Halbleiterchips und die Randseiten der Polymerschaumschicht auf dem Verdrahtungssubstrat von einem schützenden Gehäuse umgeben.
  • Ein derartiges Halbleiterbauteil hat den Vorteil, dass die bisher begrenzende relative Dielektrizitätskonstante herkömmlicher Unterfüllmaterialien weiter verringert werden kann.
  • Durch die geschlossenen Gasporen der Polymerschaumschicht kann eine relative Dielektrizitätskonstante εr von nahezu 1 erreicht werden, zumal wenn in dem Volumen der Polymerschaumschicht ein hoher Anteil an geschlossenen Poren vorhanden ist. Ein weiterer Vorteil ist, dass durch die Matrix der Polymerschaumschicht der Ausgleich von thermischen Spannungen aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten des Halbleitermaterials gegenüber dem Material des Verdrahtungssubstrats nach wie vor gewährleistet ist, so lange die Ausmaße der geschlossenen Poren deutlich kleiner sind als die Polymerschaumschichtdicke. Die Polymerschaumschichtdicke hängt ihrerseits von der Größe der Flipchipkontakte ab, d.h. dass auch die Größe der Flipchipkontakte verringert werden kann, wenn es gelingt, die Größe der geschlossenen Poren innerhalb der Polymerschaumschicht zu minimieren.
  • Aufgrund der Polymerschaumschicht ist es somit möglich, die relative Dielektrizitätskonstante εr in einem Bereich zwischen 1 ≤ εr ≤ 2 zu realisieren. Grundlegende Hinweise auf Polymerschäume werden in der Druckschrift von B. Sillion u. a. in dem Artikel "Low Dielectric Constant Thermostable Polymers", Mat. Res. Soc. Symp. Proc., Vol. 381, 1995, Materials Research Society, auf den Seiten 93 bis 104 beschrieben. Ein weiterer Hinweis auf Polymerschäume wird von K. R. Carter u. a. in dem Artikel "Nanoporus Polyimides Derived from Highly Fluorinated Polyimide/Poly(propylene Oxide) Copolymers", Chem. Mater., 2001, 13, Seiten 213 bis 221, der American Chemical Society veröffentlicht.
  • In einer bevorzugten Ausführungsform der Erfindung wird als Unterfüllmaterial eine Polymerschaumschicht in dem Halbleiterbauteil vorgesehen, die eine Porosität Pr in Prozent zwischen 10% ≤ Pr ≤ 50%, vorzugsweise zwischen 15% ≤ Pr ≤ 30% aufweist. Eine derart hohe Porosität wird durch das Aufschäumen von zyklischen stabilen Polymeren mittels instabilen Polymerkomponenten ermöglicht. Durch das Aufschäumen kann eine relative Dielektrizitätskonstante εr zwischen 1 ≤ εr ≤ 2 in vorteilhafter Weise erreicht werden.
  • Vorzugsweise ist die Porengröße dp der Polymerschaumschicht für das Unterfüllmaterial deutlich kleiner als die Dicke der Polymerschaumschicht und beträgt in Nanometern 5 nm ≤ dp ≤ 2000 nm. Da es sich bei den Unterfüllmaterialschichten um eine Größenordnung handelt, die den Außenmaßen von Flipchipkontakten in etwa entspricht, liegt vorzugsweise die Porengröße dp zwischen 5 nm ≤ dp ≤ 100 nm.
  • Aufgrund der geschlossenen Poren und der Porosität der Polymerschaumschicht vermindert sich auch die spezifische Dichte ρs der Polymerschaumschicht. Diese Dichte liegt zwischen 0,1 g·cm–3 ≤ ρs ≤ 1,5 g·cm–3, vorzugsweise zwischen 0,5 g·cm–3 ≤ ρs ≤ 1,5 g·cm–3 .
  • Eine technologisch entscheidende Größe der Polymerschaumschicht ist die Schaumbildungstemperatur Ts in °C verglichen mit der für zyklische Polymere entscheidenden Glasübergangstemperatur Tg. Die Differenz Tg – Ts dieser beiden Temperaturen ergibt einen Temperaturbereich für die Fertigung, in dem Lötprozesse und andere temperaturgebundene Fertigungsprozesse zur Herstellung des Halbleiterbauteils durchgeführt werden können, ohne dass die Schaumstruktur zusammenfällt, zumal bei Erreichen der Glasübergangstemperatur Tg die vorher erreichte Porosität wieder zusammenbricht. Das bedeutet, dass die Schaumbildungstemperatur Ts deutlich unter der Glasübergangstemperatur Tg des Matrixmaterials der Polymerschaumschicht liegen sollte. Je größer dieser Abstand ist, umso vielfälti ger lässt sich das Material als Unterfüllmaterial im Fertigungsprozess einsetzen.
  • In einer Ausführungsform der Erfindung weist die Polymerschaumschicht eine Glasübergangstemperatur Tg in °C zwischen 250°C ≤ Tg ≤ 450°C, vorzugsweise zwischen 350°C ≤ Tg ≤ 420°C auf. Entsprechend den obigen Ausführungen liegen die Grenzen für die Schaumbildungstemperatur unterhalb dieser Grenzwerte für die Glasübergangstemperatur Tg.
  • In einer bevorzugten Ausführungsform der Erfindung weist die Polymerschaumschicht somit eine Schaumbildungstemperatur Ts in °C zwischen 100°C ≤ Ts ≤ 400°C, vorzugsweise zwischen 150°C ≤ Ts ≤ 300°C auf.
  • In einer weiteren Ausführungsform der Erfindung weist die Polymerschaumschicht als stabile Komponente ein aromatisches Basis-Polymer, vorzugsweise ein Polyimid oder ein Polyphenylquinoxalin oder ein Polybenzhydrolimid auf. Diese Polyimidvariationen haben sich als stabile Komponente für das Ausbilden einer Polymerschaumschicht als erfolgversprechend gezeigt.
  • Ein weiterer Grenzwert für die Qualität eines Unterfüllmaterials in Form einer Polymerschaumschicht liegt in der Vermeidung von Lunkerbildungen, die zu einem Versagen des Halbleiterbauelements durch den so genannten "Pumping-Effekt" führen können. Somit weist die erfindungsgemäße Polymerschaumschicht, die als Unterfüllmaterial zwischen dem Halbleiterchip und dem Verdrahtungssubstrat eingesetzt wird, keine Lunker auf, welche die Porengröße übersteigen, zumal alle Lunker in der Größenordnung der Porengröße tolerierbar sind.
  • Aufgrund des Einsatzes von Polymerschaumschichten als Unterfüllmaterial weist nun das Halbleiterbauelement vorzugsweise einen minimalen Mindestabstand am zwischen zwei Flipchipkontakten auf, der kleiner ist, als das größte Außenmaß d der Flipchipkontakte oder ihrer Kontaktflächen, wobei der Abstand am in Mikrometern vorzugsweise zwischen 10 μm ≤ am ≤ 25 μm liegt. Mit dem minimalen Mindestabstand am wird auch die Schrittweite s, in der Flipchipkontakte nebeneinander in einer Linie angeordnet werden können, vermindert, so dass eine höhere Anzahl von Flipchipkontakten pro verfügbarer Fläche eines Halbleiterchips eingesetzt werden kann. Vorzugsweise sind die Flipchipkontakte in einer Schrittweite s angeordnet, die kleiner oder gleich dem doppelten Außenmaß d der Flipchipkontakte bzw. der Kontaktflächen ist.
  • Die Flipchipkontakte sind wie oben erwähnt stoffschlüssig mit Kontaktanschlussflächen eines Verdrahtungssubstrats verbunden, wobei das Verdrahtungssubstrat Durchkontakte aufweist, über die Außenkontakte des Halbleiterbauteils mit den Flip- chipkontakten elektrisch in Verbindung stehen. Durch diese Konstruktion ist es möglich, trotz kleiner werdender Flipchipkontakte und minimierter Schrittweiten, Halbleiterbauelemente anzubieten, die dennoch Außenkontakte aufweisen, welche auf einer übergeordneten Schaltungsplatine oberlächenmontierbar sind und entsprechende Größen und Schrittweiten aufweisen. Dazu kann das Verdrahtungssubstrat vorzugsweise mehrlagig aufgebaut sein, wobei Durchkontakte die Verdrahtungslagen untereinander und/oder mit Verdrahtungsstrukturen auf der Oberseite und/oder auf der Unterseite des Verdrahtungssubstrats elektrisch miteinander verbinden.
  • Auf der Unterseite des Verdrahtungssubstrats weist dieses oberflächenmontierbare Außenkontakte auf, die ihrerseits über die Durchkontakte mit Kontaktanschlussflächen auf der Oberseite des Verdrahtungssubstrats elektrisch in Verbindung stehen, wobei die Kontaktanschlussflächen wiederum über die Flipchipkontakte mit dem Halbleiterchip elektrisch in Verbindung stehen. Durch diese Staffelung von Verbindungselementen, sei es durch Leiterbahnen in entsprechenden Metallisierungslagen der Verdrahtungsstruktur, sei es durch Durchkontaktkonstruktionen durch das Verdrahtungssubstrat oder durch Leiterbahnen auf der Oberseite des Halbleiterchips, ist es möglich, eine Vielfalt von unterschiedlichen Applikationen zu erreichen.
  • In einer weiteren Ausführungsform der Erfindung weist das Gehäuse eine mit Keramikpartikeln gefüllte Kunststoffgehäusemasse auf, in die der Halbleiterchip und teilweise das Verdrahtungssubstrat sowie die Polymerschaumschicht eingebettet sind. Dabei sind zumindest die Randseiten von dem Halbleiterchip und der Polymerschaumschicht von dieser mit Keramikpartikeln gefüllten Kunststoffmasse umgeben, während die Rückseite des Halbleiterchips eventuell für entsprechende metallische Wärmesenken frei zugänglich sein kann. Andererseits ist es auch möglich, dass das Verdrahtungssubstrat aus einem Keramikmaterial hergestellt ist, und das Gehäuse die Randseiten des Halbleiterchips und die Polymerschaumschicht umgibt, jedoch keinen Kontakt mit diesen Komponenten hat, insbeson3ere wenn das Halbleiterbauelement als Hochfrequenzbauelement für höchste Frequenzsignalübertragungen und/oder -verarbeitungen konzipiert ist.
  • Die Verfahren zur Herstellung eines derartigen Halbleiterbauteils mit Halbleiterchip und Flipchipkontakten sowie einer Polymerschaumschicht als Unterfüllmaterial hängen in Bezug auf die Abfolge der Verfahrensschritte und die Art der Ver fahrensschritte von dem eingesetzten Polymerschaummaterial ab. Generell sind erfindungsgemäß zwei Verfahren zu unterscheiden. In dem einen Verfahren werden vor dem Aufbringen des Halbleiterchips auf eine Verdrahtungsstruktur die Flipchipkontakte von der Polymerschaumschicht umhüllt, und anschließend wird der Halbleiterchip mit seinen Flipchipkontakten stoffschlüssig mit einem Verdrahtungssubstrat verbunden. In dem anderen Verfahren wird eine Mischung aus geeigneten stabilen Polymerkomponenten und instabilen Polymerkomponenten in einem Lösungsmittel dünnflüssig hergestellt. Die Viskosität der Mischung ist dabei derart gering, dass die Mischung mittels Kapillarwirkung in einen Zwischenraum zwischen dem Halbleiterchip und dem Verdrahtungssubstrat zwischen den bereits oberflächenmontierten Flipchipkontakten lunkerfrei eindringen kann und diesen Zwischenraum auffüllt.
  • In dem letzteren Fall wird ein Gleichgewicht zwischen dem Volumenverlust durch Verdampfen des Lösungsmittels und dem Volumengewinn durch die Schaumbildung bei der Schambildungstemperatur angestrebt, um ein gesichertes Auffüllen des Zwischenraums mit dem erfindungsgemäßen Unterfüllmaterial zu erreichen. Weitere Verfahrensvariationen unterscheiden sich dadurch, dass die Polymerschaumschicht nicht auf jedem einzelnen Halbleiterchip ausgebildet wird, sondern zunächst für eine Vielzahl von Halbleiterchips in Halbleiterchippositionen eines Halbleiterwafers realisiert wird.
  • Ein erstes Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Flipchipkontakten weist somit die folgenden Verfahrensschritte auf. Zunächst wird ein Verdrahtungssubstrat mit einer Verdrahtungsstruktur auf seiner Oberseite und Durchkontakten zu Außenkontaktflächen auf seiner Unterseite hergestellt. Dann wird ein Halbleiterwafer mit Halbleiterchippositionen und Flipchipkontakten in den Halbleiterchippositionen auf der Oberseite des Halbleiterwafen hergestellt. Darüber hinaus wird eine Substanz aus einer thermisch stabilen Komponente und mindestens einer thermisch instabilen Komponente in einem Lösungsmittel für eine Polymerschaumschicht hergestellt. Diese drei Herstellungsschritte sind in ihrer Reihenfolge nicht festgelegt und können parallel oder hintereinander erfolgen. Nachdem die Substanz, der Halbleiterwafer und das Verdrahtungssubstrat zur Verfügung stehen, wird die Substanz auf die Oberseite des Halbleiterwafers unter Auffüllen der Zwischenräume zwischen den Flipchipkontakten mit Hilfe der Mischung für eine Polymerschaumschicht aufgebracht.
  • Anschließend wird der Halbleiterwafer mit aufgebrachter Mischung der Komponenten der Polymerschaumschicht auf eine Reaktionstemperatur aufgeheizt, bei der gasförmige Reaktionsprodukte der thermisch instabilen Komponente gebildet werden und gleichzeitig eine Vorvernetzung und/oder eine Molekülkettenbildung der thermisch stabilen Komponenten untereinander zu einer Polymerschaumschicht und ein Anlagern und/oder ein Vernetzen der Reste der thermisch instabilen Komponente erfolgt. Nachdem ein derartiger Halbleiterwafer mit Polymerschaumschicht und mit Flipchipkontakten hergestellt ist, kann dieser Halbleiterwafer in einzelne Halbleiterchips aufgetrennt werden.
  • Danach erfolgt ein Bestücken des vorbereiteten Verdrahtungssubstrats mit den Halbleiterchips, unter stoffschlüssigem Verbinden der Flipchipkontakte mit Kontaktanschlussflächen der Verdrahtungsstruktur des Verdrahtungssubstrats in den entsprechenden Halbleiterbauteilpositionen des Verdrahtungssubstrats und unter stoffschlüssigem Verbinden der Polymer schaumschicht mit der Oberseite dieses Verdrahtungssubstrats. Danach erfolgt ein Verpacken der Anordnung aus Verdrahtungssubstrat, Halbleiterchip und dazwischen angeordneter Polymerschaumschicht in ein Gehäuse unter Freilassen der Unterseite des Verdrahtungssubstrats. Abschließend werden dann Außenkontakte des Halbleiterbauteils auf freiliegende Außenkontaktflächen der Unterseite des Verdrahtungssubstrats aufgebracht. Das Verdrahtungssubstrat, das in diesem Fall für eine Mehrzahl von Halbleiterbauelementen vorbereitet ist, kann abschließend in einzelne Halbleiterbauelemente aufgetrennt werden.
  • Ferner ist es möglich, Verdrahtungssubstrate nur für einzelne Halbleiterbauelemente separat herzustellen, diese mit einem entsprechenden Halbleiterchip mit Flipchipkontakten und Polymerschaumschicht zu bestücken und eine Einzelfertigung von Halbleiterbauelementen in dieser Form durchzuführen.
  • Die Vor- und Nachteile von derartigen Vorgehensweisen beim Herstellen der Halbleiterbauelemente sind bekannt und bedürfen keiner weiteren Erörterung. Das Verfahren an sich hat nun den Vorteil, dass Halbleiterbauelemente hergestellt werden können, deren Flipchipkontakte eine minimierte Schrittweite aufweisen können.
  • Ein zweites Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Flipchipkontakten weist die nachfolgenden Verfahrensschritte auf. Zunächst wird wieder ein Verdrahtungssubstrat mit einer Verdrahtungsstruktur auf seiner Oberseite und Durchkontakten zu Außenkontaktflächen auf seiner Unterseite hergestellt. Anschließend werden Halbleiterchips mit Flipchipkontakten auf der Oberseite der Halbleiterchips hergestellt, und schließlich wird eine Substanz aus einer thermisch stabilen Komponente und einer thermisch instabilen Komponente in einem Lösungsmittel für eine Polymerschaumschicht bereitgestellt. Diese Substanz wird auf die Oberseiten der Halbleiterchips unter Auffüllen der Zwischenräume zwischen den Flipchipkontakten aufgebracht.
  • Anschließend erfolgt nach kurzzeitigem Antrocknen der Substanz auf der Oberseite des Halbleiterchips und an den Oberseiten der Flipchipkontakte ein Bestücken des Verdrahtungssubstrats mit dem Halbleiterchip, unter stoffschlüssigem Verbinden der Flipchipkontakte mit Kontaktanschlussflächen der Verdrahtungsstruktur des Verdrahtungssubstrats und unter stoffschlüssigem Verbinden der Mischung für eine Polymerschaumschicht mit der Oberseite des Verdrahtungssubstrats. Beim stoffschlüssigen Verbinden oder kurz danach folgt ein Aufheizen der Anordnung aus Verdrahtungssubstrat, Halbleiterchip und dazwischen angeordneten Komponenten der Polymerschaumschicht auf eine Reaktionstemperatur, bei der gasförmige Reaktionsprodukte der thermisch instabilen Komponente gebildet werden und gleichzeitig eine Vorvernetzung und/oder eine Molekülkettenbildung der thermisch stabilen Komponenten untereinander zu einer Polymerschaumschicht und ein Anlagern und/oder ein Vernetzen der Reste der thermisch instabilen Komponente erfolgt.
  • Daran kann sich wieder ein Verpacken der Anordnung aus Verdrahtungssubstrat, Halbleiterchip und dazwischen angeordneter Polymerschaumschicht in ein Gehäuse unter Freilassen der Unterseite des Verdrahtungssubstrats anschließen. Abschließend werden noch Außenkontakte des Halbleiterbauteils auf die freiliegenden Außenkontaktflächen der Unterseite des Verdrahtungssubstrats aufgebracht.
  • Der Unterschied zu dem ersten Verfahren besteht darin, dass beim zweiten Verfahren der Volumenverlust durch flüchtige Komponenten der Mischung, wie Lösungsmitteln, durch bilden der geschlossenen Poren des Polymerschaummaterials ausgeglichen wird. Ein derartiger Ausgleich ist bei dem ersten Verfahren nicht unbedingt erforderlich, da die Oberseite aus Flipchipkontakten und dazwischen angeordneter Polymerschaumschicht nachträglich noch nivelliert werden kann, was bei der zweiten Ausführungsform des Verfahrens nicht mehr möglich ist.
  • Ein drittes Verfahrensbeispiel zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Flipchipkontakten weist die nachfolgenden Verfahrensschritte auf. Zunächst wird wieder ein Verdrahtungssubstrat mit einer Verdrahtungsstruktur auf seiner Oberseite und Durchkontakten zu seiner Unterseite hergestellt. Außerdem werden Halbleiterchips mit Flipchipkontakten auf ihren Oberseiten bereitgestellt. Anschließend wird das Verdrahtungssubstrat mit dem Halbleiterchip, unter stoffschlüssigem Verbinden der Flipchipkontakte mit Kontaktanschlussflächen der Verdrahtungsstruktur des Verdrahtungssubstrats und unter Ausbilden eines Zwischenraums zwischen den Oberseiten des Verdrahtungssubstrats und des Halbleiterchips bestückt.
  • Es steht also jetzt eine Anordnung aus Verdrahtungssubstrat und darauf angeordnetem Halbleiterchip zur Verfügung, wobei diese beiden Bauteilelemente, Halbleiterchip und Verdrahtungssubstrat, über die Flipchipkontakte mechanisch verbunden sind, jedoch dazwischen ein Zwischenraum vorherrscht, der die Gefahr birgt, dass unterschiedliche thermische Ausdehnungskoeffizienten Scherspannungen ausüben, die bis zum Kontaktverlust zwischen Flipchipkontakten und Halbleiterchip führen können. Dieser Zwischenraum wird erst jetzt mit einem Unterfüllmaterial aufgefüllt, wobei erfindungsgemäß zunächst eine Substanz aus einer thermisch stabilen Komponente und einer thermisch instabilen Komponente in einem Lösungsmittel für eine Polymerschaumschicht vorbereitet und hergestellt wird.
  • Anschließend wird die Substanz in den Zwischenraum zwischen den Oberseiten von Verdrahtungssubstrat und Halbleiterchip eingebracht, und schließlich wird die Anordnung aus Verdrahtungssubstrat, Halbleiterchip und dazwischen angeordneten Komponenten der Polymerschaumschicht auf eine Reaktionstemperatur aufgeheizt, bei der gasförmige Reaktionsprodukte der thermisch instabilen Komponente gebildet werden und gleichzeitig eine Vernetzung und/oder eine Molekülkettenbildung der thermisch stabilen Komponenten untereinander und ein Anlagern und/oder ein Vernetzen der Reste der thermisch instabilen Komponente erfolgt. Nachdem diese Anordnung nun durch eine geeignete Polymerschaumschicht verstärkt ist, kann ein Verpacken der Anordnung in ein Gehäuse erfolgen. Dazu werden Außenkontakte des Halbleiterbauteils auf freiliegenden Außenkontaktflächen der Unterseite des Verdrahtungssubstrats angebracht.
  • Auch bei diesem Verfahren muss darauf geachtet werden, dass der Volumenverlust beim Verdampfen des Lösungsmittels durch die Volumenzunahme beim Ausbilden der geschlossenen Poren der Polymerschaumschicht kompensiert wird. Außerdem setzt diese dritte Verfahrensvariante voraus, dass eine dünnflüssige Mischung gebildet wird, die über Kapillarwirkung den Zwischenraum zwischen Halbleiterchip und Verdrahtungssubstrat vollständig auffüllen kann, bis anschließend die Schaumbildungstemperatur wirkt.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens werden zum Herstellen des Verdrahtungssubstrats Verdrahtungsstrukturen auf der Oberseite und auf der Unterseite photolithographisch strukturiert. Die Verdrahtungsstruktur auf der Oberseite wird dabei mit Kontaktanschlussflächen für Flipchipkontakte zu dem Halbleiterchip ausgestattet. Dabei wird die Verdrahtungsstruktur so ausgelegt, dass die Kontaktanschlussflächen über Leiterbahnen mit Durchkontakten durch das Verdrahtungssubstrat verbunden werden, wobei auf der Unterseite Außenkontaktflächen für das Halbleiterbauteil vorgesehen werden. Diese Außenkontaktflächen stehen damit über die Leiterbahnen der Verdrahtungsstruktur, die auch auf der Unterseite vorgesehen werden können, mit den Durchkontakten elektrisch in Verbindung. Ein derartiges Verdrahtungssubstrat hat den Vorteil, dass die Positionierung der Außenkontakte des Halbleiterbauelements unabhängig von der Anordnung der Flipchipkontakte des Halbleiterchips vorgenommen werden kann.
  • Beim Bestücken des Verdrahtungssubstrats mit Halbleiterchips wird der Halbleiterchip mit seinen Flipchipkontakten auf den Kontaktanschlussflächen der Verdrahtungsstruktur in einer bevorzugten Durchführung des Verfahrens gelötet. Es kann jedoch auch die stoffschlüssige Verbindung durch einen Leitkleber hergestellt werden, der einerseits die mechanische Verbindung herstellt und andererseits für eine elektrische niederohmige Verbindung sorgt.
  • Vorzugsweise wird als thermisch stabile Komponente ein zyklisches Copolymer der Gruppe Polyimid, Polyphenylquinoxalin (PPQ) oder Polybenzhydrolimid eingesetzt. Diesen thermisch stabilen Komponenten kann als thermisch labile Komponente in Verbindung mit einem Polyimid ein Polypropylenoxid und/oder ein Polymethylmethacrylat zugesetzt werden. Dabei bildet beim Erreichen der Reaktionstemperatur bzw. der Schaumbildungstemperatur die labile Komponente ein flüchtiges Gas, und gleichzeitig reagiert der Rest der labilen Komponente mit dem zyklischen Copolymer, in diesem Fall mit dem Polyimid.
  • Wird hingegen als stabile Komponente ein Polyphenylquinoxalin eingesetzt, so kann als thermisch labile Komponente ein m-Oxytoluen und/oder Dimethylbenzol verwendet werden.
  • Als besonders geeignet für das Ausbilden einer Polymerschaumschicht als Unterfüllmaterial hat sich die Kombination aus einem thermisch stabilen Polybenzhydrolimid und einem thermisch labilen ditert-Butyl-Dikarbonat erwiesen. Dabei zersetzt sich die labile Komponente eines ditert-Butyl-Dikarbonats in gasförmige CO2-haltige Nanoporen, während der Rest des ditert-Butyl-Dikarbonats sich mit der thermisch stabilen Komponente Polybenzhydrolimid verbindet. Die Zersetzung des ditert-Butyl-Dikarbonats beginnt schon bei 150°C, während eine Copolymerisation und eine Aushärtung erst bei 200°C bis 280°C erfolgt, so dass mindestens eine Glasübergangstemperatur bei etwa 270°C erwartet werden kann. Dadurch ist die Möglichkeit gegeben, dass ein weites Temperaturfertigungsfenster für weitere Verfahrensschritte zur Verfügung steht und gleichzeitig eine niedrige relative Dielektrizitätskonstante von ungefähr 1,5 der Polymerschaumschicht mit Nanoporen erreicht werden kann.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt eines Halbleiterbauteils gemäß einer Ausführungsform der Erfindung;
  • 2 bis 5 zeigen anhand von schematischen Querschnitten durch einen Teilbereich des Halbleiterbauteils ein Herstellungsverfahren einer Polymerschaumschicht des Halbleiterbauteils;
  • 2 zeigt einen schematischen Querschnitt durch einer Teilbereich eines Halbleiterchips;
  • 3 zeigt einen schematischen Querschnitt durch den Teilbereich des Halbleiterchips gemäß 2 nach Aufbringen einer Mischung für eine Polymerschaumschicht;
  • 4 zeigt einen schematischen Querschnitt durch den Teilbereich des Halbleiterchips gemäß 3 nach Ausbilden der Polymerschaumschicht;
  • 5 zeigt einen schematischen Querschnitt durch den Teilbereich des Halbleiterchips gemäß 4 nach Aufbringen eines Verdrahtungssubstrats.
  • 1 zeigt einen schematischen Querschnitt eines Halbleiterbauteils 1 gemäß einer ersten Ausführungsform der Erfindung. Das Halbleiterbauteils 1 weist einen Halbleiterchip 2 auf, der auf seiner aktiven Oberseite 6 Kontaktflächen 25 besitzt, auf denen Flipchipkontakte 3 angeordnet sind. Die Flipchipkontakte 3 sind auf einem Verdrahtungssubstrat 8 angeordnet, das eine Verdrahtungsstruktur 7 aufweist, die an den Stellen, an denen die Flipchipkontakte 3 mit der Verdrahtungsstruktur 7 stoffschlüssig verbunden sind, Kontaktanschlussflächen 18 besitzt. Da der thermische Ausdehnungskoeffizient des Halbleitermaterials des Halbleiterchips 2 deut lich geringer ist als der thermische Ausdehnungskoeffizien des Verdrahtungssubstrats 8, kommt es bei thermischer Belastung des Halbleiterbauelements 1 zu Spannungen, welche die elektrische Verbindung zwischen Halbleiterchip 2 und Verdrahtungssubstrat 8 gefährden.
  • Zur Stützung der Flipchipkontakte 3 ist deshalb der Zwischenraum 5 zwischen der Oberseite 6 des Halbleiterchips 2 und der Oberseite 16 des Verdrahtungssubstrats 8 mit einem Unterfüllmaterial 26 aufgefüllt. Dieses Unterfüllmaterial 26 stützt mechanisch die Flipchipkontakte 3 und dämpft die Scherspannungen, die aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten zwischen Halbleiterchip 2 und Verdrahtungssubstrat 8 auftreten können. Ein konventionelles Unterfüllmaterial 26 hat jedoch den Nachteil, dass es insbesondere bei Hochfrequenzanwendungen ein Übersprechen bzw. ein hochfrequentes Koppeln der Signale, die über die Flipchipkontakte 3 geleitet werden, nur dann sicher verhindert, wenn ein Mindestabstand am eingehalten wird, so dass es zu derartigen Kopplungs- oder Übersprecheffekten nicht kommt. Dennoch ist es möglich, mit dem erfindungsgemäßen Halbleiterbauteil 1 Schrittweiten s zwischen den Flipchipkontakten 3 zu realisieren und minimale Abstände am zu erreichen, die mit herkömmaichen Unterfüllmaterialien nicht möglich sind. Dieses wird dadurch erreicht, dass anstelle eines massiven Unterfüllmaterials eine Polymerschaumschicht 4 vorgesehen ist, die eine Vielzahl von geschlossenen Nanoporen 27 aufweist, welche in ihrem mittleren Durchmesser deutlich kleiner sind als 2 μm.
  • Durch diese Nanoporen 27 werden relative Dielektrizitätskonstanten εr für die Polymerschaumschicht 4 erreicht, die unter 2 liegen und vorzugsweise nahezu 1,5 sind. Zumindest gilt dieser Wert für die hier eingesetzte Polymerschaumschicht, die sich aus einer Copolymerisation von stabilen zyklischen Polymeren und instabilen Polymerkomponenten zusammensetzt. Die instabilen Polymerkomponenten geben bei Erwärmung Gaspartikel ab, welche diese Nanoporen 27 bilden, und somit die relative Dielektrizitätskonstante εr des stabilen Polymers herabsetzen. Im einzelnen wird darauf noch in den nachfolgenden 2 bis 5 eingegangen.
  • Die hier eingesetzte Polymerschaumschicht 4 wurde für ein Halbleiterbauelement 1 verwendet, das neben den Kontaktanschlussflächen 18 auf der Oberseite 16 des Verdrahtungssubstrats 8 zusätzlich Leiterbahnen 22 aufweist, welche die Kontaktanschlussflächen 18 über Durchkontakte 14 mit Außenkontaktflächen 20 auf der Unterseite 17 des Verdrahtungssubstrats 8 verbinden. Diese Außenkontaktflächen 20 sind von einer Lötstopplackschicht 28 umgeben und weisen in dieser Ausführungsform der Erfindung als Außenkontakte 15 Lotkugeln 29 auf, die auf den Außenkontaktflächen 20 aufgelötet sind. Die Rückseite 30 des Halbleiterchips 2 sowie die Randseiten 9 und 10 des Halbleiterchips 2 und die Randseiten 11 und 12 der Polymerschamschicht 4 sind in einer Kunststoffgehäusemasse 19 eingebettet, welche auf der Oberseite 16 in Randbereichen des Verdrahtungssubstrats 8 angeordnet ist und ein schützendes Gehäuse 13 bildet, wobei die Unterseite 17 des Verdrahtungssubstrats 8 frei von der Kunststoffgehäusemasse 19 ist. Für Hochfrequenzanwendungen kann jedoch anstelle einer einbettenden Kunststoffgehäusemasse 19 ein Hohlraumgehäuse auf der Oberseite 16 des Verdrahtungssubstrats 8 angeordnet werden.
  • Außerdem kann die Rückseite 30 des Halbleiterchips 2 frei zugänglich sein, so dass auf der Rückseite 30 entsprechende Kühlkörper fixiert werden können. Auch das Verdrahtungssubstrat 8 selbst kann aus Keramik hergestellt sein, was die Hochfrequenzeigenschafen des Halbleiterbauteils 1 weiter verbessert. Für die Miniaturisierung eines derartigen Halbleiterbauteils 1 ist jedoch entscheidend, dass mit Hilfe der Polymerschaumschicht 4 nun der minimale Abstand am weiter vermindert werden kann, so dass entweder bei gleich bleibenden Dimensionen des Halbleiterchips 2 mehr Schaltungskomponenten und auch mehr Flipchipkontakte 3 angeordnet werden können oder die Halbleiterchips insgesamt in ihrer Größe verkleinert werden können.
  • Die 2 bis 5 zeigen anhand von schematischen Querschnitten durch einen Teilbereich 23 eines Halbleiterbautels 1 ein Herstellungsverfahren einer Polymerschaumschicht 4a als Unterfüllmaterial 26 des Halbleiterbauteils 1.
  • Dazu zeigt 2 einen schematischen Querschnitt durch einen Teilbereich 23 eines Halbleiterchips 2. Der Halbleiterchip 2 weist auf seiner Oberseite 6 Flipchipkontakte 3 in Form von Höckern auf, die sich über ein Außenmaß d auf Kontaktflächen 25 erstrecken. Da die Kontaktflächen 25 in diesem Beispiel eine größere Ausdehnung aufweisen als das Außenmaß d der Flipchipkontakte 3, ist für den minimalen Abstand am der Abstand zwischen den Kontaktflächen 25 entscheidend. Die Schrittweite s wird von der Mitte eines Flipchipkontakts 3 bis zur Mitte eines benachbarten Flipchipkontakts 3 definiert. Diese Schrittweite s kann folglich verkleinert werden gegenüber herkömmlichen Halbleiterbauelementen, wenn als Unterfüllmaterial die erfindungsgemäßen neuartigen Materialien eingesetzt werden.
  • 3 zeigt einen schematischen Querschnitt durch den Teilbereich 23 des Halbleiterchips 2 gemäß 2 nach Aufbringen einer Mischung 24 für eine Polymerschaumschicht, die bei Reaktionstemperatur aus den Komponenten der zwischen den Flipchipkontakten 3 eingebrachten Mischung 24 entstehen. Diese Mischung 24 besteht, wie oben bereits kurz erwähnt, aus einer stabilen Komponente und mindestens einer instabilen Komponente, wobei sich die instabile Komponente bei Erreichen einer Zersetzungs- oder Reaktionstemperatur aufspaltet in gasförmige Reaktionsprodukte und in Restreaktionsprodukte, die sich mit der stabilen Komponente verbinden und eventuell auch zu Vernetzungen führen. In diesem Ausführungsbeispiel der Erfindung wird als stabile Komponente Polybenzhydrolimid eingesetzt, während die instabile Komponente ein ditert-Butyl-Dikarbonat aufweist. Bei einer Reaktionstemperatur von ungefähr 150°C zersetzt sich die instabile Komponente ditert-Butyl-Dikarbonat in das gasförmige Kohlendioxid und Reste, welche sich an das thermisch stabile Polybenzhydrolimid anlagern. Daraus ergibt sich die in 4 gezeigte Prinzipskizze.
  • 4 zeigt einen schematischen Querschnitt durch den Teilbereich 23 des Halbleiterchips 2 gemäß 3 nach Ausbilden der Polymerschaumschicht 4 in den Zwischenräumen 21 zwischen den Flipchipkontakten 3. Dabei können die Flipchipkontakte 3 geringfügig aus der Polymerschaumschicht 4, wie hier gezeigt ist, herausragen, oder es wird die sich bildende Oberseite derart bearbeitet, dass die Flipchipkontakte 3 aus der Polymerschaumschicht 4 geringfügig herausragen. Ein derart präparierter Halbleiterchip 2 kann nun auf einem Verdrahtungssubstrat fixiert werden, was in 5 gezeigt wird.
  • 5 zeigt einen schematischen Querschnitt durch den Teilbereich 23 des Halbleiterchips 2 gemäß 4 nach Aufbringen eines Verdrahtungssubstrats 8. Dabei werden die Flipchipkontakte 3 auf Kontaktanschlussflächen 18 auf der Oberseite 16 des Verdrahtungssubstrats 8 nach einem Justageschritt aufgelötet. Bei Löttemperatur wird in dieser Ausführungsform der Erfindung gleichzeitig die stabile Komponente der Polymerschaumschicht 4 gehärtet, indem sich eine stärkere Vernetzung der Kettenmoleküle der Polymerschaumschicht 4 ausbildet. Dabei wird der Aufbau aus Halbleiterchip 2, Polymerschaumschicht 4 und Verdrahtungssubstrat 8 auf eine Temperatur von ca. 250°C aufgeheizt. Nach Fixierung der Flipchipkontakte 3 auf den Kontaktanschlussflächen 18 entsteht damit gleichzeitig ein Unterfüllmaterial, das thermomechanische Spannungen. aufnehmen kann und zusätzlich durch die geringe relative Dielektrizitätskonstante εr von ungefähr 1,5 einen geringeren Abstand am zwischen den Positionen der Flipchipkontakte 3, als bisher bekannt, zulässt.
    • 1
    Halbleiterbauteil
    2
    Halbleiterchip
    3
    Flipchipkontakt
    4
    Polymerschaumschicht
    5
    Zwischenraum
    6
    Oberseite des Halbleiterchips
    7
    Verdrahtungsstruktur
    8
    Verdrahtungssubstrat
    9
    Randseite des Halbleiterchips
    10
    Randseite des Halbleiterchips
    11
    Randseite der Polymerschaumschicht
    12
    Randseite der Polymerschaumschicht
    13
    Gehäuse
    14
    Durchkontakt
    15
    Außenkontakt
    16
    Oberseite des Verdrahtungssubstrats
    17
    Unterseite des Verdrahtungssubstrats
    18
    Kontaktanschlussfläche
    19
    Kunststoffgehäusemasse
    20
    Außenkontaktfläche
    21
    Zwischenräume zwischen Flipchipkontakten
    22
    Leiterbahn
    23
    Teilbereich
    24
    Mischung
    25
    Kontaktfläche
    26
    Unterfüllmaterial
    27
    Nanoporen
    28
    Lötstopplackschicht
    29
    Lotkugel
    30
    Rückseite des Halbleiterchips
    d
    Außenmaß der Flipchipkontakte
    s
    Schrittweite
    am
    minimaler Mindestabstand zwischen zwei Flipchipkontakten

Claims (27)

  1. Halbleiterbauteil mit Halbleiterchip (2) und Flipchipkontakten (3) auf der aktiven Oberseite des Halbleiterchips, wobei die Flipchipkontakte (3) in eine Polymerschaumschicht (4) eingebettet sind, wobei die Polymerschaumschicht (4) ein geschlossenporiges Material aufweist, und wobei die Polymerschaumschicht (4) einen Zwischenraum (5) zwischen der Oberseite (6) des Halbleiterchips (2) und einer Verdrahtungsstruktur (7) eines Verdrahtungssubstrats (8) auffüllt, und wobei mindestens die Randseiten (9, 10) des Halbleiterchips (1) und die Randseite (11, 12) der Polymerschaumschicht (4) auf dem Verdrahtungssubstrat (8) von einem Gehäuse (13) umgeben sind.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Polymerschaumschicht (4) eine relative Dielektrizitätskonstante εr zwischen 1 ≤ εr ≤ 2 aufweist.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Polymerschaumschicht (4) eine Porosität Pr in Prozent zwischen 10% ≤ Pr ≤ 50%, vorzugsweise zwischen 15% ≤ Pr ≤ 30% aufweist.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschaumschicht (4) eine Porengröße dp in Nanometern zwischen 5 nm ≤ dp ≤ 2000 nm, vorzugsweise zwischen 5 nm ≤ dp ≤ 100 nm aufweist.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschaumschicht (4) eine spezifische Dichte ρs zwischen 0,1 g·cm–3 ≤ ρs ≤ 1,5 g·cm–3, vorzugsweise zwischen 0,5 g·cm–3 ≤ ρs ≤ 1,5 g·cm–3 aufweist.
  6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschaumschicht (4) eine Glasübergangstemperatur Tg in °C zwischen 250°C ≤ Tg ≤ 450°C, vorzugsweise zwischen 350°C ≤ Tg ≤ 420°C aufweist.
  7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschaumschicht (4) eine Schaumbildungstemperatur Ts in °C zwischen 100°C ≤ Ts ≤ 400°C, vorzugsweise zwischen 150°C ≤ Ts ≤ 300°C aufweist.
  8. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschaumschicht (4) als stabile Komponente ein hydrozyklisches Polymer, vorzugsweise ein Polyimid oder ein Polyphenylquinoxalin oder ein Polybenzhydrolimid aufweist.
  9. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschaumschicht (4) als Unterfüllmaterial zwischen dem Halbleiterchip (2) und dem Verdrahtungssubstrat (7) keine Lunker aufweist, welche die Porengröße übersteigen.
  10. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der minimale Mindestabstand am zwischen zwei Flipchipkontakten (3) kleiner ist, als das größte Außenmaß d der Flipchipkontakte, wobei der Abstand am in Mikrometern vorzugsweise zwischen 10 μm ≤ am ≤ 25 μm liegt.
  11. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flipchipkontakte (3) in einer Schrittweite s angeordnet sind, die kleiner oder gleich dem doppelten Au- ßenmaß d der Flipchipkontakte ist.
  12. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (8) Durchkontakte (14) aufweist, über die Außenkontakte (15) des Halbleiterbauteils (1) mit den Flipchipkontakten (3) elektrisch in Verbindung stehen.
  13. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (8) mehrlagig ist, wobei Durchkontakte (14) Verdrahtungslagen untereinander und/oder mit Verdrahtungsstrukturen (7) auf der Oberseite (16) und/oder der Unterseite (17) des Verdrahtungssubstrats (8) elektrisch verbinden.
  14. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (8) auf seiner Unterseite (17) oberflächenmontierbare Außenkontakte (15) aufweist, die über Durchkontakte (14) mit Kontaktanschlussflächen (18) auf der Oberseite (16) des Verdrahtungssubstrats (8) elektrisch in Verbindung stehen, und wobei die Kontaktanschlussflächen (18) über die Flipchipkontakte (3) mit dem Halbleiterchip (2) elektrisch in Verbindung stehen.
  15. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gehäuse (13) eine mit Keramikpartikeln gefüllte Kunststoffgehäusemasse (19) aufweist, in die der Halbleiterchip (2) und teilweise das Verdrahtungssubstrat (8) sowie die Polymerschaumschicht (4) eingebettet sind.
  16. Halbleiterbauteil nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (8) ein Keramikmaterial aufweist.
  17. verfahren zur Herstellung eines Halbleiterbauteils (1) mit Halbleiterchip (2) und Flipchipkontakten (3), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Verdrahtungssubstrats (8) mit einer Verdrahtungsstruktur (7) auf seiner Oberseite (16) und Durchkontakten (14) zu Außenkontaktflächen (20) seiner Unterseite (17), – Herstellen eines Halbleiterwafers mit Halbleiterchippositionen und Flipchipkontakten (3) in den Halbleiterchippositionen auf der Oberseite des Halbleiterwafers, – Herstellen einer Substanz aus einer thermisch stabilen Komponente und mindestens einer thermisch instabilen Komponente in einem Lösungsmittel für eine Polymerschaumschicht (4), – Aufbringen der Substanz auf die Oberseite des Halbleiterwafers unter Auffüllen der Zwischenräume (21) zwischen den Flipchipkontakten (3) mit der Mischung für eine Polymerschaumschicht (4), – Aufheizen des Halbleiterwafers mit aufgebrachter Substanz der Polymerschaumschicht (4) auf eine Reaktionstemperatur, bei der gasförmige Reaktionsprodukte der thermisch instabilen Komponente gebildet werden und gleichzeitig eine Vernetzung und/oder eine Molekülkettenbildung der thermisch stabilen Komponenten untereinander zu einer Polymerschaum- schicht und ein Anlagern und/oder ein Vernetzen der Reste der thermisch instabilen Komponente erfolgt, – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips (2), – Bestücken des Verdrahtungssubstrats (8) mit den Halbleiterchips (2), unter stoffschlüssigem Verbinden der Flipchipkontakte (3) mit Kontaktanschlussflächen (18) der Verdrahtungsstruktur (7) des Verdrahtungssubstrats (8) in Halbleiterbauteilpositionen und unter stoffschlüssigem Verbinden der Polymerschaumschicht (4) mit der Oberseite (16) des Verdrahtungssubstrats (8), – Verpacken der Anordnung aus Verdrahtungssubstrat (8), Halbleiterchip (2) und dazwischen angeordneter Polymerschaumschicht (4) in ein Gehäuse (13) unter Freilassen der Unterseite (17) des Verdrahtungssubstrats (8), – Anbringen von Außenkontakten (14) des Halbleiterbauteils (1) auf freiliegende Außenkontaktflächen (20) der Unterseite (17) des Verdrahtungssubstrats (8).
  18. Verfahren zur Herstellung eines Halbleiterbauteils (1) mit Halbleiterchip (2) und Flipchipkontakten (3), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Verdrahtungssubstrats (8) mit einer Verdrahtungsstruktur (7) auf seiner Oberseite (16) und Durchkontakten (14) zu Außenkontaktflächen (20) seiner Unterseite (17), – Herstellen von Halbleiterchips (2) mit Flipchipkontakten (3) auf Oberseiten (6) der Halbleiterchips (2), – Herstellen einer Substanz aus einer thermisch stabilen Komponente und einer thermisch instabilen Komponente in einem Lösungsmittel für eine Polymeschaumschicht (4), – Aufbringen der Substanz auf die Oberseiten (6) der Halbleiterchips (2) unter Auffüllen der Zwischenräume (21) zwischen den Flipchipkontakten (3), – Bestücken des Verdrahtungssubstrats (8) mit dem Halbleiterchip (3), unter stoffschlüssigem Verbin- den der Flipchipkontakte (3) mit Kontaktanschlussflächen (18) der Verdrahtungsstruktur (7) des Verdrahtungssubstrats (8) und unter stoffschlüssigem Verbinden der Mischung für eine Polymerschaum schicht (4) mit der Oberseite (16) des Verdrahtungssubstrats (8), – Aufheizen einer Anordnung aus Verdrahtungssubstrat (8), Halbleiterchip (2) und dazwischen angeordneten Komponenten der Polymerschaumschicht (4) auf eine Reaktionstemperatur, bei der gasförmige Reaktionsprodukte der thermisch instabilen Komponente gebildet werden und gleichzeitig eine Vernetzung und/oder eine Molekülkettenbildung der thermisch stabilen Komponenten untereinander zu einer Polymerschaumschicht (4) und ein Anlagern und/oder ein Vernetzen der Reste der thermisch instabilen Komponente erfolgt, – Verpacken der Anordnung aus Verdrahtungssubstrat (8), Halbleiterchip (2) und dazwischen angeordneter Polymerschaumschicht (4) in ein Gehäuse (13) unter Freilassen der Unterseite (17) des Verdrahtungssubstrats (8), – Anbringen von Außenkontakten (15) des Halbleiterbauteils (1) auf freiliegende Außenkontaktflächen (20) der Unterseite (17) des Verdrahtungssubstrats (8).
  19. Verfahren zur Herstellung eines Halbleiterbauteils (1) mit Halbleiterchip (2) und Flipchipkontakten (3), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Verdrahtungssubstrats (8) mit ei- ner Verdrahtungsstruktur (7) auf seiner Oberseite (16) und Durchkontakten (14) zu seiner Unterseite (17), – Herstellen eines Halbleiterchips (2) mit Flipchipkontakten (3) auf seiner Oberseite (6), – Bestücken des Verdrahtungssubstrats (8) mit dem Halbleiterchip (2), unter stoffschlüssigem Verbinden der Flipchipkontakte (3) mit Kontaktanschlussflächen (18) der Verdrahtungsstruktur (7) des Verdrahtungssubstrats (8) und Ausbilden eines Zwischenraums (22) zwischen den Oberseiten (6, 16) von Verdrahtungssubstrat (8) und Halbleiterchip (2), – Herstellen einer Substanz aus einer thermisch stabilen Komponente und einer thermisch instabilen Komponente in einem Lösungsmittel für Polymerschaumschicht (4), – Einbringen der Substanz in den Zwischenraum (5) zwischen den Oberseiten (6, 16) von Verdrahtungssubstrat (8) und Halbleiterchip (2), – Aufheizen der Anordnung aus Verdrahtungssubstrat (8), Halbleiterchip (2) und dazwischen angeordneten Komponenten der Polymerschaumschicht (4) auf eine Reaktionstemperatur, bei der gasförmige Reaktionsprodukte der thermisch instabilen Komponente gebildet werden und gleichzeitig eine Vernetzung und/oder eine Molekülkettenbildung der thermisch stabilen Komponenten untereinander und ein Anlagern und/oder ein Vernetzen der Reste der thermisch instabilen Komponente erfolgt, – Verpacken der Anordnung in ein Gehäuse (13), – Anbringen von Außenkontakten (15) des Halbleiterbauteils (1) auf freiliegenden Außenkontaktflächen (20) der Unterseite (17) des Verdrahtungssubstrats (8)
  20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass zum Herstellen des Verdrahtungssubstrats (8) Verdrah tungsstrukturen (7) auf der Oberseite (16) und auf der Unterseite (17) photolithographisch strukturiert werden, wobei die Verdrahtungsstruktur (8) auf der Oberseite (16) mit Kontaktanschlussflächen (18) für Flipchipkontakte (3) zu dem Halbleiterchip (2) ausgestattet wird, wobei die Kontaktanschlussflächen (18) über Leiterbahnen (22) mit Durchkontakten (14) durch das Verdrahtungssubstrat (8) verbunden werden, und wobei auf der Unterseite (17) Außenkontaktflächen (20) für das Halbleiterbauteil (1) vorgesehen werden, die über Leiterbahnen der Verdrahtungsstruktur (7) der Unterseite (17) mit den Durchkontakten (14) elektrisch verbunden werden.
  21. Verfahren nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass zum Herstellen eines Halbleiterchips (2) zunächst ein Vielzahl von Halbleiterchippositionen eines Halbleiterwafers mit der Struktur des Halbleiterchips (2) versehen wird.
  22. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass beim Bestücken des Verdrahtungssubstrats (8) mit dem Halbleiterchip (2) der Halbleiterchip (2) mit seinen Flipchipkontakten (3) auf Kontaktanschlussflächen (18) der Verdrahtungsstruktur (8) gelötet wird.
  23. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass beim Bestücken des Verdrahtungssubstrats (8) mit Halbleiterchip (2) der Halbleiterchip (2) mit seinen Flipchipkontakten (3) auf Kontaktanschlussflächen (18) der Verdrahtungsstruktur (8) mit einem Leitkleber geklebt wird.
  24. Verfahren nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass als thermisch stabile Komponente ein zyklisches Copolymer der Gruppe Polyimid, Polyphenylquinoxalin (PPQ) oder Polybenzhydrolimid eingesetzt wird.
  25. Verfahren nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass als thermisch labile Komponente in Verbindung mit einem Polyimid ein Polypropylenoxid und/oder ein Polymethylmethacrylat eingesetzt wird.
  26. Verfahren nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, dass als thermisch labile Komponente in Verbindung mit einem Polyphenylquinoxalin ein m-Oxytoluen und Dimethylbenzol eingesetzt wird.
  27. Verfahren nach einem der Ansprüche 17 bis 26, dadurch gekennzeichnet, dass als thermisch labile Komponente in Verbindung mit einem Polybenzhydrolimid ein ditert-Butyl-Dikarbonat eingesetzt wird, wobei CO2-haltige Nanoporen bei der Zersetzung der thermisch labilen Komponente gebildet werden.
DE102006019992A 2006-04-26 2006-04-26 Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben Ceased DE102006019992A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006019992A DE102006019992A1 (de) 2006-04-26 2006-04-26 Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006019992A DE102006019992A1 (de) 2006-04-26 2006-04-26 Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben

Publications (1)

Publication Number Publication Date
DE102006019992A1 true DE102006019992A1 (de) 2007-07-12

Family

ID=38170041

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006019992A Ceased DE102006019992A1 (de) 2006-04-26 2006-04-26 Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben

Country Status (1)

Country Link
DE (1) DE102006019992A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1018527A2 (de) * 1998-12-09 2000-07-12 Applied Materials, Inc. Nano-poröse Kopolymerschichten mit niedriger dielektrischen Konstante
US6171887B1 (en) * 1996-02-28 2001-01-09 Kabushiki Kaisha Toshiba Semiconductor device for a face down bonding to a mounting substrate and a method of manufacturing the same
US6541865B2 (en) * 1999-11-16 2003-04-01 International Business Machines Corporation Porous dielectric material and electronic devices fabricated therewith
US20040234689A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Method of using pre-applied underfill encapsulant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171887B1 (en) * 1996-02-28 2001-01-09 Kabushiki Kaisha Toshiba Semiconductor device for a face down bonding to a mounting substrate and a method of manufacturing the same
EP1018527A2 (de) * 1998-12-09 2000-07-12 Applied Materials, Inc. Nano-poröse Kopolymerschichten mit niedriger dielektrischen Konstante
US6541865B2 (en) * 1999-11-16 2003-04-01 International Business Machines Corporation Porous dielectric material and electronic devices fabricated therewith
US20040234689A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Method of using pre-applied underfill encapsulant

Similar Documents

Publication Publication Date Title
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE10163799B4 (de) Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
EP2729965B1 (de) Verfahren zum herstellen eines halbleiterbauelements mit strukturierter sinterverbindungsschicht und halbleiterbauelement mit strukturierter sinterverbindungsschicht
DE10336171B3 (de) Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
DE102006001600B3 (de) Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102010040065B4 (de) Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
DE102007063301A1 (de) RF-Modulpackage
DE10206818A1 (de) Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben
DE102006001767A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102014107909A1 (de) Leiterplatten und Verfahren zu deren Herstellung
DE102014118464A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
DE10228593A1 (de) Elektronisches Bauteil mit einer Gehäusepackung
DE102015100771B4 (de) Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer
WO2012038127A1 (de) Multifunktionssensor als pop-mwlp
WO2016146522A1 (de) Komponententräger mit verwerfungsstabilisierungsstruktur
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE10245451A1 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102006019992A1 (de) Halbleiterbauteil mit Halbleiterchip und Flipchipkontakten und Verfahren zur Herstellung desselben
KR20040108563A (ko) 반도체 장치
EP2219211A1 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection