KR20040108563A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20040108563A
KR20040108563A KR1020040038413A KR20040038413A KR20040108563A KR 20040108563 A KR20040108563 A KR 20040108563A KR 1020040038413 A KR1020040038413 A KR 1020040038413A KR 20040038413 A KR20040038413 A KR 20040038413A KR 20040108563 A KR20040108563 A KR 20040108563A
Authority
KR
South Korea
Prior art keywords
support substrate
semiconductor device
electrode
substrate
semiconductor element
Prior art date
Application number
KR1020040038413A
Other languages
English (en)
Other versions
KR100629830B1 (ko
Inventor
미따기요시
Original Assignee
산요덴키가부시키가이샤
간또 산요 세미컨덕터즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 간또 산요 세미컨덕터즈 가부시끼가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040108563A publication Critical patent/KR20040108563A/ko
Application granted granted Critical
Publication of KR100629830B1 publication Critical patent/KR100629830B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

열 응력에 의한 파괴를 방지한 반도체 장치를 제공한다.
본 발명의 반도체 장치(10A)는 지지 기판(11)과, 지지 기판의 표면 및 이면에 형성되어 관통부(15)에 의해 접속된 표면 전극(13) 및 이면 전극(14)과, 지지 기판(11)의 표면에 고착되어 표면 전극(13)과 전기적으로 접속된 반도체 소자(16)와, 반도체 소자(16)를 밀봉하는 밀봉 수지(18)를 구비하고, 지지 기판(11)의 이면에는 홈(12)이 형성되는 구성으로 이루어져 있다. 따라서, 열 응력에 의해, 관통부(15)와 표면 전극(14)의 접속 지점, 또는 관통부(15)와 이면 전극(14)의 접속 지점에 크랙이 발생하는 것을 방지할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 지지 기판을 갖는 반도체 장치에 관한 것이다.
도 5를 참조하여, 종래의 실장 기판 및 반도체 장치 장치에 관하여 설명한다. 도 5의 (a)는 반도체 장치(100)의 단면도이고, 도 5의 (b)는 그 이면도이다(특허 문헌 1 참조).
도 5의 (a)를 참조하여, 유리 에폭시 등으로 이루어지는 지지 기판(101)의 상면에 구리박 등으로 이루어지는 전극(104)이 형성되어 있다. 또한 지지 기판(101)의 이면에는 이면 전극(105)이 형성되고, 비아 홀(106)에 의해 전극(104)과 접속되어 있다. 또한, 전극(104) 및 이면 전극(105)은 도금막에 의해 피복되어 있다.
반도체 소자(102)는 지지 기판(101) 상에 고착되고, 금속 세선(103)에 의해 전극(104)과 접속된다. 또한 반도체 소자(102)를 피복하도록 밀봉 수지(107)가 형성되어 있다.
도 5의 (b)를 참조하여, 지지 기판(101)의 이면에는, 외주부와 평행하게 2열로 정렬하여, 이면 전극(105)이 형성되어 있다.
특허 문헌 1 : 일본 특개평 11-233688호 공보(도 7 참조)
상술한 반도체 장치(100)에서는, 이면 전극(105)에 형성되는 납재를 개재하여 실장 기판에 실장된다. 그러나, 반도체 장치(100)에 내장되는 반도체 소자(102)와 실장 기판은 열팽창 계수가 크게 다르기 때문에, 온도 변화에 의해 열 응력이 발생한다. 종래에는, 이 열 응력의 완화를 지지 기판(101)이나 납재가 담당해왔다. 그러나, 지지 기판(101)에 의한 열 응력의 완화를 촉진시키기 위해서는, 지지 기판(101)을 두텁게 형성할 필요가 있고, 이것이 반도체 장치의 박형화를 저해하였다. 또한, 열 응력이 작용함으로써, 비아 홀(106)과 전극(104)의 접속부를 포함하는 접속 경로가 파괴되는 문제가 있었다.
본 발명은 상기한 문제점을 감안하여 구성된 것으로, 본 발명의 주된 목적은 열 응력에 의한 파괴를 방지한 반도체 장치를 제공하는 데에 있다.
도 1은 본 발명의 반도체 장치를 설명하는 단면도 (a), 이면도 (b).
도 2는 본 발명의 반도체 장치를 설명하는 단면도 (a), 단면 확대도 (b).
도 3은 본 발명의 반도체 장치를 설명하는 단면도.
도 4는 본 발명의 반도체 장치의 제조 방법을 설명하는 단면도 (a)-(d).
도 5는 종래의 반도체 장치를 설명하는 단면도 (a), 이면도 (b).
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 장치
11 : 지지 기판
12 : 홈
13 : 표면 전극
14 : 이면 전극
15 : 관통부
16 : 반도체 소자
17 : 금속 세선
18 : 밀봉 수지
19 : 접착제
20 : 실장 기판
21 : 도전로
본 발명은, 지지 기판과, 상기 지지 기판의 표면 및 이면에 형성되어 관통부에 의해 접속된 표면 전극 및 이면 전극과, 상기 지지 기판의 표면에 고착되어 상기 표면 전극과 전기적으로 접속된 반도체 소자와, 상기 반도체 소자를 밀봉하는 밀봉 수지를 구비하고, 상기 지지 기판의 이면에는 홈이 형성되는 것을 특징으로 한다.
또한 본 발명에 있어서, 상기 이면 전극은 상기 지지 기판의 이면에 매트릭스 형태로 형성되고, 상기 홈은 상기 이면 전극의 사이에 격자 형태로 형성되는 것을 특징으로 한다.
또한 본 발명에 있어서, 상기 홈은 상기 이면 전극 사이의 중간부에 형성되는 것을 특징으로 한다.
또한 본 발명에 있어서, 상기 이면 전극에 납재를 부착함으로써, 실장 기판에 실장되는 것을 특징으로 한다.
<실시 형태>
도 1을 참조하여, 본 발명의 반도체 장치(10)의 구성을 설명한다. 도 1의 (a)는 반도체 장치(10)의 단면도이고, 도 1의 (b)는 그 이면도이다.
도 1의 (a)을 참조하여, 본 발명의 반도체 장치(10A)는, 지지 기판(11)과, 지지 기판의 표면 및 이면에 형성되어 관통부(15)에 의해 접속된 표면 전극(13) 및 이면 전극(14)과, 지지 기판(11)의 표면에 고착되어 표면 전극(13)과 전기적으로 접속된 반도체 소자(16)와, 반도체 소자(16)를 밀봉하는 밀봉 수지(18)를 구비하고, 지지 기판(11)의 이면에는 홈(12)이 형성되는 구성으로 이루어져 있다. 이들 각 요소의 상세한 내용을 이하에 의해 설명한다.
지지 기판(11)은, 반도체 장치(10)의 각 구성 요소를 지지하는 기능을 갖고, 예를 들면 유리 에폭시 기판으로 이루어진다. 또한, 지지 기판(11)의 재료로서는 유리 에폭시 기판 이외라도 되고, 다른 유기 재료를 그 재료로 할 수도 있다. 또한, 여기서는 지지 기판(11)은 단층의 배선 구조를 갖지만, 다층의 배선 구조를 구성하는 지지 기판(11)이 구성되어도 된다.
표면 전극(13)은 도전성의 재료로 이루어지고, 지지 기판(11)의 표면에 형성된다. 표면 전극(13)은 금속 세선(17)이 접속되는 패드부를 형성하고, 또한 반도체 소자(16)의 하방에 배선되는 배선부도 구성하고 있다.
이면 전극(14)은 지지 기판(11)의 이면에 형성되고, 지지 기판(11)을 관통하는 관통부(15)를 개재하여 표면 전극(13)과 전기적으로 접속되어 있다.
반도체 소자(16)는 LSI(Large Scale Integration) 칩으로, 페이스 업이며, 접착제(19)를 개재하여 지지 기판(11)의 표면에 고착되어 있다. 그리고, 반도체 소자(16)의 추출 전극과 표면 전극(13)은, 금속 세선(17)을 개재하여 전기적으로 접속되어 있다. 또한, 반도체 소자 이외의 소자가 반도체 장치(10)에 내장되어도 된다.
밀봉 수지(18)는 반도체 소자(16), 금속 세선(17), 및 지지 기판(11)의 표면을 피복하고 있다. 또한, 밀봉 수지(18)는 기계적 강도의 향상 및 내습성의 향상을 위해, 무기 필러가 혼입된 차광성을 채용할 수 있다. 밀봉 수지(18)에 이용하는 수지로서는, 열가소성 수지 또는 열경화성 수지 양쪽을 전반적으로 채용할 수 있다.
홈(12)은 지지 기판(11)의 이면을 하프 스크라이브함으로써 형성되고, 이면 전극(14) 사이의 중간 부근에 형성된다. 도 1의 (b)를 참조하여, 이면 전극(14)은 BGA(Ball Grid Array)나 LGA(Land Grid Array) 구조를 실현할 수 있도록, 매트릭스 형태로 형성되어 있다. 그리고, 홈(12)은 각 행 및 각 열의 이면 전극(14) 사이에, 격자 형태로 형성되어 있다.
도 2를 참조하여, 상기한 반도체 소자(14)의 실장 구조를 설명한다. 도 2의 (a)를 참조하여, 실장 기판(20)의 표면에는 도전로(21)가 형성되어 있다. 그리고,이면 전극(14)의 이면에 부착된 납재(22)를 개재하여, 실장 기판(20)의 도전로(21)와 반도체 장치(10)가 접속되어 있다. 여기서, 납재(22)로서는 땜납 등을 채용할 수 있다.
반도체 장치(10)에 내장되는 반도체 소자(16)와 실장 기판(20)에서는, 열팽창 계수가 크게 상이하다. 구체적으로는, 반도체 소자(16)의 열 팽창 계수는 2ppm 정도이고, 실장 기판(20)이 수지제인 경우에는 그 열팽창 계수는 20ppm 정도이다. 따라서, 사용 상황 하의 온도 변화에 의해, 반도체 장치(10) 및 실장 기판(20)이 가열된 경우, 반도체 소자(16)보다 실장 기판(20)쪽이 큰 팽창량을 나타낸다. 따라서, 반도체 소자(16)와 실장 기판(20)의 사이에 개재하는, 도전로(21), 납재(22), 이면 전극(14), 관통부(15), 지지 기판(11), 및 표면 전극(13)에는 열 응력이 발생한다. 본 발명에서는 지지 기판(11)에 홈(12)을 형성함으로써, 이 열 응력을 저감하고 있다.
도 2의 (b)을 참조하여, 홈(12)에 대하여 상세히 설명한다. 상술한 바와 같이, 반도체 소자(16)의 열팽창 계수는, 실장 기판의 10분의 1 정도이다. 따라서, 반도체 소자(16)와 실장 기판(20) 양쪽이 온도 상승한 경우, 반도체 소자(16)에 비하여 실장 기판(20)이 크게 팽창하기 때문에, 지지 기판(11)이나 관통부(15)에 큰 열 응력이 발생한다. 구체적으로는, 지지 기판(11)이나 관통부(15)에 가로 방향의 전단력(剪斷力)이 작용한다. 본 발명에서는, 지지 기판(11)에 홈을 형성하고, 이면 전극(14)이 형성되는 지점의 근방의 지지 기판을 가동(可動)으로 함으로써, 지지 기판(11)이나 관통부(15)에 작용하는 열 응력을 저감시키고 있다. 도 2를 참조하여, 홈(12)이 형성된 지점의 지지 기판(11)은, 우측 방향으로 변형되어 있다. 이와 같이, 열 응력이 작용했을 때에, 이면 전극(14)이 형성된 지점의 지지 기판(11)을 가로 방향으로 가동으로 하기 위해서, 홈(12)은 형성되어 있다. 지지 기판(11)을 부분적으로 가동으로 함으로써, 관통부(15)와 표면 전극(13)의 접속 지점, 또는 관통부(15)와 이면 전극(14)의 접속 지점이 박리하는 것을 방지할 수 있다.
또한, 반도체 장치(10)와 실장 기판(20)의 사이에 큰 열 응력이 작용한 경우에도, 이면 전극(14) 부근의 지지 기판이 가로 방향으로 가동이므로, 그 열 응력은 흡수된다. 또한, 종래의 반도체 장치에서는 상기한 열 응력을 흡수하기 위해서, 지지 기판을 두껍게 형성하였지만, 본 발명의 구성에 의해, 지지 기판(11)을 얇게 할 수 있다. 상기한 설명에서는, 홈(12)은 지지 기판(11)의 두께 도중까지 형성되지만, 지지 기판(11)이 분리되는 정도의 깊이까지 홈(12)을 형성해도 된다.
도 3을 참조하여, 다른 형태의 반도체 장치(10B)의 구성을 설명한다. 반도체 장치(10B)의 기본적인 구성은, 도 1을 참조하여 설명한 반도체 장치와 마찬가지이며, 상이점은 반도체 소자(16)가 페이스 다운으로 플립 칩 실장되어 있는 점에 있다. 이와 같은 구성을 갖는 반도체 장치(10B)의 경우에도, 상기한 홈(12)의 형성에 의한 효과를 발휘할 수 있다.
도 4를 참조하여, 반도체 장치(10B)의 제조 방법을 설명한다. 도 4의 (a)를 참조하여, 지지 기판(11)의 표면 및 이면에, 표면 전극(13) 및 이면 전극(14)을 형성한다. 표면 전극(13) 및 이면 전극(14)은 지지 기판(11)을 관통하여 형성된 관통부(15)에 의해 전기적으로 접속되어 있다.
도 4의 (b)를 참조하여, 접착제(19)를 개재하여 반도체 소자(16)의 고착을 행하고, 반도체 소자(16)의 전극과 표면 전극(14)을 금속 세선(17)에 의해 전기적으로 접속한다.
도 4의 (c)를 참조하여, 반도체 소자(16) 및 금속 세선(17)이 피복되도록, 밀봉 수지(18)를 형성한다. 밀봉 수지(18)의 형성 방법으로는, 트랜스퍼 몰드, 주입(injection) 몰드, 포팅 등을 고려할 수 있다.
도 4의 (d)를 참조하여, 다이싱블레이드를 이용하여 지지 기판(11)의 이면을 하프 스크라이브함으로써, 홈(12)을 형성한다. 홈(12)의 깊이는 지지 기판(11)의 두께보다도 얕게 형성한다. 그리고, 각 반도체 장치의 경계선으로 밀봉 수지(18) 및 지지 기판(11)을 분할함으로써, 예를 들면 도 1에 도시한 바와 같은 반도체 장치(10)가 완성된다. 여기서, 홈(12)의 형성은 도 4의 (a)에 도시하는 공정에서 행해도 된다. 또한, 다이싱 이외의 방법에 의해 홈(12)을 형성해도 된다. 구체적으로는, 에칭이나 레이저 등의 제거 방법에 의해 홈(12)을 형성할 수 있다.
본 발명에서는, 이하에 도시한 바와 같은 효과를 나타낼 수 있다.
지지 기판(11)의 이면에 홈(12)을 형성하였기 때문에, 반도체 소자(16)와 실장 기판(20)의 열팽창 계수의 차에 의해 지지 기판(11)에 열 응력이 작용한 경우에도, 지지 기판(11)을 부분적으로 가동으로 함으로써, 발생하는 열 응력을 저감시킬 수 있다. 따라서, 열 응력에 의해, 관통부(15)와 표면 전극(14)의 접속 지점, 또는 관통부(15)와 이면 전극(14)의 접속 지점에 크랙이 발생하는 것을 방지할 수 있다.
또한, 홈(12)이 형성된 지지 기판(11)에 의해 열 응력의 흡수를 행하기 때문에, 반도체 장치(10)와 실장 기판(20)을 접속하는 납재(22)에 작용하는 응력을 완화시킬 수 있다.
또한, 홈(12)을 지지 기판(11)에 형성함으로써, 반도체 장치(10)를 실장할 때에 납재(22)끼리 단락하는 것을 방지할 수 있다. 따라서, 솔더 레지스트를 형성하지 않아도, 납재(22)의 단락을 방지할 수 있다.

Claims (4)

  1. 지지 기판과, 상기 지지 기판의 표면 및 이면에 형성되고 관통부에 의해 접속된 표면 전극 및 이면 전극과, 상기 지지 기판의 표면에 고착되고 상기 표면 전극과 전기적으로 접속된 반도체 소자와, 상기 반도체 소자를 밀봉하는 밀봉 수지를 구비하고,
    상기 지지 기판의 이면에는 홈이 형성되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 이면 전극은 상기 지지 기판의 이면에 매트릭스 형태로 형성되고, 상기 홈은 상기 이면 전극 사이에 격자 형태로 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 홈은 상기 이면 전극 사이의 중간부에 형성되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 이면 전극에 납재를 부착함으로써, 실장 기판에 실장되는 것을 특징으로 하는 반도체 장치.
KR1020040038413A 2003-06-05 2004-05-28 반도체 장치 KR100629830B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003160892A JP2004363379A (ja) 2003-06-05 2003-06-05 半導体装置
JPJP-P-2003-00160892 2003-06-05

Publications (2)

Publication Number Publication Date
KR20040108563A true KR20040108563A (ko) 2004-12-24
KR100629830B1 KR100629830B1 (ko) 2006-09-29

Family

ID=34053537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038413A KR100629830B1 (ko) 2003-06-05 2004-05-28 반도체 장치

Country Status (4)

Country Link
JP (1) JP2004363379A (ko)
KR (1) KR100629830B1 (ko)
CN (1) CN100336208C (ko)
TW (1) TWI251451B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050387A (ko) * 2012-10-19 2014-04-29 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655735B2 (ja) * 2005-04-20 2011-03-23 パナソニック電工株式会社 Ｌｅｄユニット
JP4614818B2 (ja) * 2005-05-09 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
JP4678241B2 (ja) * 2005-05-31 2011-04-27 富士フイルム株式会社 樹脂配線基板
US8227840B2 (en) * 2010-11-24 2012-07-24 Nanya Technology Corp. Integrated circuit device and method of forming the same
JP2015177116A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体装置
CN110312363B (zh) * 2019-06-24 2020-10-16 维沃移动通信有限公司 一种印刷电路板组件及终端
CN110957277B (zh) * 2019-08-20 2021-02-12 中腾微网(深圳)科技有限公司 一种逆变器电力系统及其制造方法
FR3117303B1 (fr) * 2020-12-09 2023-01-06 Safran Electronics & Defense Réduction des zones de contraintes dans les joints brasés d’une carte électronique
WO2022131156A1 (ja) * 2020-12-16 2022-06-23 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842478B2 (ja) * 1999-02-26 2006-11-08 京セラ株式会社 半導体素子実装配線基板の実装構造
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050387A (ko) * 2012-10-19 2014-04-29 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법

Also Published As

Publication number Publication date
JP2004363379A (ja) 2004-12-24
TW200505302A (en) 2005-02-01
CN100336208C (zh) 2007-09-05
CN1574303A (zh) 2005-02-02
TWI251451B (en) 2006-03-11
KR100629830B1 (ko) 2006-09-29

Similar Documents

Publication Publication Date Title
US7266888B2 (en) Method for fabricating a warpage-preventive circuit board
US7968799B2 (en) Interposer, electrical package, and contact structure and fabricating method thereof
JP5143451B2 (ja) 半導体装置及びその製造方法
US7361972B2 (en) Chip packaging structure for improving reliability
TWI487041B (zh) 封裝載板及其製作方法
US6816385B1 (en) Compliant laminate connector
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US20080043447A1 (en) Semiconductor package having laser-embedded terminals
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
US10660227B2 (en) Electronic module and method of manufacturing electronic module
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR100629830B1 (ko) 반도체 장치
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
JP6840310B2 (ja) 密封電子モジュールのウェーハスケール製造のための工程
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
KR102207270B1 (ko) 반도체 패키지 및 그 제조방법
US10863626B1 (en) Electronic package carrier structure thereof, and method for fabricating the carrier structure
JP3178405B2 (ja) 熱応力を緩和した積層半導体装置モジュール
US20050224933A1 (en) Thermally enhanced component interposer: finger and net structures
KR20020003512A (ko) 반도체 장치 및 그 제조 방법
JP2007234662A (ja) 複数個取り配線基板
JP2020150172A (ja) 半導体装置
KR100526244B1 (ko) 흡습방지형 파워 엠프 모듈및 이를 제조하는 방법
KR100608348B1 (ko) 적층 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee