JP2007036229A - アンダーフィルでコートされた半導体上のソルダーバンプを露出するための方法 - Google Patents

アンダーフィルでコートされた半導体上のソルダーバンプを露出するための方法 Download PDF

Info

Publication number
JP2007036229A
JP2007036229A JP2006197663A JP2006197663A JP2007036229A JP 2007036229 A JP2007036229 A JP 2007036229A JP 2006197663 A JP2006197663 A JP 2006197663A JP 2006197663 A JP2006197663 A JP 2006197663A JP 2007036229 A JP2007036229 A JP 2007036229A
Authority
JP
Japan
Prior art keywords
underfill
semiconductor
substrate
bumps
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006197663A
Other languages
English (en)
Inventor
Raghunandan Chaware
ラグナンダン・チャワレ
Christopher Dominic
クリストファー・ドミニク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Starch and Chemical Investment Holding Corp
Original Assignee
National Starch and Chemical Investment Holding Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Starch and Chemical Investment Holding Corp filed Critical National Starch and Chemical Investment Holding Corp
Publication of JP2007036229A publication Critical patent/JP2007036229A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 ソルベントフリーアンダーフィルを、基板に取り付ける前の、表面にソルダーバンプのアレイを有する半導体ウェハー又はダイに施す方法であって、バンプを露出する際のアンダーフィル層の除去に関する従来の問題を解決する。
【解決手段】 表面にソルダーバンプのアレイを有する半導体上にソルベントフリーアンダーフィルを施す方法であって、(i)半導体上に圧縮できる状態のアンダーフィルを用意し、(ii)アンダーフィルをコンプライアント表面と接触させ、十分な圧力をかけてバンプを露出させ、(iii)場合によって、アンダーフィルを硬化して固体状態にし、(iv)コンプライアント表面を除去することを含む方法。
【選択図】 なし

Description

発明の詳細な説明
発明の分野
本発明はソルベントフリーアンダーフィルを基板に取り付ける前の半導体ウェハー又はダイに施す方法に関する。これは一般にプレアプライド（pre-applied）アンダーフィルと呼ばれる。
発明の背景
半導体アセンブリの構築において、半導体ダイまたはチップは基板に電気的且つ機械的に取付けられる。取り付け方法の１つにおいて、電気的端子パッドおよび回路を含むダイの面（アクティブフェース）がソルダーの堆積物によってバンプ処理（bumped）される。これらソルダーバンプは、整列化（aligned）され、基板上の対応する端子と接触させられる。ソルダーはその融点または「再流動」温度に加熱されて、半導体ダイおよび基板の間の機械的な支持および電気的な相互接続を可能にするソルダー接合部を形成する。
ダイと基板との間の熱膨張係数（ＣＴＥ）の相違は、ダイと基板との間の空間が一般にアンダーフィルとして知られる強化材で充填されＣＴＥの差異によって生じる応力を吸収するようにすることをしばしば要求する。そのようなアンダーフィル材料は一般に少なくとも３つの異なる方法を使用して施される。
「毛細管流動」として知られる方法において、半導体ダイはソルダー相互接続を通じて基板に取付けられ、半導体ダイおよび基板の間に存在する隙間の端付近にアンダーフィル材料を施す。アンダーフィルは毛細管作用によって隙間へ引き込まれ、その後硬化される。
「非流動」として知られる方法において、アンダーフィル材料は基板上に施され、半導体チップまたはダイが基板上に搭載される。この搭載は、ソルダーの再流動による接続の前にチップ上のソルダーバンプが基板上の対応するパッドと接触するように行われる。典型的には、アンダーフィルはソルダー再流動工程の間に硬化されるが、追加の硬化工程が求められる場合もある。非流動組立はまた熱圧縮接合法を使用して行うこともできる。この方法において非流動アンダーフィルは基板上に施され、ダイが基板上に搭載され、熱および圧力がダイおよび／または基板に施されて再流動および相互接続が完了する。圧力および熱を施すと、アンダーフィルは流動し、フィレット（fillet）となり、ソルダーバンプをパッドと相互接続可能にする。アンダーフィルは追加の硬化工程を要求されてもよい。
毛細管および非流動アンダーフィル法は、それらがダイレベルで行われるという事実に起因して時間を消費する方法となっている。非流動系の別の主要な欠点は、非流動アンダーフィルが充填系である場合、充填材はソルダー処理（soldering）を妨害し得るということである。さらに、非流動法は、今日では標準的である表面搭載技術設備を使用するプロセスに代えて、必要とされている熱圧縮接合法を支持するために新しい工業的な基本設備を必要とする。
「プレアプライド」として知られる方法は、ソルダーでバンプ処理されたシリコンウェハー全体のアクティブサイド上にアンダーフィルを施し、その段階でウェハーを個々のダイに分離することを含む。「プレアプライド」法の１つの重要な利点は、基板にダイを取り付けるために標準的な「ピックアンドプレイス」装置を使用できることである。
重要なことは、プレアプライドアンダーフィルが、固体層を形成するために溶媒が除去されおよび／またはアンダーフィルが部分的に硬化されなければならないという溶媒に基づく接着系に依存していることである。溶媒が除去されおよび／または部分的に硬化されるこのプロセスは、Ｂ段階処理として知られる。アンダーフィルがＢ段階処理された後、ウェハーは個々のチップに切断される（diced）。いくつかの操作において、シリコンを制御された厚さに薄くするための背面研削プロセスを、分離プロセスよりも先に行うことができる。アクティブフェース上のソルダーボールは基板上の端子と整列化され、チップが基板上に配置される。ソルダーが再流動されて電気的相互接続が形成される。ソルダーの再流動の際にアンダーフィルが完全に硬化しない場合、別のアンダーフィル硬化工程を続いて行うことができる。
ダイとウェハーレベルのアンダーフィルとのアセンブリを採用する現在のプロセスを図１に示す。このウェハーレベルのプロセスは、毛細管流動および非流動を超える利点を有するが、それはいくつかの欠点を有する。Ｂ段階処理条件が最適化されていない場合、ウェハーレベルのアンダーフィルにおける残留溶媒が再流動の際に放出され、ボイド（void）を生成し（これらは最後に不良デバイスをもたらす）、良好なソルダー接続を妨害し（コールドソルダー接合（cold solder joints）をもたらす）、またはアンダーフィルと接触しない領域（ノンウェット（non-wet））を生成し得る。さらに、アンダーフィル層の厚さが２００マイクロメーターを超えて増加するときには、アンダーフィルから溶媒を除去することが非常に困難になる。再流動の際に残留溶媒が気化し、ボイドやノンウェットを生成する。溶媒の除去はプロセスにおける追加の工程であり、除去される溶媒は環境に配慮した方法で処分されなければならない。
本発明は米国仮出願第60/638,337号に記載されており、２００マイクロメーター以上のコーティングを可能にするソルベントフリーウェハーレベルアンダーフィルのための方法及び組成物を提供し、そして図２に示される。標準的なピックアンドプレイス（pick and place）装置を使用してバンプを露出しダイの取付及び電気的相互接続を可能にするために、この方法ではアンダーフィルの層を除去することが必要である。アンダーフィルの除去は、機械的摩耗、化学的エッチングなどの多くの方法を使用して達成されることができる。しかし、このアンダーフィル層の除去は問題となることがある。機械的研削はかなり積極的に行う必要があり、ウエット法はソルダーボールが溶融し、汚れるかもしれない熱の発生が最小限となるように行う必要がある。この方法における工程は、廃棄されなければならない汚染されたウェハーを生じさせ、水分感受性のプロセスに水分を導入する。化学的エッチングは溶媒の廃棄物を生じるので、そのような廃棄物は環境に配慮する最近の傾向においては処分されなければならない。
幾つかの場合において、熱圧縮接着法として知られる方法を採用するならば、ダイはバンプを覆うアンダーフィル層を除去することなく基板に取り付けられてもよい。しかし、この方法のためには当業界で標準的ではない特別な装置を購入する必要があり、その使用はプレアプライドアンダーフィルコーティングの正味コスト利益を低減する。
発明の概要
本発明は、アンダーフィルをプレスするためのコンプライアント材料を使用してアンダーフィルでコートされた半導体上のソルダーバンプを露出する方法を提供することによって上記の問題を解決する。この方法はダイ又はウェハーレベルのいずれでも利用できる。
本方法の主な利点は、それによって露出したバンプがもたらされることである。そのようなバンプは標準的な「ピックアンドプレイス」装置を使用して取付操作を行って、基板上の端子に直接取り付けることができる。これによって熱圧縮接着を使用したり、コートされた半導体から過剰なアンダーフィルを除去する必要がなくなる。
発明の詳細な記述
本発明は、表面にソルダーバンプのアレイを有する半導体上にソルベントフリーアンダーフィルを施す方法である。この方法は、(ａ)半導体上に圧縮できる状態でアンダーフィルを用意し、(ｂ)アンダーフィルをコンプライアント表面と接触させ、十分な圧力をかけてバンプを露出させ、(ｃ)場合によって、アンダーフィルを硬化して固体状態にし、(ｄ)コンプライアント表面を除去する、ことを含む。
第一の態様において、アンダーフィルは固体として半導体上に堆積される。その固体の形態は、半導体の表面にわたりコーティングを与えることができるものである必要があり、粉末、粒状物、フィルム、又はシートで達成できるように厚さ及び組成が実質的に均一である。固体アンダーフィルは、その後、接触式、対流式、又は赤外線式などの慣用の加熱方法によって溶融することにより圧縮できる状態に変えられる。使用する塗布方法に応じて、半導体は、室温に、又は室温と接着剤の塗布温度との間の温度に加熱することができる。
第二の態様において、アンダーフィルは半導体上に液体として堆積される。その液体状態は室温で液体のアンダーフィルを使用することによって、又は室温で固体のアンダーフィルをその融点以上の温度に予備加熱することによって達成することができる。採用されるこの液体塗布法は厚さ及び組成が実質的に均一である層状で半導体上に液体アンダーフィルを分布させることができるものでなければならない。均一な層状の液体アンダーフィルを施すことは１以上の技術によって達成されることができる。慣用の技術としては、ステンシル印刷、スクリーン印刷、「ホットメルト」印刷、ジェッティング、スピンコーティング、射出成形、トランスファー成形などが挙げられる。使用される塗布方法に応じて、半導体は室温でもよいし、又は室温と接着剤の塗布温度との間の温度に加熱してもよい。
アンダーフィルが半導体上に堆積され、液体状態としておき、そのコートされた半導体に真空を施すことによってそのアンダーフィルから閉じ込められていた空気を除去することができる。これは場合によって採用される工程であって、その利用は使用される特定のアンダーフィル、堆積方法、バンプのレイアウト及び高さ等の要因に依存する。求められる真空の程度はアンダーフィルの粘度及び閉じ込められている空気の量に依存し、過度の実験を行うことなく現場の作業員によって決定されることができる。
本発明のコンプライアント表面は、次のような材料を含む。即ち、その材料は、半導体上のバンプを、それらを平らにすることなくその材料へとインデントすることを可能にし、バンプの頂部表面の下及び周囲にアンダーフィルをプレスすることができる材料である。選ばれるコンプライアント材料は、利用される特定の製造条件に合わせて設定され、バンプの冶金学的硬度、採用されるプロセス温度、アンダーフィルのレオロジーなどの要因に依存する。ショアーＡ硬度が４５〜８０の範囲内の材料が適切であるが、より硬い又はより軟らかい材料もアセンブリの構造及び製造条件に応じて使用できる。
コンプライアント材料の層は、それが求められるバンプ露出高さよりも厚ければ、いかなる厚さとすることもできる。求められるバンプ露出量は、バンプの高さの３〜２０％の範囲であり、そして、それはピックアンドプレイス装置上のカメラがアライメントの目的のためにバンプを認識できるのに十分であるべきであり、十分なバンプ金属が露出して再流動しボンドパッドとソルダー接合を形成することができるようなものであるべきである。最適なバンプ露出量は過度の実験無しで特定の操作のために現場の作業員によって決定されることができる。
コンプライアント材料はまた、特定の製造環境において使用されるプロセス温度に耐えるものであることが必要であり、その選択は過度の実験無しで現場の作業員によって行うことができる範囲内のものである。好ましい態様において、コンプライアント材料は本質的にアンダーフィル及びバンプから剥離可能であるが、コンプライアント材料に塗布するシリコーン剥離性コーティングなどの二次材料を、アンダーフィルがコンプライアント材料に粘着するのを防ぐために使用することができる。好ましい態様において、コンプライアント材料は半導体から剥離された後は元の形に戻り、同じ材料を繰り返し使用することができる。シリコーンゴムは、この挙動を示すコンプライアント材料の一例である。しかし、望むなら、形状が元に戻らないコンプライアント材料を使用して、一回の使用後に廃棄することもできる。このような挙動を示すコンプライアント材料としては、マイラー（mylar）又はポリエチレンシートが挙げられるが、これに限定されない。
コンプライアント表面は正圧又は負圧を使用してアンダーフィル及びバンプに対してプレスされる。求められる圧の量は、バンプの冶金学的硬度、アンダーフィルのレオロジーなどの要因に依存する。５０〜３５０ｋＰａの範囲が代表的に使用される。
コンプライアント表面を適用する際に、コートされた半導体は室温でもよいし、採用する特定のアンダーフィル組成物に応じて必要ならば加熱されてもよい。
好ましい態様において、アンダーフィルは圧力を取り除く前に固体状態へ硬化される。これは一般により均一なアンダーフィル表面を与え、アンダーフィルがコンプライアント層に粘着することを最小にする。アンダーフィルの固化は、好ましくは、アンダーフィルを周囲条件（ambient condition）又は冷却された環境に曝露することによって、アンダーフィルの融点以下にコートされた半導体を冷却することによって達成される。固化はまた、アンダーフィルを部分的に硬化すること又はＢ段階処理すること（B-staging）によって達成することもできる。あるいはまた、コンプライアント層はアンダーフィルを固化する前に除去することもできる。
アンダーフィルがこのように施された後、露出したソルダーバンプ上にアンダーフィルの非常に薄い層が残っていてもよい。冶金学及び使用される加工装置に応じて、多くの場合、このアンダーフィルの薄い層は基板上の端子パッドとのソルダー接合の適正な形成を妨げない。半導体はその後慣用のフリップチップダイ取付法を使用して加工されることができる。しかし、幾つかの場合において、このアンダーフィル材料の薄い層は除去されることが望ましいか又は除去されることが必要であり、これは、穏やかな条件の機械的摩滅法又は化学エッチング法を使用して達成できる。
本発明のアンダーフィルプロセスを図３に示す。
実施例
コートされた半導体ウェハーを、比較のために３つの異なるプロセスを使用して作製した。全ての例に関して、ウェハーは、１．３ｍｍのピッチで配置された３５０〜４００マイクロメートル高さの共晶（Ｓｎ６３Ｐｂ３７）ソルダーバンプを有する８インチ直径、７５０マイクロメートル厚さのシリコンであった。全ての例において使用されたアンダーフィルは室温で固体であり、９０〜１１０℃で溶融するエポキシベースの組成物であった。
例１（比較例）
上記ウェハーを標準的なホットプリント法を使用してコートした。この方法では、接着剤が１２０℃の温度に予備加熱され、スキージ及びステンレススチールステンシル（３５０〜４００マイクロメートル厚）を使用してウェハー上に印刷された。このウェハーはその後アンダーフィルが固化するまで周囲条件（ambient conditions）に曝露され、コートされたウェハーの断面が光学顕微鏡を使用して観察された。その断面には、図４に示されるように、ソルダーバンプの頂部の上に明確に識別できるアンダーフィル層が示されている。同様な方法でコートされた別のウェハーを基板に取り付けるために個々のダイに切断した（singulated）。しかし、標準的なピックアンドプレイス装置であるMetcal 1500 rework station上で使用した場合、その装置の光学的認識システムがダイ上のソルダーボールを検出することができず、それゆえ、そのダイは基板上に整列及び配置することができなかった。ソルダーボールをカバーするアンダーフィル層が厚すぎてピックアンドプレイス装置を使用して基板に取り付けることができなかった。
例２（比較例）
上記ウェハーを標準的なホットパウダーコーティング法を使用してコートした。この例では、ウェハーが１２０℃に加熱され、アンダーフィルのパウダーフォームがウェハーの表面上にゆっくりと振りかけられた。この施用をアンダーフィルがソルダーバンプを完全に覆うように十分な材料が付着するまで続けた。このコートされたウェハーは周囲条件に冷却され、コートされたウェハーの断面が光学顕微鏡を使用して観察された。その断面には、図５に示されるように、ソルダーバンプの頂部の上に明確に識別できるアンダーフィル層が示されている。同様な方法でコートされた別のウェハーを基板に取り付けるために個々のダイに切断した（singulated）。しかし、標準的なピックアンドプレイス装置であるMetcal 1500 rework station上で使用した場合、その装置の光学的認識システムがダイ上のソルダーボールを検出することができず、それゆえ、そのダイは基板上に整列及び配置することができなかった。ソルダーボールをカバーするアンダーフィル層が厚すぎてピックアンドプレイス装置を使用して基板に取り付けることができなかった。
例３（本発明）
上記ウェハーを本発明の方法を使用してコートした。本例で使用したコンプライアント材料は、１／１６”厚、６０〜８０のショアーＡデュロメーター硬度を有するガラス繊維強化シリコーンゴムシートであった。このコンプライアント材料シートをプラテンに取付け、プレス装置として使用した。上述したホットパウダーコーティング法を使用してウェハーにアンダーフィルを施した。コートしたウェハーが９０℃〜１２０℃で保持される間、コンプライアント材料はプレス装置を使用して約５０ｋＰａの圧力で、７分間、コートされたウェハーに対してプレスされた。そのアセンブリは周囲温度に冷却され、その後プレスアセンブリは除去された。コートされたウェハーの断面を光学顕微鏡を使用して観察した。その断面は、図６に示されるように、アンダーフィル全体に突出しているソルダーバンプを示している。バンプの上には非常に薄い残留層のみが残っている。
例４（本発明）
上記ウェハーを例３に示されるような本発明の方法を使用してコートした。プレスアセンブリを除去した後、コートされたウェハーを７×７ｍｍダイに切断し、アンダーフィル除去工程無しでソルダー接合を形成することができるかどうか検証するためにそのダイを基板に取り付けた。この試験に使用した基板は、試験ダイ上のソルダーバンプと同じようにして配置された共晶ソルダーパッドを有する銅板だった。市販のフラクシング剤をパッドの高さ（約１８０〜２２０マクロメートル）で基板上に印刷した。その後ダイは基板上のソルダーパッドと整列化するように配置され、Metcal 1500 rework stationを使用して室温で取り付けられた。その後アセンブリは、ソルダーの液相線以上である６０〜９０秒の２２０℃ピーク温度プロファイルを使用して再流動された。得られたアセンブリをその後切断し、その断面を光学顕微鏡で観察した。取付後のアセンブリの断面である図７に示すように、ソルダーボールは再流動され、冶金学的接合を基板上のボンドパッドと共に形成した。
図１は現在のプレアプライド組立法を示す図である。 図２はホットメルト印刷法及びアンダーフィルを除去してバンプを露出する操作を示す図である。 図３は本発明のアンダーフィル塗布方法を示す図である。 図４は実施例１の断面、ホットプリント法を示す図である。 図５は実施例２の断面、ホットパウダーコーティング法を示す図である。 図６は実施例３の断面、本発明の方法を示す図である。 図７は基板に取り付けた後の実施例４の断面、本発明の方法を示す図である。

Claims (7)

  1. 表面にソルダーバンプのアレイを有する半導体上にソルベントフリーアンダーフィルを施す方法であって、
    (i)半導体上に圧縮できる状態のアンダーフィルを用意し、
    (ii)アンダーフィルをコンプライアント表面と接触させ、十分な圧力をかけてバンプを露出させ、
    (iii)場合によって、アンダーフィルを硬化して固体状態にし、
    (iv)コンプライアント表面を除去する
    ことを含む方法。
  2. アンダーフィルがそれを固体粉末として半導体上に堆積することによって与えられ、溶融によって圧縮できる状態に変化させられる、請求項１の方法。
  3. アンダーフィルが液体として半導体上に堆積される、請求項１の方法。
  4. アンダーフィルが硬化性エポキシ樹脂である、請求項１の方法。
  5. コンプライアント表面がシリコーンゴムである、請求項１の方法。
  6. 半導体がシリコンダイである、請求項１の方法。
  7. 半導体がシリコンウェハーである、請求項１の方法。
JP2006197663A 2005-07-22 2006-07-20 アンダーフィルでコートされた半導体上のソルダーバンプを露出するための方法 Pending JP2007036229A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/168,236 US7338842B2 (en) 2005-07-22 2005-07-22 Process for exposing solder bumps on an underfill coated semiconductor

Publications (1)

Publication Number Publication Date
JP2007036229A true JP2007036229A (ja) 2007-02-08

Family

ID=37434331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197663A Pending JP2007036229A (ja) 2005-07-22 2006-07-20 アンダーフィルでコートされた半導体上のソルダーバンプを露出するための方法

Country Status (7)

Country Link
US (1) US7338842B2 (ja)
EP (1) EP1746642A3 (ja)
JP (1) JP2007036229A (ja)
KR (1) KR20070012237A (ja)
CN (1) CN1901150A (ja)
SG (1) SG129406A1 (ja)
TW (1) TW200721328A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014091744A (ja) * 2012-10-31 2014-05-19 3M Innovative Properties Co アンダーフィル組成物、半導体装置およびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7273768B2 (en) * 2005-08-30 2007-09-25 Mutual-Pak Technology Co. Ltd. Wafer-level package and IC module assembly method for the wafer-level package
US7666321B2 (en) * 2006-09-26 2010-02-23 United Microelectronics Corp. Method for decapsulating package
US7576000B2 (en) * 2006-12-22 2009-08-18 Palo Alto Research Center Incorporated Molded dielectric layer in print-patterned electronic circuits
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
EP2359395B1 (en) * 2008-11-25 2013-08-14 Lord Corporation Methods for protecting a die surface with photocurable materials
US8450412B2 (en) 2009-12-22 2013-05-28 Sabic Innovative Plastics Ip B.V. Flame retardant polyamide composition, method, and article
US10483132B2 (en) 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US9627229B2 (en) * 2013-06-27 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming trench and disposing semiconductor die over substrate to control outward flow of underfill material
US10169499B2 (en) 2015-07-14 2019-01-01 International Business Machines Corporation Thermoset resin flow models for printed circuit board laminates
CN110828327A (zh) * 2018-08-13 2020-02-21 鹏鼎控股(深圳)股份有限公司 组件的电性连接方法和设备
CN109755197A (zh) * 2019-01-14 2019-05-14 苏州通富超威半导体有限公司 封装结构及其形成方法
US11270972B2 (en) 2019-06-12 2022-03-08 Nxp B.V. Package with conductive underfill ground plane

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US638337A (en) 1899-02-08 1899-12-05 Julius C Jadicke Leather-grading machine.
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP2830852B2 (ja) * 1996-08-08 1998-12-02 松下電器産業株式会社 電子部品実装方法
US6179198B1 (en) * 1996-09-18 2001-01-30 Matsushita Electric Industrial Co., Ltd. Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps
KR100467897B1 (ko) * 1996-12-24 2005-01-24 닛토덴코 가부시키가이샤 반도체 장치 및 이의 제조방법
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP3971541B2 (ja) * 1999-12-24 2007-09-05 富士通株式会社 半導体装置の製造方法及びこの方法に用いる分割金型
KR100546372B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
US20060134901A1 (en) * 2004-12-22 2006-06-22 National Starch And Chemical Investment Holding Corporation Hot-Melt Underfill Composition and Methos of Application

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014091744A (ja) * 2012-10-31 2014-05-19 3M Innovative Properties Co アンダーフィル組成物、半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20070012237A (ko) 2007-01-25
US7338842B2 (en) 2008-03-04
TW200721328A (en) 2007-06-01
US20070020815A1 (en) 2007-01-25
EP1746642A2 (en) 2007-01-24
SG129406A1 (en) 2007-02-26
CN1901150A (zh) 2007-01-24
EP1746642A3 (en) 2008-06-04

Similar Documents

Publication Publication Date Title
US7338842B2 (en) Process for exposing solder bumps on an underfill coated semiconductor
US7170185B1 (en) Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding
JP3928753B2 (ja) マルチチップ実装法、および接着剤付チップの製造方法
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
JP3326382B2 (ja) 半導体装置の製造方法
JP2022009941A (ja) 電子部品装置の製造方法及び電子部品装置
US20050028361A1 (en) Integrated underfill process for bumped chip assembly
JP4179312B2 (ja) 半導体装置の実装方法、半導体装置
JP4131681B2 (ja) 半導体装置の製造方法
US6341418B1 (en) Method for direct chip attach by solder bumps and an underfill layer
JP5090610B2 (ja) フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
US20070102827A1 (en) Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
KR100723532B1 (ko) 도전성 범프 형성용 몰드, 그 몰드 제조방법, 및 그몰드를 이용한 웨이퍼에 범프 형성방법
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
JP4148434B2 (ja) 半導体装置の製法
US8183697B2 (en) Apparatus and methods of forming an interconnect between a workpiece and substrate
JP5018455B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
US9343420B2 (en) Universal solder joints for 3D packaging
JP2012004603A (ja) 半導体装置の実装構造、半導体装置の実装方法及び基板
JP4876882B2 (ja) フリップチップ実装方法
KR20210076493A (ko) 열가소성 수지를 포함하는 군집형 이방성 도전 접착 필름, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법
TWI751483B (zh) 半導體封裝之製造方法
JP6119239B2 (ja) 電子装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
TW512502B (en) Method for forming a wafer level chip scale package, and package formed thereby