JPH0582055B2 - - Google Patents

Info

Publication number
JPH0582055B2
JPH0582055B2 JP1010110A JP1011089A JPH0582055B2 JP H0582055 B2 JPH0582055 B2 JP H0582055B2 JP 1010110 A JP1010110 A JP 1010110A JP 1011089 A JP1011089 A JP 1011089A JP H0582055 B2 JPH0582055 B2 JP H0582055B2
Authority
JP
Japan
Prior art keywords
carrier
decal
flexible membrane
electronic device
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1010110A
Other languages
English (en)
Other versions
JPH01270327A (ja
Inventor
Suteibun Kanpaaman Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01270327A publication Critical patent/JPH01270327A/ja
Publication of JPH0582055B2 publication Critical patent/JPH0582055B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、可撓膜キヤリアの一表面上に印刷配
線された配線リード端子にはんだ付けされた電子
デバイスから成る可撓膜電子デバイス・キヤリ
ア、すなわち、デカル、を剛性回路基板上に特定
のキヤリア工具を用いて取付ける方法および回路
基板の取付けられているデカルを上記キヤリア工
具を用いて回路基板から分離する方法に関する。
本発明の好ましい態様では、可撓膜電子部品キ
ヤリアは、半導体チツプを装着し、リード・ボン
デイング・パツドを形成した可撓膜半導体チツ
プ・キヤリアである。
Ｂ 従来技術 電子回路パツケージ、特に比較的薄い可撓膜キ
ヤリアを使用する電子回路パツケージの製作に
は、細心の注意が必要である。たとえば、米国特
許第4231154号明細書では、電子部品を装着し、
それをリード・ボンデイング・パツドによつて基
板に接着した、ポリイミド等の可撓膜キヤリアを
使用した種類の電子回路パツケージ組立体につい
て論じている。
電子部品を装着した可撓膜キヤリアは、一般に
「デカル」と呼ばれている。デカルを回路板や回
路カード等、所期の基板に接着する前に、可撓膜
キヤリアを適切に扱うことができるような形で支
持する個別のキヤリア・フレーム上でデカルを形
成させる。接着は、デカルのリード・パツドを、
基板上の対応するパツドに接触させた後、接合部
を加熱してリフローさせることによつて行なう。
ただし、接着を行なうには、リードは基板に対し
て平坦でなければならない。そのためには、キヤ
リア・フレームが平坦であり、デカル表面に欠陥
がなく、基板にチツプを収容するための凹部があ
ることが必要である（たとえば第２図参照）。
これらの要件のため、デカル、基板またはキヤ
リア・フレームの表面は欠陥があると、接着の際
に問題が生じ、適切に製作されなかつた製品を廃
棄になければならないことになる。さらに、デカ
ルは極めて薄く非常に柔軟であるため、損傷を与
えないように注意深く取り扱う必要がある。
さらに、欠陥のある可撓膜部品キヤリアまたは
電子部品を、集積回路板や集積回路カード等の基
板から除去して、回路板や回路カードを再使用可
能にすることは、極めて困難である。たとえば、
キヤリアと基板との接着が粘着性であり、キヤリ
アが可撓性であるため、パツケージを適切に取り
扱つて、カードや回路板に再使用に適さなくなる
ような損傷を与えずに、キヤリア及び部品を回路
カードや回路板から完全に除去することは困難で
ある。
さらに、従来の製法では、可撓膜キヤリアを基
板と接着した後、分離するまで、フレームにキヤ
リアをつけたままにしておく必要がある。しか
し、この手順は、第２図に示すようにデカルと基
板の形状に制約があるため、望ましくない。ま
た、従来の製法は、部品を個別に生産する場合に
しか適していない。
Ｃ 発明が解決しようとする問題点 本発明によれば、可撓膜電子部品キヤリアを基
板と接着する前に、支持フレームを除去すること
が可能になる。さらに、本発明によれば、従来技
術のようなチツプを収容するための凹部を必要と
する基板ではなく、平坦な基板に使用することが
可能になる。また、本発明によればデカルの表面
の欠陥も、支持フレームの平坦性からの逸脱も許
容される。
さらに、接着前にデカルを支持フレームから除
去できるため、第２の応力緩和のためのリフロー
が不要になり、したがつて処理工程の経済性が改
善される。また、本発明によれば、部品を自動的
に取り扱うこと、及びマルチアツプ方式でデカル
を製造することが可能になる。
Ｄ 問題点を解決するための手段 本発明によれば、一表面上に配線リードが印刷
配線され、その一部の配線リード端子上に電子バ
イスがフエース・ボンデングされ、残余の配線リ
ード端子上にリード・ボンデイグ・パツドが形成
されて支持フレームで保持されている可撓性薄膜
（可撓膜電子デバイス・キヤリアまたは可撓膜キ
ヤリアと呼ぶ）、すなわちデカル、を剛性回路基
板上に装着したり、または回路基板から分離した
りする際に特殊のキヤリア工具を使用する。この
キヤリア工具は、内壁に多数の吸気孔を有する実
質的に角柱状の形態をなしており、その先端面が
平坦面でありその中央部に電子デバイスを含む可
撓膜キヤリア部分を収容しうる大きさの凹状キヤ
ビテイが設けられている。このキヤビテイの外周
辺に沿つて加熱素子、さらに、その外周辺に沿つ
て多数の吸気孔が並設されている。
このようなキヤリア工具を用いてデカルを回路
基板上に装着する本発明の方法は次の段階を含
む。
上記デカル上の電子デバイスおよびリード・ボ
ンデイング・パツド位置に対応するデカルの裏面
位置に上記キヤリア工具のキヤビテイおよび加熱
素子が各々整列するようにキヤリア工具に関して
デカル配置する段階、 上記内壁の吸気孔および上記先端平坦面の吸気
孔を介してデカルの裏面を吸引してデカルをキヤ
リア工具の上記先端平坦面およびキヤビテイ位置
に吸着して保持する段階、 上記キヤリア工具に保持されている上記デカル
の周辺部に位置する上記支持フレームを含む可撓
膜の部分を切断して分離する段階、 上記リード・ボンデイング・パツドが回路基板
の所定回路端子に接触するように上記デカルを平
坦状の回路基板上に配置する段階、 上記キヤリア工具の加熱素子に通電することに
よりデカルを基板上にはんだ付けする段階、 上記吸気を遮断してキヤリア工具をデカルから
引離す段階、 より成る。
一方、デカルを基板から分離する本発明の方法
は、次の段階を含む。
主平面上に電子デバイスが取り付けられ、さら
に該主平面にはリード・ボンデイグ・パツドが設
けられている可撓膜電子デバイス・キヤリアが接
着されている回路基板から該可撓膜電子デバイ
ス・キヤリアを分離するための方法であつて、 上記可撓膜キヤリアに付着される電子デバイス
を収容するに十分な深さの凹状キヤビテイをも
ち、該キヤビテイの表面は該電子デバイスと接触
可能になされ、該キヤビテイの周辺部分は、該可
撓膜のリード・ボンテイング領域と接触可能にな
され、該キヤビテイの表面には、該可撓膜キヤリ
アと、該可撓膜キヤリアに付着された電子デバイ
スを保持するべき吸引を行なうための開口が設け
られ、さらに上記可撓膜キヤリアの上記リード・
ボンデイング・パツドに接触可能である加熱エレ
メントを設けられれなる本体部分を有する工具の
該キヤビテイ表面に接触させるように、上記可撓
膜キヤリアを配置する段階、 上記可撓膜キヤリアを所望の位置に保持するた
めに上記工具を上記開口を介して吸気する段階、 上記可撓膜キヤリアのリード・ボンデイング領
域を加熱する段階、 上記可撓膜キヤリアを上記基板から分離するた
めに上記工具を引き上げる段階、 上記吸気を遮断する段階、 から成る回路基板に接着している可撓膜電子デバ
イス・キヤリアの分離方法。
Ｅ 実施例 第２図は、半導体チツプを取り付けたデカル
を、支持基板上に接着する従来技術の構成を示
す。具体的には、はんだボンド３でチツプ２を接
着したデカル１を、デカルのパツド５を基板４の
対応するパツド６に接触させることにより、基板
４に接着させる。次にデカルと基板とを加熱し
て、接合部をリフローさせる。図に示すように、
リードは基板に対して平坦でなければならず、そ
のためには、デカルのキヤリア・フレームが平坦
であり、デカルの表面に欠陥がなく、基板にチツ
プを受けるための凹部７を有する必要がある。
第１図は、本発明による取付け具の概略図であ
る。取付け具の概略図である。取付け具１０は、
フリツト化した青銅等、適当な構造材料で作成し
た壁部１１を有する。また、取付け具１０は、取
付け具の中央部付近に凹部１２を有する。凹部１
２は、半導体チツプを収容するのに十分な深さを
有する。取付け具１０の表面１３は実質的に平坦
で、後で取り付けるデカルに対して減圧するため
の穴１４を有する。この真空により、デカルは所
定の位置に保持される。取付け具の外周部の内側
にも、真空を容易に得るための穴１５が設けてあ
る。穴１４，１５を設ける代りに、取付け具を多
孔質の材料で作成して減圧手段としてもよい。取
付け具表面の周辺部に、加熱エレメント１６があ
る。この加熱エレメント１６は、リードを加熱し
て、デカルを基板に接着させたり、すでに形成し
た部品のボンドを軟化させて、基板から皮膜を除
去する。
第３ａ図ないし第３ｃ図は、本発明の取付け具
を使用して、可撓膜電子部品キヤリアを基板上に
装着する方法を示す。具体的には、第３ａ図は、
取付け具１０を反転した形で示す。支持フレーム
２１中の可撓膜電子部品キヤリア２０が、電子部
品２２を装着した状態で、取付け具１０の下に置
いてある。キヤリア２０は、ボンデイング・パツ
ド２３も有する。キヤリア２０の電子部品２２か
ら離れた側の表面は、取付け具１０と接触させる
ために、取付け具１０に向けて置いてある。可撓
膜キヤリアすなわちデカルを吸引させるために真
空にし、これによりチツプ等の電子部品を取付け
具の凹部内に保持する（第３６図）。次にダイ
（図示せず）を使つて、可撓膜キヤリアから支持
フレームを除去する。必要があれば、デカル２０
を基板２４に正確に整合させるために、既知の光
学システム、たとえば光学的分離装置（図示せ
ず）を使用する。次に、取付け具でデカル２０を
基板２４に圧着させ、同時に取付け具の周囲に設
けた加熱コイル１６によつて、キヤリア及び基板
の各リード・ボンデイング区域（２３及び２５）
を加熱して、キヤリアを基板を接着させる（第３
Ｃ図）。この熱によつてはんだがリフローし、基
板とキヤリアの間に強固な接着を生じさせる。電
子部品２２は基板２４に接触している。次に、真
空を解除して、取付け具を引き上げる。このよう
にして、基板に装着し接着したデカルが得られ
る。
代表的なはんだは、Pb−Snはんだで、融点が
約185℃のSn63％、Pb37％のものや、融点が約
320℃のSn10％、Pb90％のものなどがある。
第４ａ図及び第４ｂ図は、本発明の取付け具
を、両面チツプ・キヤリア３０と共に用いたとこ
ろを示す。具体的には、第４ａ図は、取付け具１
０を反転した形で示す。支持フレーム２１に取り
付けた可撓膜電子部品キヤリア３０が、電子部品
３１を装着した状態で、取付け具１０の下に置い
てある。キヤリア３０は、リード・ボンデイン
グ・パツド３２も有する。キヤリア３０の電子部
品３１に近い側の表面は、取付け具１０と接触さ
せるために、取付け具に向けて置いてある。可撓
膜キヤリアすなわちデカルを吸引させるために真
空にし、これによりチツプ等の電子部品を取付け
具の凹部内に保持する。次にダイ（図示せず）を
使つて、可撓膜キヤリアから支持フレームを除去
する。必要があれば、デカル３０を基板２４に正
確に整合させるために（第４ｂ図参照）、既知の
光学システム、たとえば光学的分離装置（図示せ
ず）を使用する。次に、取付け具でデカル３０を
基板２４に圧着させ、同時に取付け具の周囲に設
けた加熱コイル１６によつて、キヤリア及び基板
の各リード・ボンデイング区域（３２及び３３）
を加熱して、キヤリアを基板に接着させる。この
熱によつてはんだがリフローし、基板とキヤリア
の間に強固な接着を生じさせる。電子部品３１は
基板２４に接触している。次に、真空を解放し
て、取付け具を引き上げる。このようにして基板
に取り付け接着したデカルが得られる。
さらに、本発明の取付け具を使つて、可撓膜電
子部品キヤリアを接着した基板から、キヤリアを
取り除くことができる。そうすることが望ましい
のは、欠陥のある部品を回収して、キヤリアを基
板から除去した後で基板を再使用するときであ
る。この方法は、キヤリアに接着した基板が取付
け具から離れた位置にくるように、可撓膜電子部
品キヤリアを本発明の取付け具に接触させること
を含んでいる。次に、取付け具を介して減圧し、
可撓膜電子部品キヤリアを所期の位置に支持す
る。取付け具の周辺部に設けた加熱エレメントに
よつて可撓膜キヤリアのリード・ボンデイング区
域を加熱し、ボンデイング・パツドの材料を溶融
させる。
次に取付け具を引き上げ、キヤリアを基板から
分離した後、真空を解除する。
本発明に使用するデカルすなわち電子部品キヤ
リアは、たとえば米国特許第4231154号明細書に
開示されたものである。具体的には、好ましい可
撓性キヤリアは、一般に厚みが約0.5ミクロンな
いし約50ミクロン、好ましくは約５ないし約10ミ
クロンの、薄いポリイミド基板である。支持フレ
ームは、一般にチタン等の比較的剛性の材料であ
る。ポリイミドとチツプを溶着させる基板は、一
般にセラミツク材料やエポキシ回路板等の剛性基
板、及びポリイミド等の可撓膜である。
Ｆ 発明の効果 以上述べたように、本発明によれば、可撓膜電
子部品キヤリアを基板と接着する前に、可撓膜電
子部品キヤリアから支持フレームを除去すること
が可能になる。
【図面の簡単な説明】
第１図は、本発明の取付け具の等角図、第２図
は、従来技術による電子回路パツケージの構成の
概略図、第３ａ図ないし第３ｃ図、及び第４ａ図
と第４ｂ図は、本発明の取付け具を使つて基板上
にキヤリアを装着する方法を示す概略図である。 １……デカル、２……チツプ、３……ソルダ・
ポンド、４……基板、１０……取付け具、１２…
…凹部、１４，１５……穴、１６……加熱エレメ
ント、２０，３０……可撓膜電子部品キヤリア、
２２，３１……電子部品、２４……基板。

Claims (1)

  1. 【特許請求の範囲】 １ 一表面上に配線リードが印刷配線され、その
    一部の配線リード端子上に電子デバイスがフエー
    ス・ボンデングされ、残余の配線リード端子上に
    はんだ被膜のリード・ボンデング・パツドが形成
    され、支持フレームで保持されている可撓性薄膜
    の電子デバイス・キヤリア（以後デカルと呼ぶ）
    を準備する段階、 内壁に多数の吸気孔を有する実質的に角柱状の
    形態であり、その先端面が平坦面であると共にそ
    の中心部に電子デバイスを含むデカル部分を収容
    しうる大きさの凹状のキヤビテイが設けられてお
    り、そのキヤビテイの外周辺に沿つて加熱素子、
    さらにその外周辺につて多数の吸気孔が並設され
    ているキヤリア工具を準備する段階、 上記デカル上の電子デバイスおよびリード・ボ
    ンデイング・パツド位置に対応するデカルの裏面
    位置に上記キヤリア工具のキヤビテイおよび加熱
    素子が各々整列するようにキヤリア工具に関して
    デカルを配置する段階、 上記内壁の吸気孔および上記先端平坦面の吸気
    孔を介してデカルの裏面を吸引してデカルをキヤ
    リア工具の上記先端平坦面およびキヤビテイ位置
    に吸着して保持する段階、 上記キヤリア工具に保持されている上記デカル
    の周辺部に位置する上記支持フレームを含む可撓
    膜の部分を切断して分離する段階、 上記リード・ボンデイング・パツドが回路基板
    の所定回路端子に接触するように上記デカルを平
    坦状の回路基板上に配置する段階、 上記キヤリア工具の加熱素子に通電することに
    よりデカルを基板上にはんだ付けする段階、 上記吸気を遮断してキヤリア工具をデカルから
    引離す段階、 から成る可撓膜電子デバイス・キヤリアの取付方
    法。 ２ 主平面上に電子デバイスが取り付けられ、さ
    らに該主平面にはリード・ボンデイグ・パツドが
    設けられている可撓膜電子デバイス・キヤリアが
    接着されている回路基板から該可撓膜電子デバイ
    ス・キヤリアを分離するための方法であつて、 上記可撓膜キヤリアに付着される電子デバイス
    を収容するに十分な深さの凹状キヤビテイをも
    ち、該キヤビテイの表面は該電子デバイスと接触
    可能になされ、該キヤビテイの周辺部分は、該可
    撓膜のリード・ボンテイング領域と接触可能にな
    され、該キヤビテイの表面には、該可撓膜キヤリ
    アと、該可撓膜キヤリアに付着された電子デバイ
    スを保持するべき吸引を行なうための開口が設け
    られ、さらに上記可撓膜キヤリアの上記リード・
    ボンデイング・パツドに接触可能である加熱エレ
    メントを設けられれてなる本体部分を有する工具
    の該キヤビテイ表面に接触させるように、上記可
    撓膜キヤリアを配置する段階、 上記可撓膜キヤリアを所望の位置に保持するた
    めに上記工具を上記開口を介して吸気する段階、 上記可撓膜キヤリアのリード・ボンデイング領
    域を加熱する段階、 上記可撓膜キヤリアを上記基板から分離するた
    めに上記工具を引き上げる段階、 上記吸気を遮断する段階、 から成る回路基板に接着している可撓膜電子デバ
    イス・キヤリアの分離方法。
JP1010110A 1988-04-20 1989-01-20 可撓膜電子デバイス・キャリアの取付方法及びその分離方法 Granted JPH01270327A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/183,948 US4835847A (en) 1988-04-20 1988-04-20 Method and apparatus for mounting a flexible film electronic device carrier on a substrate
US183948 1988-04-20

Publications (2)

Publication Number Publication Date
JPH01270327A JPH01270327A (ja) 1989-10-27
JPH0582055B2 true JPH0582055B2 (ja) 1993-11-17

Family

ID=22674971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1010110A Granted JPH01270327A (ja) 1988-04-20 1989-01-20 可撓膜電子デバイス・キャリアの取付方法及びその分離方法

Country Status (3)

Country Link
US (1) US4835847A (ja)
EP (1) EP0338232A3 (ja)
JP (1) JPH01270327A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025375A (ja) * 1988-06-24 1990-01-10 Toshiba Corp 電子部品の実装方法
JPH0266480A (ja) * 1988-08-31 1990-03-06 Murata Mfg Co Ltd センサ素子の組立て実装方法
US5133119A (en) * 1991-02-28 1992-07-28 Hewlett-Packard Company Shearing stress interconnection apparatus and method
SE9100597D0 (sv) * 1991-03-01 1991-03-01 Carlstedt Elektronik Ab Kapsel foer vlsi-wafer
US5152056A (en) * 1991-08-27 1992-10-06 Sun Microsystems, Inc. Method for replacing tape automated bonding components on a printed circuit board
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
US5338705A (en) * 1992-09-10 1994-08-16 Texas Instruments Incorporated Pressure differential downset
JPH06310839A (ja) * 1993-04-27 1994-11-04 Matsushita Electric Ind Co Ltd フレキシブル印刷回路板への電子部品の実装方法
JP3318878B2 (ja) * 1993-09-10 2002-08-26 ソニー株式会社 熱圧着ツール及びこれを用いた熱圧着装置
US6120577A (en) * 1998-03-25 2000-09-19 Ltv Steel Company, Inc. Treatment of steel mill waste metal oxides
US6362429B1 (en) * 1999-08-18 2002-03-26 Micron Technology, Inc. Stress relieving tape bonding interconnect
EP1109214A1 (de) 1999-12-16 2001-06-20 Infineon Technologies AG Anordnung und Verfahren zur Kontaktierung von Schaltkreisen
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
DE102004030383A1 (de) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
WO2010109739A1 (ja) * 2009-03-27 2010-09-30 株式会社アドバンテスト 製造装置、製造方法およびパッケージデバイス
WO2014197662A1 (en) * 2013-06-06 2014-12-11 John Moore Cassette fixture for holding film frames with affixed thin substrates during liquid chemical batch removal of carriers
DE102015106265A1 (de) * 2015-02-06 2016-08-11 Auto-Kabel Management Gmbh Ultraschallschweißvorrichtung sowie Verfahren zum Ultraschallschweißen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49133867A (ja) * 1972-11-09 1974-12-23

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2261015A (en) * 1939-04-10 1941-10-28 Samuel C Brody Soldering iron
US3382564A (en) * 1965-09-27 1968-05-14 Gen Dynamics Corp Soldering apparatus and method for microelectronic circuits
US3650454A (en) * 1967-07-06 1972-03-21 Western Electric Co Device for bonding with a compliant medium
US3576969A (en) * 1969-09-02 1971-05-04 Ibm Solder reflow device
US3700156A (en) * 1970-05-20 1972-10-24 Mech El Ind Inc Bonding head for bonding beam leaded devices to a substrate
US3699640A (en) * 1970-12-01 1972-10-24 Western Electric Co Compliant bonding
US3731867A (en) * 1971-07-19 1973-05-08 Motorola Inc Vacuum die sensor apparatus and method for a semiconductor die bonding machine
US3883945A (en) * 1974-03-13 1975-05-20 Mallory & Co Inc P R Method for transferring and joining beam leaded chips
US3990863A (en) * 1974-08-01 1976-11-09 Palmer Harold D Integrated-circuit block extraction tool
JPS547868A (en) * 1977-06-20 1979-01-20 Nec Corp Manufacture for beam lead type semiconductor device
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
DE2931857A1 (de) * 1979-08-06 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Loetbuegel fuer mikroloetstellen
JPS5637637A (en) * 1979-09-05 1981-04-11 Hitachi Ltd Method and apparatus for taping semiconductor device
US4295596A (en) * 1979-12-19 1981-10-20 Western Electric Company, Inc. Methods and apparatus for bonding an article to a metallized substrate
US4407440A (en) * 1981-02-23 1983-10-04 Mesa Technology Semiconductor die bonding machine
JPS5937736U (ja) * 1982-08-31 1984-03-09 白光金属工業株式会社 集積回路の取外し装置
JPH05326572A (ja) * 1992-05-25 1993-12-10 Matsushita Electron Corp 電荷転送装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49133867A (ja) * 1972-11-09 1974-12-23

Also Published As

Publication number Publication date
US4835847A (en) 1989-06-06
EP0338232A3 (en) 1991-01-09
JPH01270327A (ja) 1989-10-27
EP0338232A2 (en) 1989-10-25

Similar Documents

Publication Publication Date Title
JPH0582055B2 (ja)
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
JP4151164B2 (ja) 半導体装置の製造方法
US7969026B2 (en) Flexible carrier for high volume electronic package fabrication
TWI283457B (en) Manufacturing method of semiconductor device
KR100486290B1 (ko) 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
JP3429953B2 (ja) 微細金属バンプの製造方法および製造装置
JP3744927B2 (ja) カプセル化電子部品、特に集積回路の製造方法
JPH10163271A (ja) はんだ部材付着方法
JP4636096B2 (ja) 半導体装置およびその製造方法
JP4589265B2 (ja) 半導体接合方法
KR100539271B1 (ko) 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법
US6712111B2 (en) Bonding method and apparatus
US11390519B2 (en) Method for manufacturing a MEMS sensor
JP4342340B2 (ja) 半導体装置の製造方法
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JP2012174722A (ja) 半導体装置の製造方法
JPH1131702A (ja) 接着シートの貼付方法
JP3980624B1 (ja) 基板上の半導体部品の薄型化
JPH11345833A (ja) 電子部品の製造方法
JP2003258012A (ja) バンプ付け装置
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置
JP4184993B2 (ja) 部品実装方法及びその装置
JP3288837B2 (ja) 半田粒セット装置
JP2000195878A (ja) ウェーハ搬送・固定治具及び半導体装置の製造方法