JPH05166926A - 半導体基板ダイシング法 - Google Patents
半導体基板ダイシング法Info
- Publication number
- JPH05166926A JPH05166926A JP32855391A JP32855391A JPH05166926A JP H05166926 A JPH05166926 A JP H05166926A JP 32855391 A JP32855391 A JP 32855391A JP 32855391 A JP32855391 A JP 32855391A JP H05166926 A JPH05166926 A JP H05166926A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- scribe line
- semiconductor substrate
- back side
- metallizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【構成】裏面にメタライズ層２を有する半導体基板１の
ダイシング前にスクライブライン４部の前記裏面メタラ
イズ層２を局所的に加熱し合金化する９かあるいは局所
的に除去する半導体基板ダイシング法。 【効果】ペレット裏面のダイシング終端部周辺に生じる
マイクロクラック片が裏面メタライズ膜に支持されて残
留することが無くなるので、メタライズを有するマイク
ロクラック片が後続工程に持ち込まれた後、離脱して電
極間のショートを引起こす等の信頼度不良を防止でき
る。
ダイシング前にスクライブライン４部の前記裏面メタラ
イズ層２を局所的に加熱し合金化する９かあるいは局所
的に除去する半導体基板ダイシング法。 【効果】ペレット裏面のダイシング終端部周辺に生じる
マイクロクラック片が裏面メタライズ膜に支持されて残
留することが無くなるので、メタライズを有するマイク
ロクラック片が後続工程に持ち込まれた後、離脱して電
極間のショートを引起こす等の信頼度不良を防止でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板ダイシング
法に関し、特に、半導体製造工程におけるウエハ分離技
術に関する。
法に関し、特に、半導体製造工程におけるウエハ分離技
術に関する。
【０００２】
【従来の技術】従来、半導体製造工程において、ウエハ
の表面なスクライブは、パルスレーザビームや先端がダ
イヤモンドのスクライブツールやダイヤモンドを埋込ん
だブレードソーを用いて行われている。ブレードソーイ
ングは、ウエハを表面的にスクライブする場合でも、完
全に分離する場合でも、一般的に使用されている。一
方、ウエハにあっては、その裏面に実装時の放熱性を考
慮して、半田付けによる接触熱抵抗の低減のため、チタ
ン、クロム、銅、ニッケル、金などの組み合わせよりな
るメタライズ層が施されている。尚、当該ウエハの分離
技術などが記載された文献の例としては、総研出版
（株）１９８５年発行 Ｓ．Ｍ．シー著「超ＬＳＩテク
ノロジー」第５９０〜５９１頁が挙げられる。
の表面なスクライブは、パルスレーザビームや先端がダ
イヤモンドのスクライブツールやダイヤモンドを埋込ん
だブレードソーを用いて行われている。ブレードソーイ
ングは、ウエハを表面的にスクライブする場合でも、完
全に分離する場合でも、一般的に使用されている。一
方、ウエハにあっては、その裏面に実装時の放熱性を考
慮して、半田付けによる接触熱抵抗の低減のため、チタ
ン、クロム、銅、ニッケル、金などの組み合わせよりな
るメタライズ層が施されている。尚、当該ウエハの分離
技術などが記載された文献の例としては、総研出版
（株）１９８５年発行 Ｓ．Ｍ．シー著「超ＬＳＩテク
ノロジー」第５９０〜５９１頁が挙げられる。
【０００３】
【発明が解決しようとする課題】しかし、こうしたウエ
ハをブレードソーイングによりダイシングする場合、図
４に示すように、ペレット１の裏面メタライズ層２のダ
イシング終端部周辺に、マイクロクラック片Ｍが生じ、
このマイクロクラック片Ｍは、裏面メタライズ層２によ
り僅かに支えられている状態にあり、従って、このよう
なペレット裏面にメタライズ層（膜）２を有する場合に
は、メタライズ膜２のみによって支えられていたマスク
ロクラック片Ｍが、後続工程において離脱し、導電性異
物となり、電極間のショート不良などを引き起こすとい
う問題があった。本発明は、上記現象を防止し、製品の
信頼度を向上させることを目的とする。本発明の前記な
らびにそのほかの目的と新規な特徴は、本明細書の記述
および添付図面からあきらかになるであろう。
ハをブレードソーイングによりダイシングする場合、図
４に示すように、ペレット１の裏面メタライズ層２のダ
イシング終端部周辺に、マイクロクラック片Ｍが生じ、
このマイクロクラック片Ｍは、裏面メタライズ層２によ
り僅かに支えられている状態にあり、従って、このよう
なペレット裏面にメタライズ層（膜）２を有する場合に
は、メタライズ膜２のみによって支えられていたマスク
ロクラック片Ｍが、後続工程において離脱し、導電性異
物となり、電極間のショート不良などを引き起こすとい
う問題があった。本発明は、上記現象を防止し、製品の
信頼度を向上させることを目的とする。本発明の前記な
らびにそのほかの目的と新規な特徴は、本明細書の記述
および添付図面からあきらかになるであろう。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。本発明では、上記目的を達成するた
め、スクライブライン直下のペレット裏面メタライズを
選択的に除去する、または、合金化（シリサイド化）す
るプロセスをダイシング前に設けた。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。本発明では、上記目的を達成するた
め、スクライブライン直下のペレット裏面メタライズを
選択的に除去する、または、合金化（シリサイド化）す
るプロセスをダイシング前に設けた。
【０００５】
【作用】上記のように、スクライブライン直下のペレッ
ト裏面メタライズを選択的に除去、またはシリサイド化
することによって、ペレット裏面のダイシング終端部周
辺に生じるマイクロクラック片がメタライズ膜に支持さ
れて残留することがなくなる。それによって、メタライ
ズを有するマイクロクラック片が後続工程に持ち込ま
れ、離脱して電極間のショート不良を引起こすようなこ
とがなくなる。
ト裏面メタライズを選択的に除去、またはシリサイド化
することによって、ペレット裏面のダイシング終端部周
辺に生じるマイクロクラック片がメタライズ膜に支持さ
れて残留することがなくなる。それによって、メタライ
ズを有するマイクロクラック片が後続工程に持ち込ま
れ、離脱して電極間のショート不良を引起こすようなこ
とがなくなる。
【０００６】
【実施例】実施例１．本発明の一実施例を図１により説
明する。例えばシリコン単結晶より成る半導体基板１の
図示しない多層配線をなす配線金属層３のパターニング
で形成されたスクライブライン４をパターン認識部５で
プロテクション膜６を通して認識し、これと連動したパ
ルスレーザービーム７をスクライブライン４直下の裏面
メタライズ２表面に照射し、局所的にレーザーアニ−リ
ングを行う（図１（ａ））。次に、スクライブライン４
上より、ダイヤモンドブレード８によりブレードソーイ
ングを行い、前記レーザーアニーリングで形成されたメ
タルシリサイドなどの合金化層９までフルカットダイシ
ングを行う（図１（ｂ））。以上のプロセスによりウエ
ハの分離が行われ、ペレット１０が得られる（図１
（ｃ））。本実施例によれば、スクライブライン４直下
の裏面メタライズ２がレーザーアニーリングにより選択
的に合金化されているので、ブレードソーイングが裏面
メタライズ２部に達しても、本来の金属的機械特性を失
って脆性的となっており、ペレット裏面のダイシング終
端部周辺に生じるマイクロクラック片が裏面メタライズ
に支えられて残留することがなくなる。従って、メタラ
イズを有するマイクロクラック片が後続工程において、
離脱して電極間のショート不良を引起こすおとがなくな
り、製品の信頼度を向上できる効果がある。
明する。例えばシリコン単結晶より成る半導体基板１の
図示しない多層配線をなす配線金属層３のパターニング
で形成されたスクライブライン４をパターン認識部５で
プロテクション膜６を通して認識し、これと連動したパ
ルスレーザービーム７をスクライブライン４直下の裏面
メタライズ２表面に照射し、局所的にレーザーアニ−リ
ングを行う（図１（ａ））。次に、スクライブライン４
上より、ダイヤモンドブレード８によりブレードソーイ
ングを行い、前記レーザーアニーリングで形成されたメ
タルシリサイドなどの合金化層９までフルカットダイシ
ングを行う（図１（ｂ））。以上のプロセスによりウエ
ハの分離が行われ、ペレット１０が得られる（図１
（ｃ））。本実施例によれば、スクライブライン４直下
の裏面メタライズ２がレーザーアニーリングにより選択
的に合金化されているので、ブレードソーイングが裏面
メタライズ２部に達しても、本来の金属的機械特性を失
って脆性的となっており、ペレット裏面のダイシング終
端部周辺に生じるマイクロクラック片が裏面メタライズ
に支えられて残留することがなくなる。従って、メタラ
イズを有するマイクロクラック片が後続工程において、
離脱して電極間のショート不良を引起こすおとがなくな
り、製品の信頼度を向上できる効果がある。
【０００７】実施例２．本発明の一変形実施例を図２に
より説明する。構成および操作は、基本的に図１と同様
であるが、パルスレーザービームによりスクライブライ
ン４直下の裏面メタライズ２を除去し、除去部１１を設
けている点が異なる。本実施例によれば、ダイシング終
端面（裏面メタライズ除去部１１）に金属層が無いこと
により、ダイシング終端部周辺に生じるマイクロクラッ
ク片が裏面メタライズに支えられて残留することがなく
なり、図１と同様な効果が得られる。
より説明する。構成および操作は、基本的に図１と同様
であるが、パルスレーザービームによりスクライブライ
ン４直下の裏面メタライズ２を除去し、除去部１１を設
けている点が異なる。本実施例によれば、ダイシング終
端面（裏面メタライズ除去部１１）に金属層が無いこと
により、ダイシング終端部周辺に生じるマイクロクラッ
ク片が裏面メタライズに支えられて残留することがなく
なり、図１と同様な効果が得られる。
【０００８】実施例３．本発明の他の変形例を図３によ
り説明する。これは、図２の裏面メタライズ２除去方法
に、従来のホトリソグラフィー技術を適用した例であ
る。すなわち、スクライブライン４直下以外の裏面メタ
ライズ２をレジスト１２で覆い、露出部分を例えばウェ
ットエッチング、或はドライエッチグ（ＣＤＥ、ＲＩ
Ｅ）等によるエッチング処理１３を行い、裏面メタライ
ズ除去部１１を形成する。他の構成および操作は、基本
的に図２と同様である本実施例によれば、図２の場合と
同様な効果が得られる。以上本発明者によってなされた
発明を実施例にもとずき具体的に説明したが、本発明は
上記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。以上の説明では主として本発明者によってなされた
発明をその背景となった利用分野であるウエハのダイシ
ング技術に適用した場合について説明したが、それに限
定されるものではなく、例えば、配線基板のダイシング
技術などに適用できる。
り説明する。これは、図２の裏面メタライズ２除去方法
に、従来のホトリソグラフィー技術を適用した例であ
る。すなわち、スクライブライン４直下以外の裏面メタ
ライズ２をレジスト１２で覆い、露出部分を例えばウェ
ットエッチング、或はドライエッチグ（ＣＤＥ、ＲＩ
Ｅ）等によるエッチング処理１３を行い、裏面メタライ
ズ除去部１１を形成する。他の構成および操作は、基本
的に図２と同様である本実施例によれば、図２の場合と
同様な効果が得られる。以上本発明者によってなされた
発明を実施例にもとずき具体的に説明したが、本発明は
上記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。以上の説明では主として本発明者によってなされた
発明をその背景となった利用分野であるウエハのダイシ
ング技術に適用した場合について説明したが、それに限
定されるものではなく、例えば、配線基板のダイシング
技術などに適用できる。
【０００９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、ペレット裏面のダ
イシング終端部周辺に生じるマイクロクラック片が裏面
メタライズ膜に支持されて残留することが無くなるの
で、それによってメタライズを有するマイクロクラック
片が後続工程に持ち込まれた後、離脱して電極間のショ
ートを引起こす等の信頼度不良を防止できる効果があ
る。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、ペレット裏面のダ
イシング終端部周辺に生じるマイクロクラック片が裏面
メタライズ膜に支持されて残留することが無くなるの
で、それによってメタライズを有するマイクロクラック
片が後続工程に持ち込まれた後、離脱して電極間のショ
ートを引起こす等の信頼度不良を防止できる効果があ
る。
【図１】プロセスフローを示す要部略断面図
【図２】他のプロセスフローを示す要部略断面図
【図３】更に他のプロセスフローを示す要部略断面図
１・・・半導体基板 ２・・・裏面メタライズ ３・・・配線金属層 ４・・・スクライブライン ５・・・パターン認識部 ６・・・プロテクション膜 ７・・・パルスレザービ−ム ８・・・ダイヤモンドブレード ９・・・合金化層 １０・・・ペレット １１・・・裏面メタライズ除去部 １２・・・レジスト １３・・・エッチング処理
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】プロセスフローを示す要部略断面図
【図２】他のプロセスフローを示す要部略断面図
【図３】更に他のプロセスフローを示す要部略断面図
【図４】従来の問題点を示すペレット要部斜視図
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 寛治 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (5)
- 【請求項１】裏面にメタライズ層を有する半導体基板の
ダイシング前にスクライブライン部の前記裏面メタライ
ズ層を局所的に加熱し、合金化することを特徴とする半
導体基板ダイシング法。 - 【請求項２】請求項１に記載の局所的加熱方法が、レー
ザーアニーリングによる、請求項１に記載の半導体基板
ダイシング法。 - 【請求項３】裏面にメタライズ層を有する半導体基板の
ダイシング前にスクライブライン部の前記裏面メタライ
ズ層を局所的に除去することを特徴とする半導体基板ダ
イシング法。 - 【請求項４】請求項３記載の局所的な裏面メタライズ層
の除去をレーザー光照射により行うことを特徴とする請
求項３に記載の半導体基板ダイシング法。 - 【請求項５】請求項３記載の局所的な裏面メタライズ層
の除去をホトリソグラフィー技術を併用したエッチング
により行うことを特徴とする請求項３に記載の半導体基
板ダイシング法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32855391A JPH05166926A (ja) | 1991-12-12 | 1991-12-12 | 半導体基板ダイシング法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32855391A JPH05166926A (ja) | 1991-12-12 | 1991-12-12 | 半導体基板ダイシング法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166926A true JPH05166926A (ja) | 1993-07-02 |
Family
ID=18211567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32855391A Withdrawn JPH05166926A (ja) | 1991-12-12 | 1991-12-12 | 半導体基板ダイシング法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166926A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770544B2 (en) * | 2001-02-21 | 2004-08-03 | Nec Machinery Corporation | Substrate cutting method |
| JP2004338137A (ja) * | 2003-05-13 | 2004-12-02 | Fuji Photo Film Co Ltd | 材料加工方法 |
| JP2011029439A (ja) * | 2009-07-27 | 2011-02-10 | Disco Abrasive Syst Ltd | 金属層付きチップの製造方法 |
| JP2012059989A (ja) * | 2010-09-10 | 2012-03-22 | Disco Abrasive Syst Ltd | 分割方法 |
| JP2012183760A (ja) * | 2011-03-07 | 2012-09-27 | Tdk Corp | 電子部品の製造方法 |
| JP2014053549A (ja) * | 2012-09-10 | 2014-03-20 | Lapis Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2015138857A (ja) * | 2014-01-22 | 2015-07-30 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2016533025A (ja) * | 2013-09-19 | 2016-10-20 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ウエハの裏側及び表側からのウエハダイシング |
| JP2021040068A (ja) * | 2019-09-04 | 2021-03-11 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| JP2021128961A (ja) * | 2020-02-10 | 2021-09-02 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2021150419A (ja) * | 2020-03-18 | 2021-09-27 | 株式会社東芝 | 半導体装置 |
-
1991
- 1991-12-12 JP JP32855391A patent/JPH05166926A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770544B2 (en) * | 2001-02-21 | 2004-08-03 | Nec Machinery Corporation | Substrate cutting method |
| JP2004338137A (ja) * | 2003-05-13 | 2004-12-02 | Fuji Photo Film Co Ltd | 材料加工方法 |
| JP2011029439A (ja) * | 2009-07-27 | 2011-02-10 | Disco Abrasive Syst Ltd | 金属層付きチップの製造方法 |
| JP2012059989A (ja) * | 2010-09-10 | 2012-03-22 | Disco Abrasive Syst Ltd | 分割方法 |
| JP2012183760A (ja) * | 2011-03-07 | 2012-09-27 | Tdk Corp | 電子部品の製造方法 |
| JP2014053549A (ja) * | 2012-09-10 | 2014-03-20 | Lapis Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2016533025A (ja) * | 2013-09-19 | 2016-10-20 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ウエハの裏側及び表側からのウエハダイシング |
| JP2015138857A (ja) * | 2014-01-22 | 2015-07-30 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2021040068A (ja) * | 2019-09-04 | 2021-03-11 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| CN112542382A (zh) * | 2019-09-04 | 2021-03-23 | 株式会社东芝 | 半导体装置的制造方法以及半导体装置 |
| US11887858B2 (en) | 2019-09-04 | 2024-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| CN112542382B (zh) * | 2019-09-04 | 2024-04-09 | 株式会社东芝 | 半导体装置的制造方法以及半导体装置 |
| JP2021128961A (ja) * | 2020-02-10 | 2021-09-02 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2021150419A (ja) * | 2020-03-18 | 2021-09-27 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812548B2 (en) | Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices | |
| JPH05166926A (ja) | 半導体基板ダイシング法 | |
| EP1085569A3 (en) | Chip scale surface mount packages for semiconductor device and process of fabricating the same | |
| JPH0440878B2 (ja) | ||
| TW201934810A (zh) | 半導體裝置之形成方法 | |
| JP2002026069A (ja) | 半導体素子の実装方法 | |
| JP2006261415A (ja) | 半導体装置の製造方法 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| JP3908869B2 (ja) | セラミック基板の製造方法 | |
| JPH09251965A (ja) | 半導体装置の製造方法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08321478A (ja) | 半導体装置の製造方法 | |
| JPH05206178A (ja) | 半導体チップ | |
| JPS60150636A (ja) | 電力用半導体素子のための接点電極 | |
| JPS63196065A (ja) | 熱伝導性基板の製造方法 | |
| JP2002231659A (ja) | 半導体装置の製造方法 | |
| JPH06103790B2 (ja) | アルミニウム絶縁板の製造方法 | |
| JPH05326697A (ja) | 半導体装置の製造方法 | |
| JP3500169B2 (ja) | 半導体装置の製造方法 | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| JP2528633B2 (ja) | 半導体装置 | |
| JP3346169B2 (ja) | バンプの形成方法 | |
| JPH08236574A (ja) | 半導体装置の組立方法 | |
| JPH02100340A (ja) | 半導体装置の製造方法 | |
| JPH05166853A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |