JP3346169B2 - バンプの形成方法 - Google Patents

バンプの形成方法

Info

Publication number
JP3346169B2
JP3346169B2 JP14406096A JP14406096A JP3346169B2 JP 3346169 B2 JP3346169 B2 JP 3346169B2 JP 14406096 A JP14406096 A JP 14406096A JP 14406096 A JP14406096 A JP 14406096A JP 3346169 B2 JP3346169 B2 JP 3346169B2
Authority
JP
Japan
Prior art keywords
solder
pad
gold
film
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14406096A
Other languages
English (en)
Other versions
JPH09326550A (ja
Inventor
和宏 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP14406096A priority Critical patent/JP3346169B2/ja
Publication of JPH09326550A publication Critical patent/JPH09326550A/ja
Application granted granted Critical
Publication of JP3346169B2 publication Critical patent/JP3346169B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップや基板など
のワークのパッド上に半田によりバンプを形成するバン
プの形成方法に関するものである。
【0002】
【従来の技術】チップや基板などのワークのパッド上に
バンプ(突出電極)を形成する方法として、半田を用い
る方法が知られている。以下、半田を用いる従来のバン
プの形成方法について説明する。
【0003】図2(a)、(b)は、従来のバンプの形
成工程図である。ワーク1の上面には回路パターンのパ
ッド(電極)が形成されている。まず、このワーク1の
表面にパッシベーション膜3を形成する。このパッシベ
ーション膜3は、パッド2の表面を露呈させてパッド2
以外の部分に形成される。次にパッド2上に保護膜であ
るバリヤメタル層4を形成する。このバリヤメタル層4
は、パッド2の表面が空気に触れてパッド2の表面に酸
化膜が生じるのを防止するものである。
【0004】次にバリヤメタル層4上に半田部5を形成
する。この半田部5は、クリーム半田を用いたスクリー
ン印刷法や、半田プリコート法などにより形成される。
次にワーク1をリフロー炉に入れて加熱する。すると半
田部5は溶融し、図2(b)に示されるように溶融した
半田部5の半田は自身の表面張力により球形となり、バ
ンプ5’が形成される。なおこのとき、バリヤメタル層
4は半田部5とともに溶融し、バンプ5’の内部に溶け
込む。
【0005】
【発明が解決しようとする課題】上記従来方法は、パッ
ド2の表面に酸化膜が生じるのを防止するために、パッ
ド2上にスポット的にバリヤメタル層4を形成するが、
このバリヤメタル層4はメッキ法やエッチング法などに
より形成される。しかしながらバリヤメタル層4をメッ
キ法やエッチング法などによりスポット的に形成するた
めには、パターンマスクを必要とするなど、工程が甚だ
面倒であり、またコストアップにもなるという問題点が
あった。因みに、パッド2の表面に酸化膜が生じると、
半田部5の半田の接着性を阻害し、また導通性が低下す
る。
【0006】したがって本発明は、ワークのパッドの表
面の酸化膜を除去し、パッド上にバンプを簡単に形成で
きるバンプの形成方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、ワークのパッ
ド上に生じた酸化膜を真空中のプラズマエッチングによ
り除去する工程と、ワークの面に金膜を形成する工程
と、金膜上のパッドよりも広いエリアに半田部を形成す
る工程と、この半田部を加熱して溶融させることによ
り、半田部に接触する金膜を溶解させて、この金膜から
切り離されるカット部分を生じさせながら、溶融した半
田の表面張力により金膜金と半田の合金から成るパッ
ドを生じさせる工程とからバンプの形成方法を構成し
た。
【0008】
【発明の実施の形態】本発明によれば、金膜はワークの
全面に形成してよいので、その形成を簡単に行える。ま
金膜の素材である金は半田に溶け込み易い性質を有す
るので、半田部を溶融させてバンプを形成する際には、
金膜の半田部に接触する部分は、溶融した半田の内部に
溶け込む。したがってバンプはパッドの周囲の金膜から
切断されることとなり、パッド上のバンプがワーク上の
金膜と導通することはない。
【0009】以下、本発明の一実施の形態を図面を参照
して説明する。図1(a)、(b)、(c)、(d)、
(e)は本発明の一実施の形態のバンプの形成工程図で
ある。なお図2に示す従来例と同一要素には同一符号を
付している。
【0010】図1(a)において、ワーク1の上面に
は、パッド2が形成されており、またパッド2の表面を
除くワーク1の上面にはパッシベーション膜3が形成さ
れている。パッド2はアルミニウアムなどの金属であ
り、その表面には空気に触れることにより酸化膜2’が
生じている。上述したように、この酸化膜2’は、後工
程で形成される半田の接着性を阻害する。
【0011】次に図1(b)に示すように、真空中のプ
ラズマエッチングにより、プラズマ分子を酸化膜2’に
衝突させ(破線矢印参照)、酸化膜2’を除去する。プ
ラズマエッチングは、例えば特開平3−174972号
公報に示される方法であって、ワーク1をケーシングに
収納し、ケーシングの内部を真空にしたうえで、ケーシ
ング内の電極に高電圧を印加し、これにより生じたアル
ゴンガスのプラズマ分子や電子イオンなどを酸化膜に衝
突させて酸化膜を除去するものである。
【0012】次に、図1(c)に示すように、パッド2
の表面を含むワーク1の面にメッキ手段などにより
6を形成する。この金膜6の素材である金は、半田に
溶け込み易い性質を有する。次にパッド2上に半田部7
を形成する(図1(d))。本例の半田部7は、クリー
ム半田を用い、スクリーン印刷法により形成されてい
る。ここで、この半田部7は、図示するようにパッド2
よりも広いエリアに(すなわちパッド2から側方へばり
出して)形成されている。なお、図1(b)に示す工程
で酸化膜2’を除去した後、図1(c)に示す工程で
6を形成するが、その間にパッド2が空気に触れると
その表面に再び酸化膜が生じるので、金膜6の形成は、
プラズマエッチングに引き続いて真空中で行うことが望
ましい。
【0013】次にワーク1をリフロー炉に入れて加熱す
る。すると低融点の金属である半田部7は溶融し、溶融
した半田の表面張力により球形となってパッド2上に集
中する。次にワーク1を冷却すれば、溶融した半田部7
の半田は固化し、バンプ7’が形成される(図1
(e))。ここで、半田部7が加熱されて溶融すると、
金膜6のうち半田7が接触する部分は、溶融した半田の
内部に溶解して溶け込むので、バンプ7’は半田と金膜
6の金の合金として形成される。またこのように金膜
の金が半田の内部に溶解して溶け込むことにより、バン
プ7’を周囲の金膜6から切り離すカット部分8が生じ
ることとなり、したがってバンプ7’がワーク1上の
6と導通することはない。
【0014】
【発明の効果】本発明によれば、ワークのパッドの表面
に生じた酸化膜を除去し、パッド上にバンプを作業性よ
く形成することができる。また金膜はワークの全面に形
成してよいので、その形成を簡単に行える。また金膜の
素材である金は半田に溶け込み易い性質を有するので、
半田部を溶融させてバンプを形成する際には、金膜の半
田部に接触する部分は、溶融した半田の内部に溶け込
む。したがってバンプはパッドの周囲の金膜から切断さ
れることとなり、パッド上のバンプがワーク上の金膜と
導通することはない。
【図面の簡単な説明】
【図1】(a)本発明の一実施の形態のバンプの形成工
程図 (b)本発明の一実施の形態のバンプの形成工程図 (c)本発明の一実施の形態のバンプの形成工程図 (d)本発明の一実施の形態のバンプの形成工程図 (e)本発明の一実施の形態のバンプの形成工程図
【図2】(a)従来のバンプの形成工程図 (b)従来のバンプの形成工程図
【符号の説明】
1 ワーク 2 パッド 2’ 酸化膜 3 パッシベーション膜 6 金膜 7 半田部 7’ バンプ 8 カット部分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/302 A (58)調査した分野(Int.Cl.7,DB名) H05K 3/34 H01L 21/3065 H01L 21/60 H05K 3/26

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ワークのパッド上に生じた酸化膜を真空中
    のプラズマエッチングにより除去する工程と、このワー
    クの面に金膜を形成する工程と、金膜上のパッドより
    も広いエリアに半田部を形成する工程と、この半田部を
    加熱して溶融させることにより、半田部に接触する金膜
    を溶解させて、この金膜から切り離されるカット部分を
    生じさせながら、溶融した半田の表面張力により金膜
    金と半田の合金から成るバンプを生じさせる工程と、を
    含むことを特徴とするバンプの形成方法。
JP14406096A 1996-06-06 1996-06-06 バンプの形成方法 Expired - Fee Related JP3346169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14406096A JP3346169B2 (ja) 1996-06-06 1996-06-06 バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14406096A JP3346169B2 (ja) 1996-06-06 1996-06-06 バンプの形成方法

Publications (2)

Publication Number Publication Date
JPH09326550A JPH09326550A (ja) 1997-12-16
JP3346169B2 true JP3346169B2 (ja) 2002-11-18

Family

ID=15353383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14406096A Expired - Fee Related JP3346169B2 (ja) 1996-06-06 1996-06-06 バンプの形成方法

Country Status (1)

Country Link
JP (1) JP3346169B2 (ja)

Also Published As

Publication number Publication date
JPH09326550A (ja) 1997-12-16

Similar Documents

Publication Publication Date Title
EP0177042B1 (en) Electronic circuit device and method of producing the same
JP3215008B2 (ja) 電子回路の製造方法
JP2000133670A (ja) バンプ及びその形成方法並びにその製造装置
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
EP0473929B1 (en) Method of forming a thin film electronic device
JPH08148522A (ja) 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JP3381601B2 (ja) バンプ付電子部品の実装方法
JPH02224248A (ja) ハンダバンプの製造方法及びその構造
US5115964A (en) Method for bonding thin film electronic device
JP3346169B2 (ja) バンプの形成方法
JP2828069B2 (ja) バンプ付きワークの半田付け方法
JP3214995B2 (ja) 電子回路の製造方法
JP3240876B2 (ja) バンプ付きチップの実装方法
JP3314662B2 (ja) バンプの形成方法
JP3344289B2 (ja) バンプ付ワークの実装方法
JPH07183330A (ja) 半導体素子の配線基板への接続方法
JP3325179B2 (ja) 遮断器用電極の製造方法
JP3218846B2 (ja) プラズマクリーニング装置及び電子部品製造方法
JP3269398B2 (ja) バンプ付きワークの半田付け方法
JP2870506B2 (ja) バンプ付きワークの半田付け方法
JP2000100863A (ja) はんだバンプの形成方法
JPH06120230A (ja) 半導体部品におけるバンプ電極の形成方法及びバンプ電極付き半導体部品
JP2000049450A (ja) 電子部品の半田付け方法
JPH08236583A (ja) フレキシブルフィルム及び半導体装置
JP2002353263A (ja) 半田バンプの形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees