JP2009135478A - 基板上に高アスペクト比の特徴部を形成する方法 - Google Patents
基板上に高アスペクト比の特徴部を形成する方法 Download PDFInfo
- Publication number
- JP2009135478A JP2009135478A JP2008282634A JP2008282634A JP2009135478A JP 2009135478 A JP2009135478 A JP 2009135478A JP 2008282634 A JP2008282634 A JP 2008282634A JP 2008282634 A JP2008282634 A JP 2008282634A JP 2009135478 A JP2009135478 A JP 2009135478A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- dielectric layer
- silicon
- fluorine
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 37
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 36
- 239000011737 fluorine Substances 0.000 claims abstract description 36
- 239000000203 mixture Substances 0.000 claims abstract description 34
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 22
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 83
- 239000007789 gas Substances 0.000 claims description 77
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 10
- 229920001940 conductive polymer Polymers 0.000 claims description 9
- 239000005368 silicate glass Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229920005573 silicon-containing polymer Polymers 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 2
- AYHOQSGNVUZKJA-UHFFFAOYSA-N [B+3].[B+3].[B+3].[B+3].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] Chemical compound [B+3].[B+3].[B+3].[B+3].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] AYHOQSGNVUZKJA-UHFFFAOYSA-N 0.000 claims description 2
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 claims description 2
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims 1
- PRPAGESBURMWTI-UHFFFAOYSA-N [C].[F] Chemical compound [C].[F] PRPAGESBURMWTI-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- VDRSDNINOSAWIV-UHFFFAOYSA-N [F].[Si] Chemical compound [F].[Si] VDRSDNINOSAWIV-UHFFFAOYSA-N 0.000 abstract description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 8
- -1 Silicon ions Chemical class 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000035508 accumulation Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】エッチ処理に高アスペクト比を適用するための異方性特徴部を形成する方法を提供する。本願に記載の本方法は高アスペクト比の特徴部のプロファイルと寸法の制御を円滑に行い、有利である。
【解決手段】一実施形態において、基板上で誘電体層を異方性エッチングする方法は、誘電体層上にパターンマスク層が配置された基板をエッチチャンバ内に配置し、少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバに供給し、ガス混合物から形成したプラズマの存在下で誘電体層に特徴部をエッチングすることを含む。
【選択図】図３
【解決手段】一実施形態において、基板上で誘電体層を異方性エッチングする方法は、誘電体層上にパターンマスク層が配置された基板をエッチチャンバ内に配置し、少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバに供給し、ガス混合物から形成したプラズマの存在下で誘電体層に特徴部をエッチングすることを含む。
【選択図】図３
Description
（発明の分野）
本発明は、概して、高アスペクト比の特徴部を基板上に形成する方法に関する。より具体的には、本発明は、概して、半導体の製造において異方性エッチ処理により高アスペクト比の特徴部を形成する方法に関する。
（関連技術の説明）
本発明は、概して、高アスペクト比の特徴部を基板上に形成する方法に関する。より具体的には、本発明は、概して、半導体の製造において異方性エッチ処理により高アスペクト比の特徴部を形成する方法に関する。
（関連技術の説明）
半導体デバイスの次世代型超大規模集積化（ＶＬＳＩ）と超々大規模集積化（ＵＬＳＩ）にとって鍵となる技術の１つが、サブハーフミクロン以下の特徴部を信頼度高く製造することである。しかしながら、集積回路技術の限界に押され、ＶＬＳＩ及びＵＬＳＩ技術における相互接続部の小型化は、処理能力に更なる課題を課すこととなった。集積回路は、１００万を越えるマイクロ電子電界効果トランジスタ（例えば、相補型金属酸化膜半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ））を含む場合があり、これらのトランジスタは基板上（例えば、半導体ウェハ）に形成され、回路内で協働して様々な機能を果たす。ゲートパターンを信頼性高く形成することが、集積回路の成功と、個々の基板とダイの回路密度や品質の向上にあたっての継続的な取り組みに重要である。
特徴部のサイズが縮小化されるにつれ、高いアスペクト比（アスペクト比は、特徴部の深さと幅との比であると定義される）への要望は、２０：１及び更にそれを超えるものへと着実に高くなってきている。このような高いアスペクト比の特徴部を信頼性高く形成可能なエッチ処理の開発が、大きな課題である。
従来、約１０：１程度のアスペクト比を有する特徴部は、誘電体層を既定の深さと幅にまで異方的にエッチングすることで作製された。例えば、図１Ａは、パターンマスク層１０６を貫通して形成された開口部１０８を通して一部が露出している誘電体層１０４を有している基板１０２を図示している。エッチング中、エッチング処理中に発生した副生成物又は他の材料１１４の再堆積物又は蓄積物がエッチング中の特徴部１１０の最上部及び／又は側壁部上に積もり、図１Ｂに図示されるように、マスク１０６の開口部１０８と誘電体層１０４に形成中の特徴部１１０を閉塞してしまうことがある。エッチングされた特徴部１１０の開口部１０８の幅が、蓄積された再堆積材料１１４によって狭くなる及び／又は封止されるため、反応性エッチャントは特徴部１１０の下面１１２に到達できず、得られるアスペクト比が制限されてしまう。これに加え、再堆積材料又は副生成物の蓄積物が誘電体層１０４の上面及び／又は側壁部にランダム及び／又は不規則に付着するため、その結果、再堆積材料１１４が不規則なプロファイルに成長して反応性エッチャントの流路を変えてしまい、図１Ｃに図示されるように、誘電体層１０４に形成される特徴部１１０のプロファイル１１８が湾曲又は捻れたものとなることがある。
従って、高アスペクト比で特徴部をエッチングするための改善された方法が当該分野において必要とされている。
エッチ処理を用いて高アスペクト比の特徴部を形成する方法を提供する。本願に記載の本方法は、エッチング中の伝導性側壁部管理スキームを通して高アスペクト比の特徴部のプロファイルと寸法の制御を円滑に行い、有利である。
一実施形態において、基板上で誘電体層を異方性エッチングする方法は、誘電体層上にパターンマスク層が配置された基板をエッチチャンバ内に配置し、少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバに供給し、ガス混合物から形成したプラズマの存在下で誘電体層に特徴部をエッチングすることを含み得る。
別の実施形態において、基板上で誘電体層を異方性エッチングする方法は、誘電体層上にパターン形成された非晶質炭素層が配置された基板をエッチチャンバ内に配置し、少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバ内に供給し、非晶質炭素層の開口部を通して、ガス混合物から形成したプラズマの存在下において、約２０：１を越えるアスペクト比に特徴部をエッチングすることを含み得る。
更に別の実施形態において、基板上で誘電体層を異方性エッチングする方法は、誘電体層上にパターン形成された非晶質炭素層が配置された基板をエッチチャンバ内に配置し、少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバ内に供給し、ガス混合物から形成したプラズマにより、誘電体層に約２０：１を越えるアスペクト比に特徴部をエッチングし、エッチング中に特徴部の表面上に伝導性高分子層を形成し、特徴部を電界効果トランジスタ用のコンタクト構造として構成することを含み得る。
本発明は、概して、エッチ処理を用いて高アスペクト比を有する特徴部を形成する方法に関する。一実施形態において、本方法は、ケイ素・フッ素ガスとフッ素と炭素を基本としたガスのエッチング用ガス混合物を用いて誘電体層をプラズマエッチングすることを含む。エッチング用ガス混合物のケイ素・フッ素ガスは、エッチングされた誘電体層の側壁部及び／又は表面上に伝導性高分子層を形成するため、エッチング中、深い特徴部におけるイオン軌道が延びる。延びたイオン軌道は、誘電体層をその底部にまでエッチングするのに役立ち、良好なプロファイル制御と限界寸法を保ったまま、所望の高アスペクト比を備えた特徴部が形成される。
本願に記載のエッチ処理は、いずれのプラズマエッチチャンバ内で実行してもよく、例えばＨＡＲＴエッチリアクタ、ＨＡＲＴ ＴＳエッチリアクタ、デカップルド・プラズマ・ソース（Ｄｅｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ：ＤＰＳ）、ＤＰＳ−ＩＩ、又はＤＰＳプラス、又はセンチュラ（ＣＥＮＴＵＲＡ、商標名）エッチシステムのＤＰＳ ＤＴエッチリアクタが挙げられ、全てカリフォルニア州サンタクララのアプライドマテリアル社から入手可能である。他の製造業者から入手可能な適切なプラズマエッチチャンバを利用することもできる。
図２は、エッチ処理チャンバ２００の一実施形態の概略図である。チャンバ２００は、誘電性のドーム型天井部（以下、ドーム２２０と称する）を支持する導電性チャンバ壁部２３０を含む。チャンバに応じて天井部のタイプは異なっていてよい（例えば、平坦な天井部）。壁部２３０は、電気アース２３４に接続されている。
少なくとも１つの誘導コイルアンテナセグメント２１２が、高周波（ＲＦ）ソース２１８に整合回路２１９を介して連結されている。アンテナセグメント２１２はドーム２２０の外側に位置決めされており、処理ガスから形成されたプラズマをチャンバ内に維持するために利用される。一実施形態において、誘導コイルアンテナ２１２に印加されるソースＲＦ電力は約０ワット〜約２５００ワット、周波数は約５０ｋＨｚ〜約１３．５６ＭＨｚの範囲内にある。別の実施形態において、誘導コイルアンテナ２１２に印加されるソースＲＦ電力は約２００ワット〜約８００ワットの範囲にあり、例えば約４００ワットである。
処理チャンバ２００は基板支持台座部２１６（バイアス印加素子）も含み、台座部は、通常、周波数約１３．５６ＭＨｚで約１５００ワット以下（例えば、バイアス電力ゼロ）のバイアス電力を発生させるためのＲＦ信号を生成可能な第２（バイアス印加）ＲＦソース２２２に連結されている。バイアス印加ソース２２２は、基板支持台座部２１６に整合回路２２３を介して連結されている。基板支持台座部２１６に印加されるバイアス電力はＤＣ又はＲＦであってもよい。
稼働中、基板２１４を基板支持台座部２１６上に載置し、静電チャック又は基板２１４の機械的な固締といった慣用の技法を用いてその上に保持する。ガス状成分はガスパネル２３８から処理チャンバ２００へと進入ポート２２６を通して供給され、ガス状混合物２５０を生成する。混合物２５０から形成されたプラズマは、ＲＦソース２１８、２２２からのＲＦ電力をアンテナ２１２と基板支持台座部２１６にそれぞれ印加することで処理チャンバ２００内に維持される。エッチチャンバ２００内部の圧力は、チャンバ２００と真空ポンプ２３６との間に据えられた絞り弁２２７を用いて制御する。チャンバ壁部２３０の表面温度は、チャンバ２００の壁部２３０内に位置された液体含有導管（図示せず）を用いて制御される。
基板２１４の温度は、支持台座部２１６の温度を安定させ、導管２４９を通して熱伝導ガスを供給源２４８から基板２１４の背面と台座部表面上の溝部（図示せず）との間に形成された流路に流すことで制御する。熱伝導ガスとしてヘリウムガスを用いて基板支持台座部２１６と基板２１４との間の熱伝導を促進してもよい。エッチ処理中、基板２１４を、基板支持台座部２１６内に取り付けられた抵抗ヒータ２２５によって、ＤＣ電源２２４を介して定常状態温度まで加熱する。台座部２１６と基板２１４との間に供給されるヘリウムにより、基板２１４の均一な加熱が促進される。ドーム２２０と基板支持台座部２１６の双方の熱制御を行うことで、基板２１４の温度を約１００℃〜約５００℃に維持する。
他の形態のエッチチャンバも本発明の実施に使用できることは、当業者なら理解できる。例えば、遠隔プラズマ供給源を備えたチャンバ、マイクロ波プラズマチャンバ、電子サイクロトロン共鳴（ｅｌｅｃｔｒｏｎ ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ：ＥＣＲ）プラズマチャンバ等を利用して本発明を実行してもよい。
中央演算処理装置（ＣＰＵ）２４４、メモリ２４２、及びＣＰＵ２４４用のサポート回路２４６を含む制御装置２４０は、エッチ処理チャンバ２００の各種コンポーネントに連結されており、エッチ処理の制御を円滑に行う。上述したようなチャンバの制御を促進するために、ＣＰＵ２４４は様々なチャンバ及びサブプロセッサを制御するための、工業環境で使用可能ないずれの形態の汎用コンピュータプロセッサの１つであってもよい。メモリ２４２はＣＰＵ２４４に連結されている。メモリ２４２つまりコンピュータ可読性媒体は１つ以上の容易に入手可能なメモリ、例えばランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又はその他のいずれの形式のローカル又はリモートデジタルストレージであってよい。サポート回路２４６はＣＰＵ２４４に連結され、慣用のやり方でプロセッサをサポートする。これらの回路はキャッシュ、電力供給源、クロック回路、入力／出力回路、サブシステム等を含む。本願に記載されるようなエッチング処理は、通常、ソフトウェアルーチンとしてメモリ２４２に記憶される。ソフトウェアルーチンは、ＣＰＵ２４４により制御されているハードウェアとは離れて設置された第２ＣＰＵ（図示せず）に記憶させても及び／又は実行させてもよい。
図３は、チャンバ２００又は他の適した処理チャンバで実施し得るエッチ処理３００の一実施形態のフロー図である。図４Ａ−４Ｃは、処理３００の各種段階に対応する複合基板の一部の概略断面図である。処理３００を用いて、電界効果トランジスタ用コンタクト構造等の、構造体用の例えば２０：１を越える高アスペクト比の特徴部を形成することができる。或いは、処理３００を他のタイプの構造体のエッチングに利用してもよく、有益である。
処理３００は、基板２１４を図２に図示されるエッチチャンバ２００等のエッチ処理チャンバに搬送（つまり、配置）するブロック３０２から開始される。図４Ａに図示の実施形態において、基板２１４は、誘電体層４０４の上にパターンマスク層４０６が配置された膜積層体４００を有している。パターンマスク層４０６は開口部４０８を有しており、この開口部によりその下の誘電体層４０４のエッチング対象部位が露出している。基板２１４は、半導体基板、シリコンウェハ、ガラス基板等のいずれであってもよい。
一実施形態において、マスク層４０６はハードマスク、フォトレジストマスク又はこれらの組み合わせであってよい。マスク層４０６は、所望のアスペクト比で誘電体層４０４に特徴部４１０をエッチングするためのエッチマスクとして使用される。本願に記載の特徴部４１０は、トレンチ、ビア、開口部等を含み得る。一実施形態において、マスク層４０６は、ケイ素、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、非晶質炭素、及びこれらの組み合わせから成る群から選択された材料であってよい。本願に記載の例示的な実施形態において、マスク層４０６は、非晶質炭素層である。非晶質炭素層の一例は、アプライドマテリアル社から入手可能なアドバンスドパターニングフィルム（ＡＰＦ、登録商標）であってよい。誘電体層４０４は、誘電性酸化物層であってよい。誘電体層に適した他の材料には、非ドープ・ケイ素ガラス（Ｕｎｄｏｐｅｄ ｓｉｌｉｃｏｎ ｇｌａｓｓ：ＵＳＧ）、例えば酸化ケイ素又はＴＥＯＳ、ホウ素・ケイ酸塩ガラス（ｂｏｒｏｎ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＢＳＧ）、燐・ケイ酸塩ガラス（ｐｈｏｓｐｈｏｒｕｓ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）、ホウ素・燐・ケイ酸塩ガラス（ｂｏｒｏｎ−ｐｈｏｓｐｈｏｒｕｓ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＢＰＳＧ）及びこれらの組み合わせが含まれる。本願に記載の例示的な実施形態において、誘電体層４０４は、非ドープ・ケイ素ガラス（ＵＳＧ）層である。一実施形態において、誘電体層４０４は、約３０００Å〜約１５０００Å、例えば約４０００Å〜約１２０００Å、例えば約１００００Åの厚さを有する。
ブロック３０４で、フッ素と炭素を基本としたガスとケイ素・フッ素ガスを含むガス混合物を、エッチチャンバ内に置かれた基板２１４を異方的にエッチングするためにエッチチャンバに供給する。エッチング中、フッ素と炭素を基本としたガスとケイ素・フッ素ガスは、ガス混合物から形成されたプラズマによって反応性エッチャント種として解離される。ケイ素・フッ素ガスからのケイ素イオンは、ガス混合物中のフッ素と炭素を基本としたガスからの炭素イオンの一部と反応し、図４Ｂに図示されるように、誘電体層４０４にエッチングされた特徴部４１０のエッチングされた表面、例えば側壁部上に伝導性ケイ素含有高分子を形成する。エッチング中、誘電体層４０４のエッチングされた表面、例えば側壁部の保護に慣用的に使用されていた炭素系高分子よりもケイ素イオンのほうがより多くの電子を供給するため、ケイ素含有高分子４１６の伝導特性が、エッチ反応中に起こる電子移動過程の助けとなる。伝導性ケイ素含有高分子４１６は、矢印４１８によって図示されるように、特徴部４１０のより深い部位へとイオン及び／又は電子を伝導する。伝導性高分子層４１６は、電荷の蓄積と誘電体層４０４の特徴部４１０内への成長も軽減するため、特徴部の閉鎖、狭小化、湾曲又はエッチング処理の更なる妨害が防止される。伝導性ケイ素含有高分子４１６によりエッチングされた特徴部４１０内でのイオン軌道が改善され、誘電体層４０４深くでの高アスペクト比の特徴部４１０の形成が促進される。
エッチング中、マスク層４０６は、供給されたガス混合物からのフッ素イオンによって攻撃されることもある。このため、ケイ素・フッ素ガスをフッ素と炭素を基本としたガス混合物に添加すると、ケイ素・フッ素ガスからのケイ素イオンがマスク層４０６と効率的に反応して、マスク層４０６の上面上に強靭な保護層４１４が形成される。マスク層４０６が非晶質炭素層である実施形態において、ケイ素イオンはマスク層４０６の炭素元素と反応し、マスク層４０６の上面に強固な炭化ケイ素層を形成し、マスク層４０６が高アスペクト比特徴部４１０の形成過程中に攻撃されないように保護する。
一実施形態において、ガス混合物に供給されたケイ素・フッ素ガスは、ＳｉＦ４、ＳｉＣｌ４等から成る群から選択することができる。ガス混合物に供給されるフッ素と炭素を基本としたガスは、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８、ＣＨ２Ｆ２等から成る群から選択される。任意で不活性ガスをガス混合物に供給して、ガス混合物のエッチチャンバへの運搬を補佐してもよい。不活性ガスの適した例には、Ｎ２、Ａｒ、Ｈｅ、及びＫｒガスが含まれる。
ガス混合物をエッチチャンバに供給しながら、幾つかの処理パラメータを調節する。一実施形態において、チャンバ圧は、約１０ｍＴｏｒｒ〜約６０ｍＴｏｒｒ、例えば約２０ｍＴｏｒｒに調節される。ＲＦソース電力を印加して、第1処理ガスから形成されたプラズマを維持してよい。例えば、約２００ワット〜約１０００ワットの電力を誘導結合アンテナソースに印加して、プラズマをエッチチャンバ内部で維持してもよい。フッ素と炭素を基本としたガスは、チャンバへと流量約２０ｓｃｃｍ〜約１００ｓｃｃｍで流すことができる。ケイ素・フッ素ガスは、チャンバへと流量約１０ｓｃｃｍ〜約５０ｓｃｃｍで流すことができる。不活性ガスは、チャンバへと流量約２００ｓｃｃｍ〜約１０００ｓｃｃｍで流すことができる。基板温度は約２０℃〜約８０℃に維持される。
加えて、ガス混合物に供給されるフッ素と炭素を基本としたガスのケイ素・フッ素ガスに対する比を制御してもよい。一実施形態において、フッ素と炭素を基本としたガスのケイ素・フッ素ガスに対するガス比は、約１：０．１５〜約１：０．５、例えば約１：０．２５に制御される。
ブロック３０６で、ある特徴部４１０が所望の深さ、任意の下層及び／又は基板２１４に到達すると、いずれの適した方法によってエッチング処理の終点が決定される。例えば、終点は、発光をモニタすること、既定の時間の満了、又はエッチング中の層が十分に除去されたと判定する別の指標により決定することができる。
図４Ｃに図示されるように、所望の高アスペクト比を有する特徴部４１０は基板２１４上に形成される。一実施形態において、基板２１４上に形成された特徴部４１０は約２０：１を越えるアスペクト比を有している。一実施形態において、処理３００を利用して、約２０：１を超えるアスペクト比の特徴部４１０が誘電体層４０４に形成されたコンタクト構造を、図５に図示されるような、基板５０２上の電界効果トランジスタ５０４上に配置されたコンタクト構造として形成することができる。特徴部４１０に金属材料を充填して又は堆積させて、基板上に配線構造を形成してもよい。金属材料の例には、タングステン（Ｗ）、窒化タングステン（ＷＮ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）等が含まれる。或いは、処理３００を用いて、集積回路の作製に使用する他の構造を形成してもよい。
従って、本出願は、基板をエッチングして２０：１を越えるアスペクトを備えた特徴部を形成する改善された方法を提供する。本方法は、ケイ素・フッ素ガスの添加に加えてフッ素と炭素を基本としたガス混合物を用いることでエッチング中に伝導性高分子層を形成し、これにより基板上に形成される高アスペクト比の特徴部の良好なプロファイルと寸法制御を効率的に行い、有利である。
上記記載は本発明の実施形態を対象としているが、本発明の基本的な範囲から逸脱することなく本発明のその他及び更なる実施形態を創作することができ、本発明の範囲は特許請求の範囲に基づいて定められる。
本発明の開示は、添付図面と共に詳細な説明を検討することで容易に理解することが可能である。
〜
高アスペクト比の特徴部を作製するために用いる従来の特徴部形成シーケンスの断面図である。
本発明の少なくとも１つの実施形態による、エッチング処理を実行するために利用し得るプラズマ処理装置の概略図である。
本発明の少なくとも１つの実施形態による、高アスペクト比の特徴部の作製に適した方法の処理フロー図である。
〜
図３の方法による、エッチングにより高アスペクト比の特徴部が形成された複合構造体の連続断面図である。
電界効果トランジスタ用のコンタクト構造における、本発明によって形成された高アスペクト比の特徴部を有する複合構造体の断面図である。
円滑な理解のために、可能な限り、図に共通する同一の要素は同一の参照番号を用いて表した。一実施形態における要素と構成は、特に記載することなく他の実施形態にて効果的に利用可能である。
しかしながら、添付図面は本発明の例示的な実施形態を図示するに過ぎず、本発明はその他の同等に効果的な実施形態も認め得るため、本発明の範囲を制限すると解釈されないことに留意すべきである。
Claims (15)
- 基板上で誘電体層を高アスペクト比で異方性エッチングする方法であり、
誘電体層上にパターンマスク層が配置された基板をエッチチャンバ内に配置し、
少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバに供給し、
ガス混合物から形成したプラズマの存在下で誘電体層に特徴部をエッチングすることを含む方法。 - 誘電体層が、非ドープ・ケイ素ガラス（ＵＳＧ）、ホウ素・ケイ酸塩ガラス（ＢＳＧ）、燐・ケイ酸塩ガラス（ＰＳＧ）、ホウ素・燐・ケイ酸塩ガラス（ＢＰＳＧ）及びこれらの組み合わせから成る群から選択される請求項１記載の方法。
- パターンマスク層が、ケイ素、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、非晶質炭素及びこれらの組み合わせから成る群から選択される請求項１記載の方法。
- ガス混合物を供給することが、誘電体層のエッチングされた表面上に伝導性高分子層を形成することを更に含む請求項１記載の方法。
- 伝導性高分子層がケイ素含有高分子である請求項４記載の方法。
- 伝導性高分子層が、誘電体層を異方性エッチングするためのプラズマから発生したイオンを誘電体層の底部に向かって伝導することを補佐する請求項４記載の方法。
- フッ素・炭素含有ガスと、ケイ素・フッ素ガスが、ＳｉＦ４とＳｉＣｌ４である請求項１記載の方法。
- フッ素・炭素含有ガスが、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８及びＣＨ２Ｆ２から成る群から選択される請求項１記載の方法。
- ガス混合物を供給することが、
フッ素・炭素含有ガスを流量約２０ｓｃｃｍ〜約１００ｓｃｃｍで供給し、
ケイ素・フッ素ガスを流量約１０ｓｃｃｍ〜約５０ｓｃｃｍで供給し、
処理圧力を約１０ｍＴｏｒｒ〜約６０ｍＴｏｒｒに維持し、
基板温度を約２０℃〜約８０℃に制御し、
約２００ワット〜約１０００ワットのプラズマ電力を印加することを更に含む請求項１記載の方法。 - 基板上で誘電体層を高アスペクト比で異方性エッチングする方法であり、
誘電体層上にパターン形成された非晶質炭素層が配置された基板をエッチチャンバ内に配置し、
少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバ内に供給し、
非晶質炭素層の開口部を通して、ガス混合物から形成したプラズマの存在下において、約２０：１を越えるアスペクト比に特徴部をエッチングすることを含む方法。 - ガス混合物を供給することが、誘電体層のエッチングされた表面上に伝導性高分子層を形成することを更に含む請求項１０記載の方法。
- ケイ素・フッ素ガスから得られるケイ素元素を非晶質炭素層と反応させて保護層を形成することを更に含む請求項１１記載の方法。
- ガス混合物を供給することが、ガス混合物と共に不活性ガスをエッチチャンバに供給することを更に含み、
不活性ガスがＮ２、Ａｒ、Ｈｅ、及びＫｒから成る群から選択される請求項１１記載の方法。 - 基板上で誘電体層を高アスペクト比で異方性エッチングする方法であり、
誘電体層上にパターン形成された非晶質炭素層が配置された基板をエッチチャンバ内に配置し、
少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバ内に供給し、
ガス混合物から形成したプラズマにより、誘電体層に約２０：１を越えるアスペクト比に特徴部をエッチングし、
エッチング中に特徴部の表面上に伝導性高分子層を形成し、
特徴部を電界効果トランジスタ用のコンタクト構造として構成することを含む方法。 - 誘電体層が、酸化ケイ素、ホウ素・ケイ酸塩ガラス（ＢＳＧ）、燐・ケイ酸塩ガラス（ＰＳＧ）、ホウ素・燐・ケイ酸塩ガラス（ＢＰＳＧ）及びこれらの組み合わせから成る群から選択される請求項１４記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/934,589 US20100330805A1 (en) | 2007-11-02 | 2007-11-02 | Methods for forming high aspect ratio features on a substrate |
| US11/934,589 | 2007-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009135478A true JP2009135478A (ja) | 2009-06-18 |
| JP5553501B2 JP5553501B2 (ja) | 2014-07-16 |
Family
ID=40297950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008282634A Expired - Fee Related JP5553501B2 (ja) | 2007-11-02 | 2008-11-01 | 基板上に高アスペクト比の特徴部を形成する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20100330805A1 (ja) |
| EP (1) | EP2056341A3 (ja) |
| JP (1) | JP5553501B2 (ja) |
| KR (1) | KR101103214B1 (ja) |
| CN (1) | CN101431023B (ja) |
| SG (1) | SG152207A1 (ja) |
| TW (1) | TW200935519A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101263666B1 (ko) * | 2011-07-26 | 2013-05-22 | 아주대학교산학협력단 | 반도체 장치의 콘택홀 형성방법 |
| KR20170125009A (ko) * | 2016-03-28 | 2017-11-13 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라스마 처리 방법 및 플라스마 처리 장치 |
| WO2020247977A1 (en) * | 2019-06-04 | 2020-12-10 | Lam Research Corporation | Polymerization protective liner for reactive ion etch in patterning |
| JPWO2020027048A1 (ja) * | 2018-07-30 | 2021-08-02 | 京セラ株式会社 | 複合基板 |
| US11456183B2 (en) | 2018-08-06 | 2022-09-27 | Hitachi High-Tech Corporation | Plasma processing method and plasma ashing apparatus |
| US11875978B2 (en) | 2020-06-16 | 2024-01-16 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015343A (ja) * | 2010-07-01 | 2012-01-19 | Hitachi High-Technologies Corp | プラズマエッチング方法 |
| WO2012127342A1 (en) * | 2011-03-18 | 2012-09-27 | Basf Se | Method for manufacturing integrated circuit devices, optical devices, micromachines and mechanical precision devices having patterned material layers with line-space dimensions of 50 nm and less |
| CN104658882B (zh) * | 2013-11-25 | 2017-09-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制浅沟槽深度微负载效应的刻蚀方法 |
| EP3035369B1 (en) * | 2014-12-18 | 2020-11-25 | IMEC vzw | Plasma treatment method |
| TWI729457B (zh) | 2016-06-14 | 2021-06-01 | 美商應用材料股份有限公司 | 金屬及含金屬化合物之氧化體積膨脹 |
| WO2018052476A1 (en) | 2016-09-14 | 2018-03-22 | Applied Materials, Inc. | Steam oxidation initiation for high aspect ratio conformal radical oxidation |
| TWI719262B (zh) | 2016-11-03 | 2021-02-21 | 美商應用材料股份有限公司 | 用於圖案化之薄膜的沉積與處理 |
| EP3539154A4 (en) | 2016-11-08 | 2020-06-03 | Applied Materials, Inc. | GEOMETRIC CONTROL OF PRESSURE COLUMNS FOR SAMPLE APPLICATIONS |
| WO2018156710A1 (en) | 2017-02-22 | 2018-08-30 | Applied Materials, Inc. | Critical dimension control for self-aligned contact patterning |
| JP6861535B2 (ja) * | 2017-02-28 | 2021-04-21 | 東京エレクトロン株式会社 | 処理方法及びプラズマ処理装置 |
| WO2018200212A1 (en) | 2017-04-25 | 2018-11-01 | Applied Materials, Inc. | Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation |
| US10840186B2 (en) | 2017-06-10 | 2020-11-17 | Applied Materials, Inc. | Methods of forming self-aligned vias and air gaps |
| TW201906035A (zh) | 2017-06-24 | 2019-02-01 | 美商微材料有限責任公司 | 生產完全自我對準的介層窗及觸點之方法 |
| US10510602B2 (en) | 2017-08-31 | 2019-12-17 | Mirocmaterials LLC | Methods of producing self-aligned vias |
| WO2019046402A1 (en) | 2017-08-31 | 2019-03-07 | Micromaterials Llc | METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES |
| CN111133579B (zh) | 2017-09-05 | 2023-09-01 | 应用材料公司 | 3d存储器结构中由下而上方式的高深宽比孔洞形成 |
| WO2019050735A1 (en) | 2017-09-06 | 2019-03-14 | Micromaterials Llc | METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES |
| JP2019106538A (ja) | 2017-12-07 | 2019-06-27 | マイクロマテリアルズ エルエルシー | 制御可能な金属およびバリアライナー凹部のための方法 |
| EP3499557A1 (en) | 2017-12-15 | 2019-06-19 | Micromaterials LLC | Selectively etched self-aligned via processes |
| TW201939628A (zh) | 2018-03-02 | 2019-10-01 | 美商微材料有限責任公司 | 移除金屬氧化物的方法 |
| US10790191B2 (en) | 2018-05-08 | 2020-09-29 | Micromaterials Llc | Selective removal process to create high aspect ratio fully self-aligned via |
| TW202011547A (zh) | 2018-05-16 | 2020-03-16 | 美商微材料有限責任公司 | 用於產生完全自對準的通孔的方法 |
| US10699953B2 (en) | 2018-06-08 | 2020-06-30 | Micromaterials Llc | Method for creating a fully self-aligned via |
| US11164938B2 (en) | 2019-03-26 | 2021-11-02 | Micromaterials Llc | DRAM capacitor module |
| CN111508929B (zh) * | 2020-04-17 | 2022-02-22 | 北京北方华创微电子装备有限公司 | 图形片及半导体中间产物 |
| US20210391181A1 (en) * | 2020-06-15 | 2021-12-16 | Tokyo Electron Limited | Forming a semiconductor device using a protective layer |
| CN113766412B (zh) * | 2021-11-05 | 2022-02-15 | 绍兴中芯集成电路制造股份有限公司 | 具有弧形底角的凹槽的制备方法、mems麦克风的制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206072A (ja) * | 1991-06-27 | 1993-08-13 | Applied Materials Inc | 誘導ｒｆ結合を用いたプラズマ加工装置とその方法 |
| JPH06342744A (ja) * | 1993-03-26 | 1994-12-13 | Fujitsu Ltd | ａ−Ｃによる反射防止 |
| JPH1167723A (ja) * | 1997-07-03 | 1999-03-09 | Applied Materials Inc | シランエッチングプロセス |
| JP2002110647A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2005530345A (ja) * | 2002-06-14 | 2005-10-06 | ラム リサーチ コーポレーション | 改善されたレジスト外形、および／または、エッチング外形特性を有する誘電体膜エッチング・プロセス |
| KR100763514B1 (ko) * | 2006-06-30 | 2007-10-04 | 삼성전자주식회사 | 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법 |
| WO2008027240A2 (en) * | 2006-08-31 | 2008-03-06 | Micron Technology, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071714A (en) * | 1989-04-17 | 1991-12-10 | International Business Machines Corporation | Multilayered intermetallic connection for semiconductor devices |
| US6171974B1 (en) * | 1991-06-27 | 2001-01-09 | Applied Materials, Inc. | High selectivity oxide etch process for integrated circuit structures |
| US5188979A (en) * | 1991-08-26 | 1993-02-23 | Motorola Inc. | Method for forming a nitride layer using preheated ammonia |
| US5356833A (en) * | 1993-04-05 | 1994-10-18 | Motorola, Inc. | Process for forming an intermetallic member on a semiconductor substrate |
| ES2142839T3 (es) * | 1993-08-13 | 2000-05-01 | Pirelli | Proceso para determinar la concentracion y distribucion de negro de carbon en compuestos de caucho y en otros materiales que contienen negro de carbon y dispositivo para realizar dicho proceso. |
| JP2924723B2 (ja) * | 1995-08-16 | 1999-07-26 | 日本電気株式会社 | ドライエッチング方法 |
| US6148072A (en) * | 1997-01-03 | 2000-11-14 | Advis, Inc | Methods and systems for initiating video communication |
| US6242350B1 (en) * | 1999-03-18 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Post gate etch cleaning process for self-aligned gate mosfets |
| US6335292B1 (en) * | 1999-04-15 | 2002-01-01 | Micron Technology, Inc. | Method of controlling striations and CD loss in contact oxide etch |
| US6270568B1 (en) * | 1999-07-15 | 2001-08-07 | Motorola, Inc. | Method for fabricating a semiconductor structure with reduced leakage current density |
| US6319730B1 (en) * | 1999-07-15 | 2001-11-20 | Motorola, Inc. | Method of fabricating a semiconductor structure including a metal oxide interface |
| US6235643B1 (en) * | 1999-08-10 | 2001-05-22 | Applied Materials, Inc. | Method for etching a trench having rounded top and bottom corners in a silicon substrate |
| US6328905B1 (en) * | 1999-08-12 | 2001-12-11 | Advanced Micro Devices, Inc. | Residue removal by CO2 water rinse in conjunction with post metal etch plasma strip |
| US6274500B1 (en) * | 1999-10-12 | 2001-08-14 | Chartered Semiconductor Manufacturing Ltd. | Single wafer in-situ dry clean and seasoning for plasma etching process |
| US6479395B1 (en) * | 1999-11-02 | 2002-11-12 | Alien Technology Corporation | Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings |
| US6300202B1 (en) * | 2000-05-18 | 2001-10-09 | Motorola Inc. | Selective removal of a metal oxide dielectric |
| US6297095B1 (en) * | 2000-06-16 | 2001-10-02 | Motorola, Inc. | Memory device that includes passivated nanoclusters and method for manufacture |
| US6326261B1 (en) * | 2001-01-05 | 2001-12-04 | United Microelectronics Corp. | Method of fabricating a deep trench capacitor |
| US6348386B1 (en) * | 2001-04-16 | 2002-02-19 | Motorola, Inc. | Method for making a hafnium-based insulating film |
| US6563160B2 (en) * | 2001-08-09 | 2003-05-13 | International Business Machines Corporation | High dielectric constant materials forming components of DRAM such as deep-trench capacitors and gate dielectric (insulators) for support circuits |
| US6534376B2 (en) * | 2001-08-15 | 2003-03-18 | Infineon Technologies Ag | Process flow for sacrificial collar scheme with vertical nitride mask |
| US6528386B1 (en) * | 2001-12-20 | 2003-03-04 | Texas Instruments Incorporated | Protection of tungsten alignment mark for FeRAM processing |
| US6897155B2 (en) * | 2002-08-14 | 2005-05-24 | Applied Materials, Inc. | Method for etching high-aspect-ratio features |
| US7491647B2 (en) * | 2005-03-08 | 2009-02-17 | Lam Research Corporation | Etch with striation control |
| US7344975B2 (en) * | 2005-08-26 | 2008-03-18 | Micron Technology, Inc. | Method to reduce charge buildup during high aspect ratio contact etch |
| US7846846B2 (en) * | 2007-09-25 | 2010-12-07 | Applied Materials, Inc. | Method of preventing etch profile bending and bowing in high aspect ratio openings by treating a polymer formed on the opening sidewalls |
-
2007
- 2007-11-02 US US11/934,589 patent/US20100330805A1/en not_active Abandoned
-
2008
- 2008-10-31 SG SG200808129-1A patent/SG152207A1/en unknown
- 2008-10-31 KR KR1020080107642A patent/KR101103214B1/ko not_active IP Right Cessation
- 2008-10-31 TW TW097142044A patent/TW200935519A/zh unknown
- 2008-10-31 EP EP08168110A patent/EP2056341A3/en not_active Withdrawn
- 2008-11-01 JP JP2008282634A patent/JP5553501B2/ja not_active Expired - Fee Related
- 2008-11-03 CN CN2008101755395A patent/CN101431023B/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206072A (ja) * | 1991-06-27 | 1993-08-13 | Applied Materials Inc | 誘導ｒｆ結合を用いたプラズマ加工装置とその方法 |
| JPH06342744A (ja) * | 1993-03-26 | 1994-12-13 | Fujitsu Ltd | ａ−Ｃによる反射防止 |
| JPH1167723A (ja) * | 1997-07-03 | 1999-03-09 | Applied Materials Inc | シランエッチングプロセス |
| JP2002110647A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2005530345A (ja) * | 2002-06-14 | 2005-10-06 | ラム リサーチ コーポレーション | 改善されたレジスト外形、および／または、エッチング外形特性を有する誘電体膜エッチング・プロセス |
| KR100763514B1 (ko) * | 2006-06-30 | 2007-10-04 | 삼성전자주식회사 | 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법 |
| US20080020582A1 (en) * | 2006-06-30 | 2008-01-24 | Keun-Hee Bai | Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same |
| WO2008027240A2 (en) * | 2006-08-31 | 2008-03-06 | Micron Technology, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
| JP2010503207A (ja) * | 2006-08-31 | 2010-01-28 | マイクロン テクノロジー， インク． | 高アスペクト比のフィーチャを形成するための選択的化学エッチングおよび関連構造 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101263666B1 (ko) * | 2011-07-26 | 2013-05-22 | 아주대학교산학협력단 | 반도체 장치의 콘택홀 형성방법 |
| KR102329531B1 (ko) * | 2016-03-28 | 2021-11-23 | 주식회사 히타치하이테크 | 플라스마 처리 방법 및 플라스마 처리 장치 |
| KR20180063383A (ko) * | 2016-03-28 | 2018-06-11 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라스마 처리 방법 및 플라스마 처리 장치 |
| US10157750B2 (en) | 2016-03-28 | 2018-12-18 | Hitachi High-Technologies Corporation | Plasma processing method and plasma processing apparatus |
| KR101990332B1 (ko) * | 2016-03-28 | 2019-06-18 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라스마 처리 방법 및 플라스마 처리 장치 |
| KR20190119176A (ko) * | 2016-03-28 | 2019-10-21 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라스마 처리 방법 및 플라스마 처리 장치 |
| KR102262750B1 (ko) * | 2016-03-28 | 2021-06-10 | 주식회사 히타치하이테크 | 플라스마 처리 방법 및 플라스마 처리 장치 |
| KR20170125009A (ko) * | 2016-03-28 | 2017-11-13 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라스마 처리 방법 및 플라스마 처리 장치 |
| JPWO2020027048A1 (ja) * | 2018-07-30 | 2021-08-02 | 京セラ株式会社 | 複合基板 |
| JP7066852B2 (ja) | 2018-07-30 | 2022-05-13 | 京セラ株式会社 | 複合基板 |
| US11456183B2 (en) | 2018-08-06 | 2022-09-27 | Hitachi High-Tech Corporation | Plasma processing method and plasma ashing apparatus |
| WO2020247977A1 (en) * | 2019-06-04 | 2020-12-10 | Lam Research Corporation | Polymerization protective liner for reactive ion etch in patterning |
| US11875978B2 (en) | 2020-06-16 | 2024-01-16 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200935519A (en) | 2009-08-16 |
| EP2056341A2 (en) | 2009-05-06 |
| EP2056341A3 (en) | 2010-03-03 |
| CN101431023B (zh) | 2011-04-13 |
| SG152207A1 (en) | 2009-05-29 |
| KR20090045868A (ko) | 2009-05-08 |
| KR101103214B1 (ko) | 2012-01-05 |
| CN101431023A (zh) | 2009-05-13 |
| US20100330805A1 (en) | 2010-12-30 |
| JP5553501B2 (ja) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5553501B2 (ja) | 基板上に高アスペクト比の特徴部を形成する方法 | |
| US7368394B2 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| KR101644732B1 (ko) | Finfet 방식용 게이트 스페이서 프로파일, 핀 손실 및 하드 마스크 손실 개선을 위한 종횡비 종속 성막 | |
| US7132369B2 (en) | Method of forming a low-K dual damascene interconnect structure | |
| JP6440716B2 (ja) | 周期的エッチング工程を用いたエッチング停止層のエッチング方法 | |
| US9543163B2 (en) | Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process | |
| KR102483741B1 (ko) | 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들 | |
| US6489248B2 (en) | Method and apparatus for etch passivating and etching a substrate | |
| US20070202700A1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| KR101880831B1 (ko) | 가스 펄싱을 사용하는 딥 실리콘 에칭 방법 | |
| US20040198062A1 (en) | Method of fabricating a dual damascene interconnect structure | |
| US20070026665A1 (en) | Method of fabricating a dual damascene interconnect structure | |
| TWI514516B (zh) | 保護外露式低k表面的方法 | |
| TW201417181A (zh) | 蝕刻及灰化期間低ｋ材料之側壁保護 | |
| KR100917291B1 (ko) | 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭 | |
| JP2002141407A (ja) | 半導体装置およびその製造方法 | |
| US20130074769A1 (en) | Apparatus for the deposition of a conformal film on a substrate and methods therefor | |
| US20080203056A1 (en) | Methods for etching high aspect ratio features | |
| WO2000059024A1 (en) | Improved techniques for etching an aluminum neodymium-containing layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130712 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130718 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130816 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130913 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140527 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5553501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |