JP6898265B2 - 複合基板の製造方法 - Google Patents

複合基板の製造方法 Download PDF

Info

Publication number
JP6898265B2
JP6898265B2 JP2018037321A JP2018037321A JP6898265B2 JP 6898265 B2 JP6898265 B2 JP 6898265B2 JP 2018037321 A JP2018037321 A JP 2018037321A JP 2018037321 A JP2018037321 A JP 2018037321A JP 6898265 B2 JP6898265 B2 JP 6898265B2
Authority
JP
Japan
Prior art keywords
substrate
hole
manufacturing
support substrate
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018037321A
Other languages
English (en)
Other versions
JP2019153902A (ja
Inventor
賢英 楢原
賢英 楢原
幹裕 梅原
幹裕 梅原
光広 梶原
光広 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018037321A priority Critical patent/JP6898265B2/ja
Publication of JP2019153902A publication Critical patent/JP2019153902A/ja
Application granted granted Critical
Publication of JP6898265B2 publication Critical patent/JP6898265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本開示は、圧電基板と支持基板とを貼り合せた構造の複合基板の製造方法に関する。
近年、携帯電話などの通信機器に使用される弾性表面波素子などの圧電素子の小型化、高性能化が要求されている。小型で高性能な圧電素子として、圧電基板と支持基板とを貼り合せて構成された複合基板を貫通する貫通孔内に形成した導電体を介して圧電基板上に形成された素子電極に電気信号を供給する構成の素子がある。このような圧電素子用複合基板の製造方法としては、両基板を貼り合せた後に貫通孔を形成する方法(特許文献1)と、両基板に貫通孔を形成した後、貼り合せる方法(特許文献2、3)とが知られている。
特許文献1のように両基板を貼り合せた後に支持基板の孔形成を行う方法では、圧電基板が支持基板の孔形成工程の影響を受ける。例えば、支持基板にレーザ加工によって孔加工すると、加工領域からの飛散によりデブリが付着し、このデブリを除去するためのエッチングが必要になる。このエッチングにおいて、圧電基板がダメージを受けないようにするためには、圧電基板の表面に保護膜を形成する工程と、エッチング後に該保護膜を剥離する工程が必要となる。このような保護膜の形成、剥離工程は、生産性の低下、生産コストの増加につながる。
また、圧電基板は機械的強度が低い上に、小型化に伴う薄型化のため、加工時に変形、損傷しやすく、加工不良が生じやすい。そのため、特許文献2、3のように両基板に貫通孔を形成した後、貼り合せる方法では、圧電基板を支持基板と貼り合せた後に貫通孔を形成する方法と比べて、圧電基板の加工不良(変形、損傷)が生じやすい。
特開2011−130385号公報 特開2003−37471号公報 特開2010−50539号公報
本開示は、生産性に優れ、加工不良の少ない複合基板の製造方法を提供することを課題とする。
本開示の複合基板の製造方法は、対向する第1面および第2面を有する圧電基板と、対向する第3面および第4面を有する支持基板とを準備する工程と、前記支持基板に前記第3面または前記第4面から第1の孔を形成する工程と、前記圧電基板の前記第2面と前記支持基板の前記第3面とを貼り合せる工程と、前記圧電基板の前記第1面から前記支持基板の前記第3面に向かって、前記第1の孔と連通する第2の孔を形成する工程とを備える。
本開示の複合基板の製造方法は、支持基板と圧電基板の貼り合せを、支持基板の第1の孔の形成後に行うため、圧電基板が、支持基板の第1の孔の形成工程の影響を受けない。
また、圧電基板の第2の孔の形成を、支持基板との貼り合せ後に行うため、圧電基板の第2の孔の形成工程で加工不良が生じにくい。
本開示の製造方法で作製される複合基板の概略断面図である。 本開示の複合基板の製造方法の一例を示す工程フロー図である。 本開示の複合基板の製造方法の他の例を示す工程フロー図である。
本開示の複合基板の製造方法について、図を参照しながら説明する。図2、3に本開示の複合基板の製造方法のフロー図を示す。
本開示の複合基板1の製造方法では、まず、対向する第1面2aおよび第2面2bを有する圧電基板2と、対向する第3面3aおよび第4面3bを有する支持基板3とを準備する。次に、支持基板3に第3面3aまたは第4面3bから第1の孔3cを形成する。続いて、圧電基板2の第2面2bと支持基板3の第3面3aとを貼り合せる。そして、圧電基板2の第1面2aから支持基板3の第3面3aに向かって、第1の孔3cと連通する第2の孔2cを形成する。本開示の複合基板1の製造方法は、生産性に優れ、加工不良が少ない。図2は、支持基板3に第3面3aから第1の孔3cを形成する実施形態のフロー図であり、図3は、支持基板3に第4面3bから第1の孔3cを形成する実施形態のフロー図である。図2および図3における矢印は、第1の孔3cおよび第2の孔2cの加工方向を示している。
<圧電基板と支持基板>
圧電基板2は、タンタル酸リチウム(LT)、ニオブ酸リチウム(LN)、酸化亜鉛、水晶などの圧電性を有する材料からなる。支持基板3は、圧電基板2よりも機械的強度の高い材質からなり、例えば、サファイア、シリコン、炭化珪素、LN、アルミナなどの各種セラミックスからなる。中でもサファイアは機械的強度、絶縁性、放熱性に優れ、支持基板3として好適である。
<複合基板>
図1に、本開示の製造方法で作製される複合基板1の概略断面図を示す。複合基板1は、対向する第1面2aおよび第2面2bを有する圧電基板2と、第2面2bに接する第3面3aおよび第3面3aに対向する第4面3bを有する支持基板3と、第1面2aから第4面3bまで貫通する貫通孔1cと備える。貫通孔1cの貫通方向に垂直な断面の形状は、特に制限はないが、例えば円形である。複合基板1の寸法は例えば、直径が4インチ〜6インチ、支持基板3の厚みが0.3mm〜1.0mm、圧電基板2の厚みが20μm〜50μmである。
<圧電素子>
本開示の方法で作製される複合基板1は、表面弾性波素子などの圧電素子用の複合基板1として用いられる。1枚の複合基板1には複数の圧電素子が形成される。圧電基板2の第1面2aには素子電極が形成され、支持基板3の第4面3bには外部電極が形成される。貫通孔1cの内部には、銅などの導電性材料からなる導電体が形成されて素子電極、および外部電極と接続される。
<第1の孔の形成>
第1の孔3cは、レーザ加工、ブラスト加工、ドリル加工等の加工方法で形成される。支持基板3としてサファイアを用い、レーザ加工で第1の孔3cを形成する場合、YAGレーザ等の高調波を利用した短パルスレーザが好適である。支持基板3をレーザ加工する
と、加工中に加工領域から飛散したデブリが支持基板3の表面および加工面に付着する。デブリは、以降の製造工程および、製品特性に悪影響を及ぼすので、エッチング等の方法で除去する。支持基板3のデブリ除去には、例えば、室温または沸点以下の温度に加熱した塩酸、硝酸、フッ酸、リン酸、4ホウ酸ナトリウム溶融液、KOH溶融液、NaOH溶融液によるエッチング処理が用いられる。
第1の孔3cの形成を、圧電基板2と支持基板3との貼り合せの後に行う従来の方法(特許文献1)では、圧電基板2が、第1の孔3cの形成工程の影響を受ける(例えば、デブリ除去工程でエッチングされる)ため、第1の孔3cの形成前に圧電基板2に保護膜を形成し、形成後に剥離する工程が必要になる。これに対し、本開示の複合基板1の製造方法は、圧電基板2と支持基板3との貼り合せを第1の孔3cの形成後に行うので、圧電基板2が、第1の孔3cの形成工程の影響を受けず、保護膜の形成、剥離が不要となるため、生産性に優れている。
<貼り合せ>
圧電基板2と支持基板3の貼り合せは、接着材料を用いない直接接合、または、接着材料を用いた接着によって行う。直接接合では、圧電基板2と支持基板3を真空中、大気中または所定の雰囲気中で加熱および(または)加圧して接合する。貼り合せ工程では、貼り合せ時の温度および圧電基板2と支持基板3の熱膨張率差に起因して、圧電基板2と支持基板3に応力が発生し、破損、加工精度不良などの原因となり得る。このような応力を小さくするには、接合温度が低いことが好ましいので、圧電基板2の第2面2bと支持基板3の第3面3aを、プラズマ処理などの方法で活性化処理を施した後、接合するとよい。
圧電基板2と支持基板3を貼り合せた後、第2の孔2cの形成の前に、圧電基板2の第1面2aを、ラッピング装置などを用いて研削し、圧電基板2の厚みを薄くしてから第2の孔2cを形成してもよい。貼り合せ後に圧電基板2を薄層化することで、圧電基板2の薄層化加工時の破損、加工不良も生じにくくなる。また、薄層化してから第2の孔2cを形成することで、第2の孔2cの加工精度、生産性が向上する。
<第2の孔の形成>
一般に、圧電材料は機械的強度が低いため、第2の孔2cの形成方法は、ウェットエッチング、ドライエッチング等の化学的処理による加工が好ましい。圧電基板2がLTまたはLNであれば、フォトリソグラフィ技術によるマスク形成と、CFなどのハロゲン化合物ガスを用いたリアクティブイオンエッチングの組合せにより形成するとよい。また、圧電基板2と支持基板3とを貼り合せる前に第2の孔2cを形成する従来の方法(特許文献2、3)では、圧電基板2の加工不良(変形、損傷)が生じやすい。これに対し、本開示の複合基板1の製造方法は、第2の孔2cの加工を、支持基板3との貼り合せ後に行うため、第2の孔2cの形成工程で加工不良が生じにくい。
第2の孔2cを形成した後、支持基板3の第4面3bを、固定砥石を用いたバックグラインド装置などを用いて加工して、支持基板3の厚みを薄くしてもよい。このように、第2の孔2cの形成後に支持基板3の厚みを薄くするのであれば、第2の孔2cを形成する際の支持基板3の厚みは大きい(厚い)ため、第2の孔2cの形成時の破損、加工不良が生じにくくなる。
貫通孔1c(第1の孔3cと第2の孔2c)が、一方の開口部から他方の開口部に向かって径が小さくなるテーパー形状であると、一方の開口部から蒸着、スパッタなどの方法で導電体または導電体の下地層を形成しやすい。本開示の製造方法では、第2の孔2cは第1面2aから形成するので、通常の孔形成の方法では、第2の孔2cは、第1面2aの孔径>第2面2bの孔径のテーパー形状となる。また、第1の孔3cを第3面3aから形成すれば、第1の孔3cは、第3面3aの孔径>第4面3bの孔径のテーパー形状となる。
そして、第3面3aの孔径と、第2面2bの孔径を同径若しくは同径以上にすれば、貫通孔1cは、図1に示すような、第1面2aの孔径>第2面2bの孔径≧第3面3aの孔径>第4面3bの孔径のテーパー形状となる。
また、ここまで第1の孔3cを貫通孔として説明してきたが、導電体の形成までにあたって第1の孔3cは、支持基板3における第3面3aの側、若しくは第4面3bの側のいずれかに、底(肉部)を有する穴であってもよい。例えば、第1の孔3cが、第3面3aにおいて開口し、第4面3bで開口しておらず、第4面3bの側に底を有するものであるときには、圧電基板2と支持基板3とを貼り合せた状態において、導電体が位置することとなる部分は貫通しておらず、底を有しているため導電体を形成しやすい。そして、導電体形成後に、支持基板3の第4面3bの側において厚み方向に研削を行って厚みを薄くすれば、研磨面である第4面3bに導電体を露出させることができる。
なお、第1の孔3cが、第3面3aにおいて開口し、第4面3bで開口しておらず、第4面3bの側に底を有するものであるときには、圧電基板2と支持基板3とを貼り合せた状態においては、第1の孔3cは閉塞された状態であり、第2の孔2cの形成中に第1の孔3c内に閉じ込められた気体が噴出することが考えられるが、貼り合せを真空中で実施することで、第2の孔2cの形成時における第1の孔3cからの気体の噴出を防止することができる。
本開示の製造方法では、支持基板3へ第1の孔3cを形成し、圧電基板2と支持基板3とを貼り合せの後に、圧電基板2への第2の孔2cの形成を行うため、第2の孔2cの形成時に、第1の孔3cにおける第3面3a側は径が大きくなる。具体例を図1における拡大図に示す。支持基板3がテーパー形状の第1の孔3cを有し、支持基板3の第3面3aと圧電基板2の第2面2bが貼り合され、第1面2aから第3面3aに向かって第2の孔2cを形成すると、第1の孔3cにおける第3面3a側の部分も加工されることとなり、第1の孔3cの図示における上部には、段差面3dが形成される。図1においては、段差面3dが第3面3aに略平行になっている例を示している。
貫通孔1cが段差面3dを有しているときには、貫通孔1cの内面と導電体との密着力が高い。なお、段差面3dに位置する導電体は、屈曲した部分(屈曲部)を有するが、第2面2bおよび第3面3aの貼り合せ面に位置していないため、貼り合せ面の剥離が生じにくい。また、支持基板3に段差面3dが位置していることから、圧電素子2が破損するおそれがない。そのため、本開示の複合基板1および圧電素子は、信頼性に優れ、長期間にわたる使用ができる。
また、貫通孔1cは、段差面3dおよび段差面3dよりも第1面2a側の領域の算術平均粗さRaを、段差面3dよりも第4面3b側の領域の算術平均粗さRaよりも小さくしてもよい。
一般的に、エッチング加工面は、レーザ加工面よりも表面粗さが小さい。表面粗さは、例えば、算術平均粗さRaで表すことができる。貫通孔1cのうち、第1の孔3cをレーザ加工で形成し、段差面1dと第2の孔2cをエッチング加工で形成すると、貫通孔1cの、段差面1dと段差面1dよりも第1面2a側(圧電基板2側)の領域は、段差面1dよりも第4面3b側(支持基板3側)の領域よりも表面粗さが小さくなる。
本開示の複合基板1の製造方法では、第1の孔3cを第3面3aから第4面3bに向かってレーザ加工で形成し、第1面2aから第2面2bに向かって、第2の孔2cと段差面1dをエッチング加工で形成するようにすれば、圧電素子2が破損するおそれが少なく、屈曲部に掛かる応力集中が抑制され、段差面3dよりも第4面3b側の領域の密着力が高いため、さらに信頼性が高まる。
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲において、各種の改良および変更を行なってもよい。
1 :複合基板
1c:貫通孔
2 :圧電基板
2a:第1面
2b:第2面
2c:第2の孔
3 :支持基板
3a:第3面
3b:第4面
3c:第1の孔

Claims (10)

  1. 対向する第1面および第2面を有する圧電基板と、
    対向する第3面および第4面を有する支持基板とを準備する工程と、
    前記支持基板に前記第3面または前記第4面から第1の孔を形成する工程と、
    前記圧電基板の前記第2面と前記支持基板の前記第3面とを貼り合せる工程と、
    前記圧電基板の前記第1面から前記支持基板の前記第3面に向かって、前記第1の孔に連通する第2の孔を形成する工程と
    を備えた、複合基板の製造方法。
  2. 前記圧電基板が、タンタル酸リチウム基板またはニオブ酸リチウム基板である、請求項1に記載の複合基板の製造方法。
  3. 前記支持基板がサファイア基板である、請求項1または2に記載の複合基板の製造方法。
  4. 前記複合基板が表面弾性波素子用複合基板である、請求項1から3のいずれかに記載の複合基板の製造方法。
  5. 前記第1の孔をレーザ加工で形成した後、加工時に発生するデブリをエッチングにより除去する、請求項1から4のいずれかに記載の複合基板の製造方法。
  6. 前記第2の孔をエッチング加工で形成する、請求項1から5のいずれかに記載の複合基板の製造方法。
  7. 前記第1の孔を前記第3面から形成する、請求項1から6のいずれかに記載の複合基板の製造方法。
  8. 前記圧電基板と前記支持基板とを貼り合せた後、前記第2の孔を形成する前に、前記圧電基板の前記第1面を加工して前記圧電基板の厚みを薄くする工程を備える、請求項1から7のいずれかに記載の複合基板の製造方法。
  9. 前記第2の孔の形成後に、前記支持基板の前記第4面を加工して前記支持基板の厚みを薄くする工程を備える、請求項1から8のいずれかに記載の複合基板の製造方法。
  10. 前記第1の孔を前記第4面に到達しないように形成し、前記支持基板の厚みを薄くする工程で、前記第1の孔を前記第4面に開口させる、請求項9に記載の複合基板の製造方法。
JP2018037321A 2018-03-02 2018-03-02 複合基板の製造方法 Active JP6898265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018037321A JP6898265B2 (ja) 2018-03-02 2018-03-02 複合基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018037321A JP6898265B2 (ja) 2018-03-02 2018-03-02 複合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019153902A JP2019153902A (ja) 2019-09-12
JP6898265B2 true JP6898265B2 (ja) 2021-07-07

Family

ID=67947156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018037321A Active JP6898265B2 (ja) 2018-03-02 2018-03-02 複合基板の製造方法

Country Status (1)

Country Link
JP (1) JP6898265B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034746A (ja) * 2019-08-13 2021-03-01 太陽誘電株式会社 電子デバイスおよびその製造方法、フィルタ並びにマルチプレクサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005295363A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 弾性表面波体
JP4673207B2 (ja) * 2005-12-16 2011-04-20 イビデン株式会社 多層プリント配線板およびその製造方法
JP2010050864A (ja) * 2008-08-25 2010-03-04 Nippon Dempa Kogyo Co Ltd 圧電デバイスの封止方法
JP2010087266A (ja) * 2008-09-30 2010-04-15 Tdk Corp 複合基板及びその製造方法
JP5056837B2 (ja) * 2009-12-21 2012-10-24 株式会社村田製作所 圧電デバイスの製造方法
JP5884614B2 (ja) * 2012-04-11 2016-03-15 セイコーエプソン株式会社 セラミックス加工方法
JP2014072325A (ja) * 2012-09-28 2014-04-21 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP6470311B2 (ja) * 2014-11-28 2019-02-13 京セラ株式会社 Sawデバイスおよびsawデバイスの製造方法
JP6315716B2 (ja) * 2016-03-17 2018-04-25 太陽誘電株式会社 弾性波デバイス
US20210083650A1 (en) * 2018-03-02 2021-03-18 Kyocera Corporation Composite substrate and piezoelectric element

Also Published As

Publication number Publication date
JP2019153902A (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
EP1061645B1 (en) Surface acoustic wave element, method for producing the same and surface acoustic wave device using the same
TW201826332A (zh) 將裝置層轉印至轉印基板之方法及高導熱性基板
US9263300B2 (en) Etch back processes of bonding material for the manufacture of through-glass vias
JP6994102B2 (ja) 複合基板、および圧電素子
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP6854895B2 (ja) 高熱伝導性のデバイス基板およびその製造方法
TWI689630B (zh) 底部向上電解質通孔鍍覆方法
KR20110006653A (ko) Soi 기판의 제조 방법
TW201513417A (zh) 壓電裝置的製造方法、壓電裝置及壓電獨立基板
JP2007165503A (ja) 気密封止構造および圧電デバイスとその製造方法
JP6898265B2 (ja) 複合基板の製造方法
US20240014027A1 (en) Method for manufacturing a substrate
JP2006245990A (ja) 弾性表面波素子及びその製造方法
CN111883646A (zh) 一种硅基钽酸锂压电单晶薄膜衬底的制备方法
JP2009177736A (ja) 電子部品の製造方法
CN111441072A (zh) 一种先晶粒切割后双面电镀的晶粒生产方法
JP2007214255A (ja) 貼り合わせsoiウェーハの製造方法
JP2000040677A (ja) 半導体素子の製造方法
JP2011120062A (ja) 圧電デバイスの製造方法
JP2863980B2 (ja) ウエハの製作方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JP2002217666A (ja) 弾性表面波素子およびその製造方法
JP7271458B2 (ja) 複合基板の製造方法
JP2007139504A (ja) 圧電センサ及びその製造方法
CN105023850B (zh) 全反射激光拆键合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210610

R150 Certificate of patent or registration of utility model

Ref document number: 6898265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150