JP2000277457A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000277457A JP2000277457A JP11077344A JP7734499A JP2000277457A JP 2000277457 A JP2000277457 A JP 2000277457A JP 11077344 A JP11077344 A JP 11077344A JP 7734499 A JP7734499 A JP 7734499A JP 2000277457 A JP2000277457 A JP 2000277457A
- Authority
- JP
- Japan
- Prior art keywords
- film
- connection hole
- tin
- cvd
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 半導体基板上の接続孔内底部の窒化チタンの
カバレッジを向上させ、高アスペクト比の接続孔におい
ても安定したバリア膜の形成が可能な半導体装置の製造
方法を提供する。 【解決手段】 ＴｉＣｌ4とＮＨ3を原料ガスに用いたＣ
ＶＤ法により、半導体装置の接続孔内への窒化チタンの
成膜において、原料ガスの流量の制御により接続孔の底
部付近の成膜速度を表面の成膜速度より速くして成膜す
る。
カバレッジを向上させ、高アスペクト比の接続孔におい
ても安定したバリア膜の形成が可能な半導体装置の製造
方法を提供する。 【解決手段】 ＴｉＣｌ4とＮＨ3を原料ガスに用いたＣ
ＶＤ法により、半導体装置の接続孔内への窒化チタンの
成膜において、原料ガスの流量の制御により接続孔の底
部付近の成膜速度を表面の成膜速度より速くして成膜す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、より特定的には、接続孔内に窒化チタン
（ＴｉＮ）膜を成膜する際に、化学気相成長法によるＴ
ｉＮ膜の成膜条件を最適化することで、接続孔内底部に
厚いＴｉＮ膜を成膜する半導体装置の製造方法に関する
ものである。
造方法に関し、より特定的には、接続孔内に窒化チタン
（ＴｉＮ）膜を成膜する際に、化学気相成長法によるＴ
ｉＮ膜の成膜条件を最適化することで、接続孔内底部に
厚いＴｉＮ膜を成膜する半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化に伴い、ＬＳＩ
の製造工程も微細化、複雑化が進んでいる。それに伴
い、接続孔のアスペクト比（＝（接続孔の深さ）／（接
続孔の直径））は増大し続けている。現在のようなＬＳ
Ｉでは、このような高アスペクト比の接続孔に関しても
十分な信頼性を確保するため、接続孔内を導電性物質で
埋め込む技術、いわゆるプラグ技術が広く使用されてき
ている。
の製造工程も微細化、複雑化が進んでいる。それに伴
い、接続孔のアスペクト比（＝（接続孔の深さ）／（接
続孔の直径））は増大し続けている。現在のようなＬＳ
Ｉでは、このような高アスペクト比の接続孔に関しても
十分な信頼性を確保するため、接続孔内を導電性物質で
埋め込む技術、いわゆるプラグ技術が広く使用されてき
ている。
【０００３】このような技術において、埋め込み材とし
ての導電性物質の一つとしてタングステン（Ｗ）が使用
されている。Ｗプラグでは下地に密着層、バリア層が必
須である。このバリア層、密着層としては、窒化チタン
（ＴｉＮ）膜が広く使用されている。現在のところＴｉ
Ｎ膜はスパッタ法によって成膜されるのが主流である
が、接続孔の高アスペクト比化に伴い、ＴｉＮ膜のカバ
レッジ（被覆性）の低下が問題になってきている。この
問題を解決するために、遠距離スパッタ法やイオン化ス
パッタ法等、スパッタ粒子の指向性を上げたスパッタ法
の開発、実用化が進められている。
ての導電性物質の一つとしてタングステン（Ｗ）が使用
されている。Ｗプラグでは下地に密着層、バリア層が必
須である。このバリア層、密着層としては、窒化チタン
（ＴｉＮ）膜が広く使用されている。現在のところＴｉ
Ｎ膜はスパッタ法によって成膜されるのが主流である
が、接続孔の高アスペクト比化に伴い、ＴｉＮ膜のカバ
レッジ（被覆性）の低下が問題になってきている。この
問題を解決するために、遠距離スパッタ法やイオン化ス
パッタ法等、スパッタ粒子の指向性を上げたスパッタ法
の開発、実用化が進められている。
【０００４】このような方法を用いたＷプラグの一般的
な形成方法の一例を図１０〜図１４を用いて説明する。
図１０〜図１４において、１はシリコン基板、２は分離
酸化膜、３はシリコン基板上の活性領域、４は層間絶縁
膜、５は接続孔、６はチタン膜、７は窒化チタン膜、８
はチタンシリサイド層、９はブランケットＣＶＤ(Chemi
cal Vapor Deposition)法によって成膜したＷ膜、１０
は接続孔内に形成されたＷプラグ、１１は上層の配線で
ある。
な形成方法の一例を図１０〜図１４を用いて説明する。
図１０〜図１４において、１はシリコン基板、２は分離
酸化膜、３はシリコン基板上の活性領域、４は層間絶縁
膜、５は接続孔、６はチタン膜、７は窒化チタン膜、８
はチタンシリサイド層、９はブランケットＣＶＤ(Chemi
cal Vapor Deposition)法によって成膜したＷ膜、１０
は接続孔内に形成されたＷプラグ、１１は上層の配線で
ある。
【０００５】まず、図１０に示すように、シリコン基板
１に分離酸化膜２を形成し、イオン注入により活性領域
３を形成する。シリコン基板１上にシリコン酸化膜等か
らなる層間絶縁膜４を形成する。その層間絶縁膜４上に
所定幅のフォトレジスト（図示せず）を形成し、異方性
エッチングにより接続孔５を形成する。所定幅のフォト
レジストは除去する。
１に分離酸化膜２を形成し、イオン注入により活性領域
３を形成する。シリコン基板１上にシリコン酸化膜等か
らなる層間絶縁膜４を形成する。その層間絶縁膜４上に
所定幅のフォトレジスト（図示せず）を形成し、異方性
エッチングにより接続孔５を形成する。所定幅のフォト
レジストは除去する。
【０００６】次に、図１１に示すように、チタン（Ｔ
ｉ）膜６とＴｉＮ膜７をスパッタ法を用いて連続的に成
膜する。必要に応じて熱処理を加え、チタンシリサイド
層８を形成する。これは、下層導電層とのコンタクト抵
抗低減に役立つ。この時、通常のスパッタ法よりも遠距
離スパッタ法やイオン化スパッタ法等の指向性スパッタ
法を用いることで、接続孔の底部でのカバレッジは改善
する。
ｉ）膜６とＴｉＮ膜７をスパッタ法を用いて連続的に成
膜する。必要に応じて熱処理を加え、チタンシリサイド
層８を形成する。これは、下層導電層とのコンタクト抵
抗低減に役立つ。この時、通常のスパッタ法よりも遠距
離スパッタ法やイオン化スパッタ法等の指向性スパッタ
法を用いることで、接続孔の底部でのカバレッジは改善
する。
【０００７】その後、図１２に示すように、Ｗ膜９をＣ
ＶＤ法で接続孔内に充填する。さらに、図１３に示すよ
うに、エッチバック技術を用いて層間絶縁膜４上のＷ膜
９を除去する。最後に図１４に示すように、写真製版技
術及びエッチング技術を用いて上部配線１１を形成す
る。
ＶＤ法で接続孔内に充填する。さらに、図１３に示すよ
うに、エッチバック技術を用いて層間絶縁膜４上のＷ膜
９を除去する。最後に図１４に示すように、写真製版技
術及びエッチング技術を用いて上部配線１１を形成す
る。
【０００８】
【発明が解決しようとする課題】このように、指向性ス
パッタ法を用いることで、接続孔底部でのＴｉＮ（／Ｔ
ｉ）カバレッジは改善するが、その成膜特性上、接続孔
側壁でのカバレッジは劣化し、タングステンの成膜特性
が悪化する可能性がある。また、基本的にはスパッタ法
であるため、接続孔底部では中心部より周辺部の方が薄
くなる傾向があり、電気特性劣化の原因となる。さら
に、原理的には底部のカバレッジは層間絶縁膜表面部の
膜厚より厚くなることは困難である。従って、高アスペ
クト比が進むにつれて、指向性スパッタを用いても接続
孔側壁部及び底部において、バリア層であるＴｉＮ（／
Ｔｉ）のカバレッジが低下し、埋め込み材の一つである
タングステンの成膜特性が悪化することは明らかであ
る。
パッタ法を用いることで、接続孔底部でのＴｉＮ（／Ｔ
ｉ）カバレッジは改善するが、その成膜特性上、接続孔
側壁でのカバレッジは劣化し、タングステンの成膜特性
が悪化する可能性がある。また、基本的にはスパッタ法
であるため、接続孔底部では中心部より周辺部の方が薄
くなる傾向があり、電気特性劣化の原因となる。さら
に、原理的には底部のカバレッジは層間絶縁膜表面部の
膜厚より厚くなることは困難である。従って、高アスペ
クト比が進むにつれて、指向性スパッタを用いても接続
孔側壁部及び底部において、バリア層であるＴｉＮ（／
Ｔｉ）のカバレッジが低下し、埋め込み材の一つである
タングステンの成膜特性が悪化することは明らかであ
る。
【０００９】このような問題を解決する一つの技術とし
て、特開昭１０−２０９０７７号公報に、化学気相成長
法により、基板温度の制御をおこなってチタンを成膜す
る半導体装置の製造方法に関する技術が示されている。
また、チタンの成膜後に窒化チタンを形成することが記
載されている。
て、特開昭１０−２０９０７７号公報に、化学気相成長
法により、基板温度の制御をおこなってチタンを成膜す
る半導体装置の製造方法に関する技術が示されている。
また、チタンの成膜後に窒化チタンを形成することが記
載されている。
【００１０】この発明は、かかる従来の問題点を改善す
るためになされたもので、この発明の目的は、化学気相
成長法におけるＴｉＮ膜の成膜条件を最適化すること
で、高アスペクト比の接続孔に対しても、接続孔底部付
近および側壁部において、厚いＴｉＮ膜を成膜すること
によりＴｉＮ膜の成膜特性を向上することである。そし
て、接続孔において安定したプラグ電極の形成を可能と
する半導体装置の製造方法を提供することである。
るためになされたもので、この発明の目的は、化学気相
成長法におけるＴｉＮ膜の成膜条件を最適化すること
で、高アスペクト比の接続孔に対しても、接続孔底部付
近および側壁部において、厚いＴｉＮ膜を成膜すること
によりＴｉＮ膜の成膜特性を向上することである。そし
て、接続孔において安定したプラグ電極の形成を可能と
する半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板上に絶縁膜を形成し、絶縁
膜に半導体基板に達する接続孔を形成する工程と、ハロ
ゲン化チタンとアンモニアを原料ガスに用いた化学気相
成長法により、接続孔内に窒化チタンを形成する工程を
含み、ハロゲン化チタンの流量が、接続孔のアスペクト
比に基づいて制御されるものである。
置の製造方法は、半導体基板上に絶縁膜を形成し、絶縁
膜に半導体基板に達する接続孔を形成する工程と、ハロ
ゲン化チタンとアンモニアを原料ガスに用いた化学気相
成長法により、接続孔内に窒化チタンを形成する工程を
含み、ハロゲン化チタンの流量が、接続孔のアスペクト
比に基づいて制御されるものである。
【００１２】またこの発明に係る半導体装置の製造方法
は、ハロゲン化チタンがＴｉＣｌ4であり、窒化チタン
の成膜速度が、半導体基板上の絶縁膜表面の成膜速度よ
り、接続孔の底部付近の成膜速度の方が速くなるよう
に、ＴｉＣｌ4の流量が制御されるものである。
は、ハロゲン化チタンがＴｉＣｌ4であり、窒化チタン
の成膜速度が、半導体基板上の絶縁膜表面の成膜速度よ
り、接続孔の底部付近の成膜速度の方が速くなるよう
に、ＴｉＣｌ4の流量が制御されるものである。
【００１３】またさらに、この発明に係る半導体装置の
製造方法は、原料ガスであるＴｉＣｌ4ガス、ＮＨ3ガ
ス、Ｎ2ガスの流量が、１０から５０ｓｃｃｍ、４００
ｓｃｃｍ、５０ｓｃｃｍである。
製造方法は、原料ガスであるＴｉＣｌ4ガス、ＮＨ3ガ
ス、Ｎ2ガスの流量が、１０から５０ｓｃｃｍ、４００
ｓｃｃｍ、５０ｓｃｃｍである。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。
面に基づいて説明する。
【００１５】実施の形態１．図１は、この発明の実施の
形態１による四塩化チタン（ＴｉＣｌ4）＋アンモニア
（ＮＨ3）の反応系を用いたＴｉＮ膜の成膜特性を示し
たグラフである。四塩化チタン＋アンモニア系は、熱Ｃ
ＶＤでおこなわれる。図１は、成膜速度のＴｉＣｌ4流
量依存性を示したものである。ＴｉＣｌ4とＮＨ3の反応
は、 ６ＴｉＣｌ4＋８ＮＨ3→６ＴｉＮ＋Ｎ2＋２４ＨＣｌ と表される（S.R.Kurtz and R.G.Gordon,Thin Solid Fi
lms,vol.124,277(1986),F.Pinchovski et al, Proc. Tu
ngsten and Other Rfractory Metals for VLSIApplicat
ion IV, ed. by R.S.Blewer and M.C.McConica(Mat.Re
s.Soc.,Pittsburg,PA,1989),275等）。
形態１による四塩化チタン（ＴｉＣｌ4）＋アンモニア
（ＮＨ3）の反応系を用いたＴｉＮ膜の成膜特性を示し
たグラフである。四塩化チタン＋アンモニア系は、熱Ｃ
ＶＤでおこなわれる。図１は、成膜速度のＴｉＣｌ4流
量依存性を示したものである。ＴｉＣｌ4とＮＨ3の反応
は、 ６ＴｉＣｌ4＋８ＮＨ3→６ＴｉＮ＋Ｎ2＋２４ＨＣｌ と表される（S.R.Kurtz and R.G.Gordon,Thin Solid Fi
lms,vol.124,277(1986),F.Pinchovski et al, Proc. Tu
ngsten and Other Rfractory Metals for VLSIApplicat
ion IV, ed. by R.S.Blewer and M.C.McConica(Mat.Re
s.Soc.,Pittsburg,PA,1989),275等）。
【００１６】図１に示すように、ＴｉＣｌ4流量が多い
領域では成膜速度はほぼ一定であるが、流量が少なくな
るに従って成膜速度が急激に増加した後、０に近づくこ
とがわかる。また、図２は、図１における横軸をＴｉＣ
ｌ4流量からＮＨ3／ＴｉＣｌ4の流量比（分圧比）に読
み替えた場合のグラフである。図２に示すように、図１
の成膜速度がほぼ一定の領域で、かつＮＨ3／ＴｉＣｌ4
＝８／６以上の割合のＮＨ3が多い条件で成膜を開始す
れば（ガスの供給が無い場合）、反応が進むに従いＮＨ
3／ＴｉＣｌ4の割合は大きくなり、成膜速度が一旦増加
し、その後減少し、ＴｉＣｌ4がなくなるので０にちか
づく。つまり、反応は、ＮＨ3を過剰にして、ＮＨ3／Ｔ
ｉＣｌ4が増大する方向に進み、一旦反応速度があがる
ことが重要である。
領域では成膜速度はほぼ一定であるが、流量が少なくな
るに従って成膜速度が急激に増加した後、０に近づくこ
とがわかる。また、図２は、図１における横軸をＴｉＣ
ｌ4流量からＮＨ3／ＴｉＣｌ4の流量比（分圧比）に読
み替えた場合のグラフである。図２に示すように、図１
の成膜速度がほぼ一定の領域で、かつＮＨ3／ＴｉＣｌ4
＝８／６以上の割合のＮＨ3が多い条件で成膜を開始す
れば（ガスの供給が無い場合）、反応が進むに従いＮＨ
3／ＴｉＣｌ4の割合は大きくなり、成膜速度が一旦増加
し、その後減少し、ＴｉＣｌ4がなくなるので０にちか
づく。つまり、反応は、ＮＨ3を過剰にして、ＮＨ3／Ｔ
ｉＣｌ4が増大する方向に進み、一旦反応速度があがる
ことが重要である。
【００１７】図３は、この反応系によるＴｉＮ膜を接続
孔内に成膜した場合の断面構造図を示す。成膜条件は、
原料ガスの流量：ＴｉＣｌ4／ＮＨ3（／Ｎ2)＝２０／４
００／５０ｓｃｃｍ、圧力：４０Ｐａ、基板温度：５９
０℃である。
孔内に成膜した場合の断面構造図を示す。成膜条件は、
原料ガスの流量：ＴｉＣｌ4／ＮＨ3（／Ｎ2)＝２０／４
００／５０ｓｃｃｍ、圧力：４０Ｐａ、基板温度：５９
０℃である。
【００１８】成膜条件が、原料ガス：ＴｉＣｌ4／ＮＨ3
（Ｎ2)＝２０／４００／５０ｓｃｃｍ、圧力：４０Ｐ
ａ、基板温度：５９０℃で接続孔内にＴｉＮ膜を成膜し
た場合、接続孔のアスペクト比を４．５までとすれば、
図３に示すように、ウエハ表面より接続孔底部の方が厚
くＴｉＮを成膜することができる。
（Ｎ2)＝２０／４００／５０ｓｃｃｍ、圧力：４０Ｐ
ａ、基板温度：５９０℃で接続孔内にＴｉＮ膜を成膜し
た場合、接続孔のアスペクト比を４．５までとすれば、
図３に示すように、ウエハ表面より接続孔底部の方が厚
くＴｉＮを成膜することができる。
【００１９】以上の議論をもとにして、この発明の実施
の形態１について図４〜図９を参照して説明する。ま
ず、図４に示すように、所定の工程を経て層間絶縁膜４
に接続孔５を形成する。次に、図５に示すように、Ｔｉ
膜６を成膜する。これは、スパッタ法で形成してもＣＶ
Ｄ法で形成してもよい。次に、必要に応じて熱処理を加
え、チタンシリサイド層８を形成する。これは、下層導
電層とのコンタクト抵抗低減に役立つ。次に、図６に示
すように、熱ＣＶＤによりＴｉＮ膜７を形成するが、接
続孔のアスペクト比、ＴｉＮ膜厚等を考慮して成膜条件
を最適化する。例えば、アスペクト比が４．５以下の場
合で、ＴｉＮ膜厚が５０ｎｍ以下の場合は、上記した条
件で成膜をおこなう。
の形態１について図４〜図９を参照して説明する。ま
ず、図４に示すように、所定の工程を経て層間絶縁膜４
に接続孔５を形成する。次に、図５に示すように、Ｔｉ
膜６を成膜する。これは、スパッタ法で形成してもＣＶ
Ｄ法で形成してもよい。次に、必要に応じて熱処理を加
え、チタンシリサイド層８を形成する。これは、下層導
電層とのコンタクト抵抗低減に役立つ。次に、図６に示
すように、熱ＣＶＤによりＴｉＮ膜７を形成するが、接
続孔のアスペクト比、ＴｉＮ膜厚等を考慮して成膜条件
を最適化する。例えば、アスペクト比が４．５以下の場
合で、ＴｉＮ膜厚が５０ｎｍ以下の場合は、上記した条
件で成膜をおこなう。
【００２０】その結果、図６に示すように、接続孔底部
の方がウエハ表面より厚くＴｉＮ膜７を成膜することが
できる。その後、図７に示すように、Ｗ膜９をＣＶＤ法
で接続孔内部に充填する。さらに、図８に示すように、
エッチバック技術を用いて、層間絶縁膜４上の余分なＷ
膜９を除去する。最後に、図９に示すように、写真製版
技術及びエッチング技術を用いて上部配線１１を形成す
る。
の方がウエハ表面より厚くＴｉＮ膜７を成膜することが
できる。その後、図７に示すように、Ｗ膜９をＣＶＤ法
で接続孔内部に充填する。さらに、図８に示すように、
エッチバック技術を用いて、層間絶縁膜４上の余分なＷ
膜９を除去する。最後に、図９に示すように、写真製版
技術及びエッチング技術を用いて上部配線１１を形成す
る。
【００２１】このように、ＴｉＣｌ4−ＮＨ3系ＣＶＤ−
ＴｉＮは、成膜条件を最適化することで接続孔底部によ
り厚くＴｉＮ膜７を成膜することができる。これはＣＶ
Ｄ−Ｗ成膜時のバリア効果の増大だけでなく、ＣＶＤ−
Ｗ成膜時の接続孔形状を順テーパー側に近づけるので、
Ｗの埋め込みマージンの増大にもつながる。さらに、表
面反応を用いたＣＶＤ法によるＴｉＮ膜の成膜であるた
め、接続孔側壁部にも十分なＴｉＮ膜が成膜でき、ＣＶ
Ｄ−Ｗの側壁の成膜特性劣化を防ぐことができる。スパ
ッタ法による成膜のように接続孔底部では中心部より周
辺部の方が薄くなるという傾向はみられないので、この
観点からも特性向上の役に立つ。
ＴｉＮは、成膜条件を最適化することで接続孔底部によ
り厚くＴｉＮ膜７を成膜することができる。これはＣＶ
Ｄ−Ｗ成膜時のバリア効果の増大だけでなく、ＣＶＤ−
Ｗ成膜時の接続孔形状を順テーパー側に近づけるので、
Ｗの埋め込みマージンの増大にもつながる。さらに、表
面反応を用いたＣＶＤ法によるＴｉＮ膜の成膜であるた
め、接続孔側壁部にも十分なＴｉＮ膜が成膜でき、ＣＶ
Ｄ−Ｗの側壁の成膜特性劣化を防ぐことができる。スパ
ッタ法による成膜のように接続孔底部では中心部より周
辺部の方が薄くなるという傾向はみられないので、この
観点からも特性向上の役に立つ。
【００２２】この実施の形態１では、Ｗプラグを例にと
って説明したが、埋め込み材料はＡｌ合金、Ｃｕ等バリ
ア材を必要とするものであれば他のものでもよい。シリ
コン基板と上部配線との接続孔を用いて説明したが、配
線同士等の接続孔に用いてもかまわない。また、反応系
にＴｉＣｌ4−ＮＨ3を用いたが、図３のような成膜特性
を示すものであれば、他の金属ハロゲン化物であるＴｉ
Ｂｒ4,ＴｉＩ4,ＷＦ6,ＷＣｌ6,ＴａＦ5,ＴａＣｌ5,Ｔａ
Ｂｒ5,ＴａＩ5等を用いた反応系でもよい。
って説明したが、埋め込み材料はＡｌ合金、Ｃｕ等バリ
ア材を必要とするものであれば他のものでもよい。シリ
コン基板と上部配線との接続孔を用いて説明したが、配
線同士等の接続孔に用いてもかまわない。また、反応系
にＴｉＣｌ4−ＮＨ3を用いたが、図３のような成膜特性
を示すものであれば、他の金属ハロゲン化物であるＴｉ
Ｂｒ4,ＴｉＩ4,ＷＦ6,ＷＣｌ6,ＴａＦ5,ＴａＣｌ5,Ｔａ
Ｂｒ5,ＴａＩ5等を用いた反応系でもよい。
【００２３】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、半導体基板上に絶縁膜を形成
し、絶縁膜に半導体基板に達する接続孔を形成し、ハロ
ゲン化チタンとアンモニアを原料ガスに用いた化学気相
成長法により、接続孔内に窒化チタンを形成し、ハロゲ
ン化チタンの流量が、接続孔のアスペクト比に基づいて
制御されるので、成膜条件が最適化され、接続孔底部付
近の窒化チタン膜厚を絶縁膜上よりも厚く形成すること
ができ、窒化チタン膜の成膜特性が向上し接続孔におい
て安定したプラグ電極の形成が可能となる。
置の製造方法によれば、半導体基板上に絶縁膜を形成
し、絶縁膜に半導体基板に達する接続孔を形成し、ハロ
ゲン化チタンとアンモニアを原料ガスに用いた化学気相
成長法により、接続孔内に窒化チタンを形成し、ハロゲ
ン化チタンの流量が、接続孔のアスペクト比に基づいて
制御されるので、成膜条件が最適化され、接続孔底部付
近の窒化チタン膜厚を絶縁膜上よりも厚く形成すること
ができ、窒化チタン膜の成膜特性が向上し接続孔におい
て安定したプラグ電極の形成が可能となる。
【００２４】また、ハロゲン化チタンがＴｉＣｌ4であ
り、窒化チタンの成膜速度が、半導体基板上の絶縁膜表
面の成膜速度より、接続孔の底部付近の成膜速度の方が
速くなるように、ＴｉＣｌ4の流量が制御されるので、
窒化チタン膜の成膜特性が向上し接続孔において安定し
たプラグ電極の形成が可能となる。
り、窒化チタンの成膜速度が、半導体基板上の絶縁膜表
面の成膜速度より、接続孔の底部付近の成膜速度の方が
速くなるように、ＴｉＣｌ4の流量が制御されるので、
窒化チタン膜の成膜特性が向上し接続孔において安定し
たプラグ電極の形成が可能となる。
【００２５】またさらに、この発明に係る半導体装置の
製造方法は、原料ガスであるＴｉＣｌ4ガス、ＮＨ3ガ
ス、Ｎ2ガスの流量が、１０から５０ｓｃｃｍ、４００
ｓｃｃｍ、５０ｓｃｃｍであり、接続孔底部付近の窒化
チタン膜厚を絶縁膜上よりも厚く形成することができる
最適化の条件であるため、窒化チタン膜の成膜特性を向
上することができ、半導体装置の信頼性を向上させるこ
とができる。
製造方法は、原料ガスであるＴｉＣｌ4ガス、ＮＨ3ガ
ス、Ｎ2ガスの流量が、１０から５０ｓｃｃｍ、４００
ｓｃｃｍ、５０ｓｃｃｍであり、接続孔底部付近の窒化
チタン膜厚を絶縁膜上よりも厚く形成することができる
最適化の条件であるため、窒化チタン膜の成膜特性を向
上することができ、半導体装置の信頼性を向上させるこ
とができる。
【図１】 この発明の実施の形態１におけるＴｉＣｌ4
−ＮＨ3系ＣＶＤ−ＴｉＮ膜の成膜特性を示したグラフ
である。
−ＮＨ3系ＣＶＤ−ＴｉＮ膜の成膜特性を示したグラフ
である。
【図２】 この発明の実施の形態１を説明するためのグ
ラフである。
ラフである。
【図３】 この発明の実施の形態１におけるＣＶＤ−Ｔ
ｉＮ膜を接続孔内に成膜した際の断面構造図である。
ｉＮ膜を接続孔内に成膜した際の断面構造図である。
【図４】 この発明の実施の形態１における半導体装置
の製造プロセスを説明するための断面斜視図である。
の製造プロセスを説明するための断面斜視図である。
【図５】 この発明の実施の形態１における半導体装置
の製造プロセスを説明するための断面斜視図である。
の製造プロセスを説明するための断面斜視図である。
【図６】 この発明の実施の形態１における半導体装置
の製造プロセスを説明するための断面斜視図である。
の製造プロセスを説明するための断面斜視図である。
【図７】 この発明の実施の形態１における半導体装置
の製造プロセスを説明するための断面斜視図である。
の製造プロセスを説明するための断面斜視図である。
【図８】 この発明の実施の形態１における半導体装置
の製造プロセスを説明するための断面斜視図である。
の製造プロセスを説明するための断面斜視図である。
【図９】 この発明の実施の形態１における半導体装置
の製造プロセスを説明するための断面斜視図である。
の製造プロセスを説明するための断面斜視図である。
【図１０】 従来の半導体装置の製造方法を説明するた
めの断面斜視図である。
めの断面斜視図である。
【図１１】 従来の半導体装置の製造方法を説明するた
めの断面斜視図である。
めの断面斜視図である。
【図１２】 従来の半導体装置の製造方法を説明するた
めの断面斜視図である。
めの断面斜視図である。
【図１３】 従来の半導体装置の製造方法を説明するた
めの断面斜視図である。
めの断面斜視図である。
【図１４】 従来の半導体装置の製造方法を説明するた
めの断面斜視図である。
めの断面斜視図である。
１ シリコン基板、 ２ 分離酸化膜、 ３ 活性領
域、 ４ 層間絶縁膜、５ 接続孔、 ６ チタン膜、
７ 窒化チタン膜、 ８ チタンシリサイド層、 ９
タングステン膜、 １０ タングステンプラグ、 １
１ 上層の配線
域、 ４ 層間絶縁膜、５ 接続孔、 ６ チタン膜、
７ 窒化チタン膜、 ８ チタンシリサイド層、 ９
タングステン膜、 １０ タングステンプラグ、 １
１ 上層の配線
フロントページの続き Ｆターム(参考） 4K030 AA02 AA03 AA13 AA18 BA18 BA38 CA04 JA05 LA15 4M104 BB25 CC01 DD37 DD45 DD78 DD84 FF18 FF22 HH13 5F033 JJ18 JJ19 JJ27 JJ33 NN06 NN07 PP04 PP09 PP15 QQ37 QQ70 QQ73 WW06 XX02
Claims (3)
- 【請求項１】 半導体基板上に絶縁膜を形成し、前記絶
縁膜に前記半導体基板に達する接続孔を形成する工程
と、 ハロゲン化チタンとアンモニアを原料ガスに用いた化学
気相成長法により、前記接続孔内に窒化チタンを形成す
る工程を含み、 前記ハロゲン化チタンの流量が、前記接続孔のアスペク
ト比に基づいて制御されることを特徴とする半導体装置
の製造方法。 - 【請求項２】 ハロゲン化チタンがＴｉＣｌ4であり、
窒化チタンの成膜速度が、半導体基板上の絶縁膜表面の
成膜速度より、接続孔の底部付近の成膜速度の方が速く
なるように、前記ＴｉＣｌ4の流量が制御されることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 原料ガスであるＴｉＣｌ4ガス、ＮＨ3ガ
ス、Ｎ2ガスの流量が、１０から５０ｓｃｃｍ、４００
ｓｃｃｍ、５０ｓｃｃｍであることを特徴とする請求項
２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077344A JP2000277457A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077344A JP2000277457A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277457A true JP2000277457A (ja) | 2000-10-06 |
Family
ID=13631314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11077344A Pending JP2000277457A (ja) | 1999-03-23 | 1999-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020027048A1 (ja) * | 2018-07-30 | 2020-02-06 | 京セラ株式会社 | 複合基板 |
-
1999
- 1999-03-23 JP JP11077344A patent/JP2000277457A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020027048A1 (ja) * | 2018-07-30 | 2020-02-06 | 京セラ株式会社 | 複合基板 |
| JPWO2020027048A1 (ja) * | 2018-07-30 | 2021-08-02 | 京セラ株式会社 | 複合基板 |
| JP7066852B2 (ja) | 2018-07-30 | 2022-05-13 | 京セラ株式会社 | 複合基板 |
| US11962284B2 (en) | 2018-07-30 | 2024-04-16 | Kyocera Corporation | Composite substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6830820B2 (en) | Chemical vapor deposition of titanium | |
| JPH10284440A (ja) | 半導体デバイス形成方法 | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JPH10308360A (ja) | 半導体装置の製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| EP0298155B1 (en) | Method of forming refractory metal film | |
| US6653222B2 (en) | Plasma enhanced liner | |
| JPH05129231A (ja) | 電極配線 | |
| JPH04307732A (ja) | 半導体装置及びその製造方法 | |
| JP2000277457A (ja) | 半導体装置の製造方法 | |
| JP2908774B2 (ja) | 半導体素子のビットライン及びその製造方法 | |
| US6291346B1 (en) | Titanium silicide layer formation method | |
| US20040115913A1 (en) | Method of manufacturing a semiconductor device | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| JPH01206623A (ja) | 半導体装置の製造方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| KR0150989B1 (ko) | 반도체소자 배선 형성방법 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
| JPH09148328A (ja) | 半導体装置の製造方法 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JPH05102082A (ja) | 金属薄膜の選択成長方法 | |
| JP2943029B2 (ja) | 多層配線を形成する半導体装置の製造方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 |