DE10232425B4 - Halbleiterelement - Google Patents

Halbleiterelement Download PDF

Info

Publication number
DE10232425B4
DE10232425B4 DE10232425A DE10232425A DE10232425B4 DE 10232425 B4 DE10232425 B4 DE 10232425B4 DE 10232425 A DE10232425 A DE 10232425A DE 10232425 A DE10232425 A DE 10232425A DE 10232425 B4 DE10232425 B4 DE 10232425B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
schottky metal
main surface
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10232425A
Other languages
English (en)
Other versions
DE10232425A1 (de
Inventor
Katsumi Satoh
Eisuke Suekawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10232425A1 publication Critical patent/DE10232425A1/de
Application granted granted Critical
Publication of DE10232425B4 publication Critical patent/DE10232425B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterelement enthaltend:
eine zu Grunde liegende Halbleiterschicht mit einem Gebiet, in welchem ein pn-Übergang ausgebildet wird, wobei ein Ende des pn-Übergangs eine Hauptoberfläche der zu Grunde liegenden Halbleiterschicht erreicht; und
mindestens eine Schottky-Metallschicht (106), die wie ein Ring um die Hauptoberfläche der zu Grunde liegenden Halbleiterschicht in einem Schottky-Kontakt mit der zu Grunde liegenden Halbleiterschicht ausgeführt ist, und um dieses Gebiet einzuschließen,
dadurch gekennzeichnet, dass
die mindestens eine Schottky-Metallschicht (106) mit der Halbleiterschicht zur Ausbildung einer Verarmungsregion (108) in Kontakt tritt, wobei die Verarmungsregion (108) eine Tiefe aufweist, die gleich oder größer einer Tiefe eines Hauptübergangs des pn-Übergangs in der Hauptoberfläche ist.

Description

  • Die Erfindung betrifft ein Halbleiterelement, insbesondere ein Halbleiterelement, das eine hohe Durchbruchspannung erfordert.
  • Beschreibung eines herkömmlichen Ausführungsbeispiels nach dem Stand der Technik.
  • Es ist wichtig, dass ein Halbleiterelement, das eine hohe Spannung mittels eines pn-Übergangs absperrt, eine elektrische Feldstärke an einer Übergangsoberfläche, die sich in Kontakt mit einer Substanz, die eine verschiedene Dielektrizitätskonstante aufweist, unterstützen, und damit eine Durchbruchspannung in vergleichbarer Höhe mit einer Feldstärke im Übergang innerhalb des Siliziumsubstrates realisieren muss.
  • Aus diesem Grund wird eine Feldbegrenzungsringstruktur, eine SIPOS (Semi-Insulating Polycrystalline Silicon) Struktur und eine vergleichbare Struktur üblicherweise als eine Übergangsbeendigungsprozessstruktur verwendet.
  • SIPOS Struktur
  • 13 zeigt eine Schnittstruktur einer Siliziumdiode 80, die eine SIPOS Struktur als eine Übergangsbeendigungsprozeßstruktur aufweist.
  • Wie in 13 gezeigt, umfasst die Siliziumdiode 80 eine p-Typ-Dotierungsschicht 202, die als eine Arbeitsregion der Diode fungiert und eine p-Typ Dotierung in einer relativ hohen Konzentration (p+) beinhaltet, und eine p-Typ-Dotierungsschicht 208, die einen überlappenden Teil mit einem Kantenteil der p-Typ Dotierungsschicht 202 aufweist und die p-Typ Dotierung, in horizontaler, zu einem äußeren peripheren Teil ausgedehnten Richtung in einer relativ niedrigen Konzentration (p–) in einer der Hauptoberflächen eines Siliziumsubstrates 201, das eine n-Typ Dotierung in einer relativ niedrigen Konzentration (n–) enthält, einschließt. Die p-Typ Dotierungsschicht 208 weist eine dreistufige Gestalt auf. Die Stufen überlappen einander und haben eine solche Form, dass eine Übergangstiefe und eine Konzentration zur äußeren Peripherie hin reduziert werden. Die p-Typ Dotierungsschicht 208 dient dabei dazu, die p-Typ Dotierungsschicht 202 auf einer Ebene zu umgeben.
  • Eine maximale Tiefe der p-Typ-Dotierungsschicht 208 ist beispielsweise 20 μm in einem Element, das eine Durchbruchsspannung von 1,2 kV aufweist und 70 μm in einem Element, das eine Durchbruchsspannung von 5 kV aufweist. Im allgemeinen hat die p-Typ Dotierungsschicht 202 eine Tiefe von 5 bis 40 μm.
  • Eine Anodenelektrode 204 ist auf der p-Typ Dotierungsschicht 202 angeordnet und ein SIPOS Film 206 ist von einem oberen Teil der p-Typ Dotierungsschicht 208 bis zu einem oberen Teil des äußeren peripheren Teils angeordnet und ein Siliziumnitritfilm (Si3N4) 207 ist auf dem SIPOS Film 206 aufgebracht.
  • Der SIPOS Film 206 weist eine Dicke von 500 μm auf und enthält beispielsweise 10% Sauerstoff. Weiterhin weist der Siliziumnitritfilm 207 eine Dicke von 150 nm auf.
  • Eine n-Typ Dotierungsschicht 203, die eine n-Typ Dotierung in einer relativ hohen Konzentration (n+) aufweist, ist auf der anderen Hauptoberfläche des Siliziumsubstrates 201 angeordnet und eine Kathodenelektrode 205 ist auf der n-Typ Dotierungsschicht 203 aufgebracht. Somit ist die p-Typ Dotierungsschicht 208, die die dreistufige Form aufweist, dazu ausgeführt, um das Operationsgebiet der Diode zu umgeben. Damit wird eine Verarmungsschicht DL während des Betriebs des Gerätes so ausgedehnt, dass ein elektrisches Feld eines p-n Übergangsteils aufgebaut wird und eine Durchbruchsspannung bereitgestellt wird.
  • In dem Fall, in welchem eine Rückspannung an die Siliziumdiode 80 angelegt wird, fließt ein Strom zu dem SIPOS Film 206, so daß der SIPOS Film 206 eine elektrische Feldverteilung des Halbleitersubstrats 201 stabilisiert.
  • Weiterhin fungiert der Siliziumnitritfilm 207 als ein Schutzfilm und trägt dabei zum stabilen Aufrechterhalten der Durchbruchsspannung bei.
  • Im folgenden wird eine Methode zum Aufbau der p-Typ Dotierungsschicht 208 unter Bezug auf 14 beschrieben. Wie 14 zu entnehmen ist, ist die p-Typ Dotierungsschicht 202 in einer beiden Hauptoberflächen des Siliziumsubstrates 201 ausgebildet und eine Fotolackmaske RM wird dann darüber gelegt, um schablonenhaft die Hauptoberfläche des Siliziumsubstrates 201 zu bedecken.
  • Die Fotolackmaske RM besitzt solch eine Schablonenform, dass eine Öffnung OP1 ein großes Gebiet, welches einem Gebiet der tiefsten Diffusionsschicht in der dreistufigen p-Typ Dotierungsschicht 208 entspricht, bereitgestellt wird, während eine Mehrzahl von Öffnungen OP2 auf zwei anderen Diffusionsschichten angeordnet sind und die Zahl der Öffnungen OP2 verringert ist, wenn eine Diffusionstiefe reduziert wird.
  • Bei Verwendung einer Photolackmaske RM, die solch eine Struktur aufweist, als eine Ionenimplantationsmaske kann eine effektive Implantationsmenge für jede Diffusionsschicht geändert werden und die p-Typ-Dotierungsschicht 208, die die dreistufige Form aufweist, kann durch thermische Diffusion im Anschluss an die Ionenimplantation erzeugt werden.
  • Feldbegrenzungsringstruktur
  • Im folgenden wird eine Schnittstruktur einer Siliziumcarbiddiode 90, die eine Feldbegrenzungsringstruktur als eine Übergangsbeendigungsprozessstruktur aufweist, in Bezug auf 15 erläutert.
  • Weil Siliziumcarbid eine größere Energielücke zwischen Bändern als diejenige von Silizium aufweist, weist dieses eine größere thermische Stabilität auf, sodass ein Siliziumcarbidelement bei einer hohen Temperatur von 1000 K (Kelvin) oder weniger betrieben werden kann. Zusätzlich dazu weist Siliziumcarbid eine hohe thermische Leitfähigkeit auf. Damit kann ein Siliziumcarbidelement bei einer hohen Dichte bereitgestellt werden.
  • Weiterhin weist Siliziumcarbid eine Durchbruchsfeldstärke auf, welche annähernd zehn mal größer als die von Silizium ist. In einem Störzustand ist daher Siliziumcarbid für ein Gerät verwendbar, das unter einer Bedingung betrieben wird, dass möglicherweise eine hohe Spannung erzeugt wird.
  • Andererseits weist die SIPOS-Struktur eine hohe Temperaturabhängigkeit auf. In der Siliziumcarbiddiode, die einen großen Arbeitstemperaturbereich umfasst, besteht daher die Möglichkeit, dass sich ein Spannungssperrvermögen bei niedrigen und hohen Temperaturen extrem ändert. Deswegen, ist es nicht vorteilhaft, die SIPOS Struktur auf eine Siliziumcarbiddiode anzuwenden. Aus diesem Grund wird die Feldbegrenzungsringstruktur im allgemeinen an einer Siliziumcarbiddiode angewandt.
  • Wie in 15 gezeigt ist, ist in der Siliziumcarbiddiode 90 einer epitaktischen Schicht 303 vom n-Typ, die eine n-Typ Dotierung in einer relativ niedrigen Konzentration (n–) enthält, an einer der Hauptoberflächen eines Siliziumcarbidsubstrates 301 angeordnet, die eine n-Typ Dotierung in einer relativ hohen Konzentration enthält (n+).
  • Die epitaktische n-Typ Schicht 303 weist eine Stufenstruktur auf, die einen Vorsprung PP und ein Basisabsatzteil BP und eine p-Typ Dotierungsschicht 302, die eine p-Typ Dotierung in einer relativ hohen Konzentration (p+) enthält und als ein Operationsgebiet der Diode dient, aufweist. Die p-Typ Dotierungsschicht 303 ist in eine Oberfläche des Vorsprungs PP eingearbeitet.
  • Eine Seitenoberfläche des Vorsprungs PP ist so ausgeführt, dass eine Seitenoberfläche der epitaktischen n-Typ Schicht 303 einen Neigungswinkel in bezug auf eine pn-Übergangsgrenzfläche der epidaktischen n-Typ Schicht 303 und der p-Typ Dotierungsschicht 302 aufweist. Damit wird eine Schrägstruktur erreicht.
  • Ein Siliziumoxidfilm 307 ist von der Seitenoberfläche des Vorsprungs PP, von dem ein Übergangsende des pn-Übergangs einer Oberfläche des Basisabsatzteils BP ausgesetzt ist, angeordnet, wobei das Übergangsende verdeckt ist.
  • Darüber hinaus ist der untere Basisabsatzteil BP selektiv mit einer p-Typ Dotierungsschicht 308, die eine p-Typ Dotierung mit einer relativ niedrigen Konzentration (p–) zum Umgeben des Vorsprungs PP enthält, versehen und bildet damit einen Feldbegrenzungsring aus. Der Feldbegrenzungsring ist in einen Fließzustand (floating state) versetzt.
  • Eine Anodenelektrode 304 ist auf der p-Typ Dotierungsschicht 302 angeordnet und eine Kathodenelektrode 305 ist auf der anderen Hauptoberfläche des Sililziumcarbidsubstrates 301 angeordnet.
  • Weil der Feldbegrenzungsring 308 dazu ausgeführt ist, um das Operationsgebiet der Diode zu umschließen, kann eine hohe Durchbruchspannung angelegt werden. Im einzelnen wird, wenn eine Rückwandspannung an die Diode 90 angelegt wird, eine Verarmungsschicht um einen Hauptübergang herum ausgebildet. Wenn die Rückwandspannung erhöht wird, dehnt sich die Verarmungsschicht zur äußeren peripheren Seite aus und der Hauptübergang und der feldbegrenzende Ring greifen durch, bevor ein lawinenartiger Durchbruch des Hauptübergangs verursacht wird. Dadurch kann ein maximaler Feldeffekt einer gekrümmten Region des Hauptübergangs unterstützt und eine Durchbruchspannung aufrechterhalten werden.
  • Ein Verfahren zum Herstellen einer der Siliziumcarbiddiode 90 wird im folgenden unter Bezugnahme auf die 16–24 beschrieben, die Teildarstellungen des Herstellungsprozesses beinhalten.
  • Bei einem in 16 dargestellten Schritt wird zu Beginn ein Siliziumcarbidsubstrat 301, das ein n-Typ-Dotierung in einer relativ hohen Konzentration (n+) enthält, vorbereitet, und Siliziumcarbid wird auf eine der beiden Hauptoberflächen mittels einer epitaktischen Wachstumsmethode aufgebracht, um eine epitaktische n-Typ Schicht 303 auszubilden, die eine Dotierungskonzentration von 8 × 1014 enthält (17). Die epitaktische n-Typ Schicht 303 weist eine Dicke von etwa 50 μm auf.
  • An einem in gezeigten 18 Schritt wird daraufhin mittels thermischer Diffusion eine Ionendotierung vom p-Typ in eine Hauptoberfläche der epitaktischen n-Typ Schicht 303 vorgenommen, um eine p-Typ dotierte Schicht 302 zu erzeugen, die eine p-Typ Dotierung in einer relativ hohen Konzentration (p+) enthält.
  • In einem in 19 gezeigten Schritt wird dann die p-Typ Dotierungsschicht 302, die auf der äußeren Peripherie der Operationsregion angeordnet ist, unter Verwendung einer photolithographischen Technik und einer anisotropen Ätztechnik entfernt, sodass die p-Typ Dotierungsschicht 302 nur in einem Teil verbleibt, das das Operationsgebiet bildet. Ebenfalls wird ein Teil der epitaktischen n-Typ Schicht 303 mit entfernt, sodass eine Stufenform, die einen Vorsprung PP und ein Basisabsatzteil BP aufweist, geschaffen wird.
  • Der Vorsprung PP hat eine Schrägstruktur, in welcher eine Seitenoberfläche von dieser mit einem Neigungswinkel ausgebildet ist und eine Seitenoberfläche der epitaktischen n-Typ Schicht 303 eine Neigung aufweist bezüglich einer pn-Übergangsgrenzfläche der n-typ epitaktischen Schicht 303 und der p-typ dotierte Schicht 303, die in dem Operationsgebiet verbleibt.
  • In einem in 20 gezeigten Schritt wird sodann eine Widerstandsfotolackmaske RM1 über die gesamte Oberfläche aufgebracht und eine Öffnung OP3 geschaffen, um den Vorsprung PP in der Fotolackmaske RM1, der auf dem Basisabsatzteil BP angeordnet ist, wie in 21 zu umgeben. Eine p-Typ Dotierung wird in eine Hauptoberfläche der epitaktischen n-typ-Schicht 303 über die Öffnung OP3 mittels Ionenimplantation eingebracht, und bildet dabei eine p-typ-Dotierungsschicht 308 aus, die die p-Typ Dotierung in einer relativ niedrigen Konzentration (p–) enthält.
  • Nachdem die Widerstandsfotolackmaske RM1 entfernt wurde, wird ein Siliziumoxidfilm 307 über die gesamte Oberfläche aufgebracht, wie in 22 gezeigt.
  • In einem Schritt, der in 23 gezeigt ist, wird dann der Siliziumoxidfilm 307, entfernt, sodass ein oberer Teil der p-Typ Dotierungsschicht 302, die als Operationsgebiet dient, als Öffnung OP4 dient. Diesmal wird der Siliziumoxidfilm 307 selektiv entfernt, sodass die seitliche Oberfläche des Vorsprungs PP und des Basisabsatzteils BP zuverlässig mit dem Siliziumoxidfilm 307 bedeckt sind.
  • Bei einem in 24 gezeigten Schritt wird daraufhin eine Anodenelektrode 304 auf die p-Typ Dotierungsschicht 302 an der Öffnung OP4 aufgebracht. Abschließend wird eine Kathodenelektrode 305 auf der anderen Hauptoberfläche des Siliziumcarbidsubstrates 301 aufgebracht. Damit ist die Siliziumcarbiddiode 90, die in 15 gezeigt ist, fertiggestellt.
  • Obwohl die p-Typ Dotierungsschicht 308 den Feldbegrenzungsring enthält, weist das Siliziumcarbid ein durchbruchselektrisches Feld auf, welches ungefähr zehn mal größer als dasjenige von Silizium ist. Wie aus einer einfachen Rechnung hervorgeht, ist es ausreichend, dass die Zahl der feldbegrenzenden Ringe ein Zehntel derjenigen Ringe beträgt, die im Falle eines aus Silizium ausgeführten Feldbegrenzungsringes notwendig sind.
  • Während die SIPOS Struktur oder die Feldbegrenzungsringstruktur für die Übergangsbeendigungsprozessstruktur in dem konventionellen Halbleiterelement wie oben erwähnt angewandt wird, bestehen die folgenden Probleme.
  • Im einzelnen weist die Leitfähigkeit des SIPOS Films eine große Temperaturabhängigkeit auf und nimmt zu, wenn die Temperatur erhöht wird. Die Leitfähigkeit verändert sich annähernd zweistellig zwischen Raumtemperatur und einer Temperatur von 125°C. Damit verändert sich die Spannungssperrwirkung bei Raumtemperatur und der Temperatur von 125°C, und ein Leckstrom nimmt bei der Temperatur von 125°C zu. Demnach erhöht sich die Temperatur weiterhin, und ein Leckstrom nimmt weiterhin zu, mit einem Spannungsabfall [im Original current loss], der durch einen Leckstrom bei einer hohen Temperaturen bewirkt wird. Durch die positive Rückwirkungsfunktion ergibt sich somit die Möglichkeit, dass der Betrieb des Halbleiterelementes unkontrollierbar wird.
  • Weiterhin wird die Leitfähigkeit des SIPOS Films durch eine Konzentration von enthaltenem Sauerstoff beeinflusst. Es ist jedoch nicht einfach, die Sauerstoffkonzentration in einer hohen Präzision innerhalb des Herstelllungsprozesses zu einzustellen und zu überwachen.
  • Andererseits sind die Dotierungskonzentrationen und die Diffusionstiefe des feldbegrenzenden Rings für gewöhnlich von denen des Hauptübergangs in dem Operationsgebiet verschieden. Der Feldbegrenzungsring wird in einem getrennten Herstellungsschritt in Bezug auf die Herstellung des Hauptüberganges erzeugt, sodass ein optimaler Zustand benötigt wird. Dadurch wird der Herstellungsprozess kompliziert und eine Reduzierung der Herstellungskosten kann somit nicht erreicht werden.
  • Aus der US3760241 ist es bekannt einen Durchbruch eines pn-Übergangs nahe der Oberfläche des Halbleiters zu vermeiden, in dem ein Schottky-Kontakt kreisförmig darum ausgebildet wird. Dazu soll der Abstand zwischen pn-Übergang und Schottky-Kontakt entsprechend gering sein. Aus dieser Schrift sind die Merkmale des Oberbegriffes des Anspruchs 1 bekannt.
  • Zusammenfassung der Erfindung.
    •
  • Ausgabe der Erfindung ist es, ein Halbleiterelement anzugeben, dessen Betrieb von einem Unkontrollierbarwerden bewahrt werden kann, um eine hohe Verlässlichkeit zu erreichen, einen Herstellungsprozess in einfacher Weise auszuführen und Herstellungskosten zu reduzieren.
  • Die vorliegende Erfindung betrifft ein Halbleiterelement, welches eine zugrunde liegenden Halbleiterschicht aufweist, die eine Region beinhaltet, in welcher ein PN Übergang ausgebildet wird, der eine Hauptoberfläche der zugrundeliegenden Halbleiterschicht erreicht, und mindestens eine Schottky-Metallschicht, die wie einen Ring um die Hauptoberfläche der zugrundeliegenden Halbleiterschicht ausgebildet ist, aufweist, die in einem Schottky-Kontakt mit der zugrunde liegenden Halbleiterschicht steht, um das Gebiet zu umgeben.
  • Die Schottky-Metallschicht ist wie ein Ring auf der Hauptoberfläche der zugrunde liegenden Halbleiterschicht in einem Schottky-Kontakt mit der zugrunde liegenden Halbleiterschicht ausgebildet, um ein Gebiet zu umgeben, in welchem der PN Übergang ausgebildet ist. Damit wird eine Verarmungsregion, die eine sehr niedrige Störstellenkonzentration aufweist, in der Hauptoberfläche der zugrundeliegenden Halbleiterschicht ausgebildet, um solch eine Tiefe aufzuweisen, die meist gleich oder größer als eine Tiefe des Hauptüberganges ist, der einem Teil entspricht, in welchem die Schottky-Metallschicht angeordnet wird. Wenn eine Rückseitenspannung an das Halbleiterelement angelegt wird, wird eine Verarmungsschicht zunächst um den Hauptübergang herum ausgebildet. Wird die Rückseitenspannung erhöht, dehnt sich die Verarmungsschicht zur äußeren peripheren Seite aus und der Hauptübergang und die Verarmungsschicht greifen durch, bevor ein Lawinendurchbruch des Hauptüberganges verursacht wird. Daraus folgend ist die Verarmungsschicht so ausgedehnt, um solch eine Tiefe aufzuweisen, die meist gleich oder größer als die Tiefe des Hauptübergangs ist, sich zur äußeren peripheren Seiten erstreckt und ein maximales elektrisches Feld eines bogenförmigen Teils des Hauptüberganges unterdrückt und eine hohe Durchbruchspannung angelegt werden kann. Im Unterschied zu dem Fall, in welchem ein feldbegrenzender Ring als eine Übergangsbeendigungsprozessstruktur verwendet wird, ist es darüber hinaus nicht notwendig, einen extra dafür vorgesehenen pn-Übergang in der Oberfläche des halbleitenden Substrates auszubilden. Damit können ein Herstellungsverfahren vereinfacht und die Herstellungskosten reduziert werden. Im Unterschied zu dem Fall, in welchem ein SIPOS Film als die Übergangsbeendigungsprozessstruktur verwendet wird, wird weiterhin eine Komponente, die eine große Temperaturabhängigkeit aufweist, nicht benötigt. Damit kann auch dann, wenn eine Zunahme einer Temperatur eintritt, eine Operation davor bewahrt werden, unkontrollierbar zu werden. Somit ist es möglich, ein Halbleiterelement bereitzustellen, das eine hohe Verlässlichkeit aufweist.
    •
  • Diese und andere Objekte, Ausgestaltung Aspekte und Vorteile der hier dargestellten Erfindung sind aus der folgenden detaillierten Beschreibung der Erfindung ersichtlich, wobei diese sich auf die nachfolgenden Figuren beziehen.
  • Kurzbeschreibung der Figuren.
  • 1 eine Schnittdarstellung einer Struktur eines Halbleiterelementes in Übereinstimmung mit einer Ausführungsform der Erfindung,
  • 2–12 Schnittdarstellungen mit einer Darstellung eines Herstellungsprozesses des Halbleiterelementes einer erfindungsgemäßen Ausführungsform,
  • 13 eine Schnittdarstellung einer Struktur eines konventionellen Halbleiterelementes mit Verwendung eines SIPOS Films als eine Übergangsbeendigungsprozessstruktur,
  • 14 eine Schnittdarstellung zur Illustrierung eines Herstellungsprozesses des konventionellen Halbleiterelementes bei Verwendung des SIPOS Films als Übergangsbeendigungsprozeßstruktur,
  • 15 eine Schnittdarstellung einer Struktur eines konventionellen Halbleiterelementes mit Verwendung eines Feldbegrenzungsringes als Übergangsbeendigungsprozeßstruktur, und
  • 16–24 Schnittdarstellungen eines Herstellungsprozesses des konventionellen Halbleiterelementes bei Verwendung des Feldbegrenzungsringes.
  • BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • A. Struktur des Elementes
  • 1 zeigt eine Schnittstruktur einer Siliziumdiode 100 in Übereinstimmung mit einer ersten Ausführungsform der Erfindung.
  • Wie in 1 gezeigt, weist die Siliziumdiode 100 eine p-dotierte Schicht 102 (p-type impurity layer), die als eine Operationsregion der Diode dient und eine p-Typ-Dotierung (p+) in einer relativ hohen Konzentration in einer der Hauptoberflächen des Siliziumsubstrates 101, das eine n-Typ Dotierung in einer relativ niedrigen Konzentration (n–) enthält, und eine Mehrzahl von ringförmigen Schottky-Metallschichten 106 auf, die konzentrisch an der Hauptoberfläche des Siliziumsubstrates 101 um ein Gebiet angeordnet sind, in welchem die p-dotierte Schicht 102 mit einer Schicht zwischen dieser ausgebildet ist, um die p-dotierte Schicht 102 einzuschließen.
  • Ein Siliziumoxidfilm 107 ist auf der Hauptoberfläche des Siliziumsubstrates 101 um die p-dotierte Schicht 102, einschließlich der Schottky Metallschichten 106 und einer Anodenelektrode 104 auf der p-dotierten Schicht 102 angeordnet.
  • Weiterhin ist eine n-dotierte Schicht 103, die in eine n-Dotierung in einer relativ hohen Konzentration (n+) enthält, auf der anderen Hauptoberfläche des Siliziumsubstrats 101 angeordnet, und eine Kathodenelektrode 105 ist auf der n-dotierten Schicht 103 angeordnet. Da das Siliziumsubstrat 101, die p-dotierte Schicht 102 und die n-dotierte Schicht 103 als Grundschichten der Schottky-Metallschicht 106 wirken, kann eine Schicht, die durch diese Schichten zusammengesetzt ist, als eine zugrundeliegende Halbleiterschicht bezeichnet werden.
  • Bei einer solchen Struktur tritt die Schottky-Metallschicht 106 in einen Schottky-Kontakt mit dem Siliziumsubstrat 101, um eine Verarmungsregion 108 auszubilden, die eine sehr geringe Störstellenkonzentration bis zu einer solchen Tiefe aufweist, die nahezu gleich oder größer als die Tiefe eines Hauptüberganges in der Hauptoberfläche des Siliziumsubstrates 101 ist.
  • Wenn eine Rückwärtsvorspannung an die Diode 100 angelegt wird, bildet sich die Verarmungsschicht als erstes um den Hauptübergang aus. Wird die Rückwärtsvorspannung erhöht, dehnt sich die Verarmungsschicht zur äußeren peripheren Seite aus wobei der Hauptübergang und die Verarmungsschicht 108 durchgreifen, bevor ein Lawinendurchbruch des Hauptüberganges verursacht wird. Wie in 1 gezeigt, dehnt sich damit eine Verarmungsschicht DL aus, die eine Tiefe, die nahezu gleich oder größer als die Tiefe des Hauptüberganges ist. Diese wird zur äußeren peripheren Seite ausgedehnt, so dass ein maximales elektrisches Feld eines kurvenförmigen Teils des Hauptübergangs unterdrückt wird.
  • B. Herstellungsverfahren
  • Ein Verfahren zur Herstellung der Siliziumdiode 100 wird im folgenden unter Bezug auf die Schnittdarstellungen der 2 bis 12, die in einer fortlaufenden Reihenfolge den Herstellungsprozess zeigen, dargestellt.
  • Zunächst wird ein Siliziumsubstrat 101, das eine n-Dotierung in einer relativ niedrigen Konzentration (n–) enthält, in einem in 2 gezeigten Schritt präpariert mit einer Fotolackmaske RM11 auf einer gesamten Hauptoberfläche des Siliziumsubstrates 101 wie in 3 gezeigt, beschichtet.
  • Als ein in 4 gezeigter Schritt wird die Fotolackmaske RM11 entsprechend mit einem Anteil, der als Operationsgebiet vorgesehen ist, selektiv entfernt, um eine dem Operationsgebiet entsprechende offene Stelle OP11 zu erzeugen. Wie in 5 gezeigt, wird eine p-Typ-Dotierung in die Hauptoberfläche des Siliziumsubstrates 101 über die offene Stelle OP11 durch eine Ionenimplantation vorgenommen und diffundiert thermisch ein. Dadurch wird eine p-Typ Dotierungsschicht 102, die eine p-Typ Dotierung in einer relativ hohen Konzentration beinhaltet (p+) im Operationsgebiet ausgebildet. Die Konzentration der p-Typ Implantationsschicht 102 ist durch den Optimierungsspielraum der dynamischen Eigenschaften der Diode 100 festgelegt und kann nicht allgemein definiert werden. Eine Oberflächenkonzentration reicht von 1 × 1016 cm–3 bis 1 × 1019 cm–3.
  • Nachdem die Fotolackmaske RM11 entfernt wurde, wird eine n-Typ Dotierungs-Ionenart auf die andere Hauptoberfläche des Siliziumsubstrates 101 implantiert, wobei diese thermisch eindiffundiert, um eine n-Typ Dotierungsschicht 103, die eine n-Typ Dotierung in einer relativ hohen Konzentration (n+) enthält, auszbil den, wie in 6 gezeigt. Eine Grenzfläche der p-Typ Dotierungsschicht 103 und des Siliziumsubstrates 101 bildet einen pn-Übergang und ein Ende von diesem erreicht somit die Hauptoberfläche des Siliziumsubstrates 101.
  • Als ein in 7 dargestellter Schritt wird dann ein Siliziumoxidfilm 107 beispielsweise mittels einer CVD Aufdampfmethode (chemical vapor deposition) über die gesamte Hauptoberfläche an der Seite aufgebracht, auf welcher die p-Typ Dotierungsschicht 102 ausgebildet wurde.
  • Als ein nächster in 8 dargestellter Schritt wird der Siliziumoxidfilm 107 selektiv unter Verwendung einer fotolithografischen Technik und einer anistropen Ätztechnik entfernt, um eine Öffnung OP12 auf der p-Typ-Dotierungsschicht 102 für eine für ein Operationsgebiet und eine Vielzahl von ringförmigen Öffnungen OP13 zu schaffen, die die offene Stelle OP12 konzentrisch umgeben.
  • An einem in 9 gezeigten Schritt wird die Öffnung OP13 aufgefüllt, und eine Mehrzahl von ringförmigen Schottky-Metallschichten 106, die einen Schottky-Kontakt mit dem Siliziumsubstrat 101 ausbilden, werden beispielsweise durch eine Aufdampfmethode ausgebildet. Im einzelnen wird die Schottky-Metallschicht 106 über die gesamte Oberfläche ausgebildet und dann selektiv unter Verwendung der photolithographischen Technik und der anisotropen Ätztechnik entfernt, sodass die Schottky-Metallschicht 106 nur auf dem oberen Teil der Öffnung OP13 verbleibt. Titan (Ti) oder Platin (Pt) wird als Material für die Schottky-Metallschicht 106 verwendet.
  • An einem in 10 gezeigten Schritt wird im Anschluss daran die Öffnung OP12 ausgefüllt und eine Anodenelektrode 104 über die gesamte Oberfläche, einschließlich einer Region in welcher die Schottky-Metallschicht 106 ausgebildet wurde, mittels der Aufdampfmethode aufgebracht.
  • In einem in 11 gezeigten Schritt wird dann die Anodenelektrode 104 selektiv unter Verwendung der photolithographischen Technik und der anisotropen Ätztechnik in der Weise entfernt, dass die Anodenelektrode 104 nur an der Öffnung OP12 und dem Siliziumoxidfilm 107 nahe der Umgebung einer Kantenstelle der Öffnung OP12 verbleibt.
  • Wie in 12 gezeigt, wird schließlich eine Kathodenelektrode 105 auf die n-Typ dotierte Schicht 103 beispielsweise mittels der Aufdampfmethode aufgebracht. Damit ist die Siliziumdiode 100 fertiggestellt. Aluminium (Al) oder ein derartiges Material wird als Material für die Anodenelektrode 104, und eine Abscheide-Multi-Schicht in einer Zusammensetzung aus Aluminium, Titan, Nickel und Gold oder derartigen Materialien für die Kathodenelektrode 105 verwendet.
  • Jede der ringförmigen Schottky-Metallschichten 106 hat die Funktion, eine Durchbruchsspannung von einigen hundert Volt in dem Siliziumsubstrat 101 aufrechtzuerhalten. Wenn eine Mehrzahl von Schottky-Metallschichten 106 vorhanden ist, wird deswegen ein höheres Sperrvermögen bei einer höheren Spannung ermöglicht.
  • Zusätzlich dazu sind die Anodenelektroden 104 und die Schottky-Metallschicht 106 voneinander durch einen Isolationsfilm, beispielsweise den Siliziumoxidfilm 107, elektrisch isoliert, sodass ein Leckstrom zwischen einer Kathode und einer Anode reduziert werden kann.
  • Weiterhin sind die Schottky-Metallschichten 106 voneinander durch einen Isolationsfilm, beispielsweise den Siliziumoxidfilm 107, elektrisch isoliert und eine Stirnseite der Verarmungsregion 108 ist mit dem Isolationsfilm, beispielsweise dem Siliziumoxidfilm 107 bedeckt, um nicht der Hauptoberfläche des Siliziumsubstrates 101 ausgesetzt zu sein. Daraus folgt, dass der Leckstrom zwischen der Kathode und der Anode reduziert werden kann.
  • Anstatt den Siliziumoxidfilm 107 kann ein kalt isolierender Film, beispielsweise als ein Siliciumnitritfilm (Si3N4) verwendet werden. Durch Verwenden des isolierenden Films und des halb isolierenden Films kann das Siliziumsubstrat 101 von externen Einflüssen geschützt werden.
  • C Funktionsweise und Effekt
  • Wie oben beschrieben wurde, wird in dem erfindungsgemäßen Halbleiterelement die Verarmungsregion 108, die durch den Schottky-Kontakt der Schottky-Metallschicht 106 gebildet wird, und die wie ein Ring zum Umgeben des Operationsgebietes und des Siliziumsubstrats 101 ausgeführt ist, für eine Übergangsbeendigungsprozessstruktur verwendet.
  • In Übereinstimmung damit ist es nicht notwendig, einen besonderen pn-Übergang in der Oberfläche des Halbleitersubstrates auszubilden, im Unterschied zu dem Fall, in welchem ein feldbegrenzender Ring als die Übergangsbeendigungsprozeßstruktur verwendet wird. Dadurch kann ein Herstellungsverfahren vereinfacht und die Herstellungskosten reduziert werden.
  • Im Unterschied zu dem Fall, in welchem ein SIPOS Film als die Übergangsbeendigungsprozeßstruktur verwendet wird, wird darüber hinaus eine Komponente, die eine große Temperaturabhängigkeit aufweist, nicht verwendet. Deswegen kann, selbst dann wenn eine Temperaturerhöhung erzeugt wird, ein Betrieb davor bewahrt werden, unkontrollierbar zu werden. Somit wird ein Halbleiterelement bereitgestellt, das eine hohe Verlässlichkeit aufweist.
  • D. Variante
  • Während die Siliziumdiode 100, die auf dem Siliziumsubstrat 101 ausgebildet wurde, in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform dargestellt wurde, kann eine Diode unter Verwendung eines Siliziumscarbidsubstrates anstelle des Siliziumsubstrates 101 hergestellt werden.
  • Um ein Spannungssperrvermögen mit der Siliziumcarbiddiode zu erreichen, wird der feldbegrenzende Ring für die Übergangs- und Beendigungsprozessstruktur wie bereits beschrieben verwendet. Um den feldbegrenzenden Ring auf dem Siliziumcarbidsubstrat zu erzeugen, werden auch hier Ionen in das Siliziumcarbidsubstrat implantiert, das im Unterschied zum Siliziumsubstrat in einem hohen Temperaturzustand gehalten wird, und Aktivierung und thermische Diffusion werden bei Temperaturen von 1000 und mehreren 100 Grad ausgeführt. Wenn die erfin dungsgemäße Struktur aufgetragen wird, wird die Schottky Metallschicht wie ein Ring über die Hauptoberfläche des Siliziumcarbidsubstrates bereitgestellt. Damit kann die Herstellungsmethode vereinfacht werden, und eine Siliziumcarbiddiode, die ein Hochspannungssperrvermögen aufweist, wird in einer einfachen Weise zur Verfügung gestellt.
  • Während die Diode als ein Beispiel für ein Halbleiterelement in der oberen Beschreibung verwendet wurde, ist die hier dargestellte Erfindung nicht auf die Diode beschränkt, sondern kann für alle Halbleiterelemente, beispielsweise einen MOS-Transistor oder einen IGBT (insulated gate bipolar transistor) verwendet werden. Kurz gesagt, in dem Fall, in welchem eine Basisschicht eine Emitterschicht, eine Kollektorschicht und eine Quelle-Senke-Schicht oder derartiges in einer Hauptoberfläche einer zugrundeliegenden Halbleiterschicht ausgebildet wird, wird eine Verarmungsschicht, die von einem Hauptübergang gebildet wird, zur äußeren peripheren Seite ausgedehnt, ein maximales elektrisches Feld eines gekrümmten Teils des Hauptübergangs kann unterdrückt werden und eine Durchbruchsspannung kann gesteigert werden, wenn eine ringförmige Schottky-Metallschicht auf der Hauptoberfläche der zugrundeliegenden Halbleiterschicht um ein Gebiet herum angeordnet ist, in welchem die Schichten ausgebildet sind.
  • Obwohl die Erfindung in Einzelheiten dargestellt und beschrieben wurde, ist die hier dargestellte Beschreibung in allen Aspekten illustrativ und nicht beschränkend. Es ist verständlich, dass verschiedene Modifizierungen und Variationen ausgeführt werden können, ohne vom Blickwinkel der Erfindung hinwegzuführen.

Claims (6)

  1. Halbleiterelement enthaltend: eine zu Grunde liegende Halbleiterschicht mit einem Gebiet, in welchem ein pn-Übergang ausgebildet wird, wobei ein Ende des pn-Übergangs eine Hauptoberfläche der zu Grunde liegenden Halbleiterschicht erreicht; und mindestens eine Schottky-Metallschicht (106), die wie ein Ring um die Hauptoberfläche der zu Grunde liegenden Halbleiterschicht in einem Schottky-Kontakt mit der zu Grunde liegenden Halbleiterschicht ausgeführt ist, und um dieses Gebiet einzuschließen, dadurch gekennzeichnet, dass die mindestens eine Schottky-Metallschicht (106) mit der Halbleiterschicht zur Ausbildung einer Verarmungsregion (108) in Kontakt tritt, wobei die Verarmungsregion (108) eine Tiefe aufweist, die gleich oder größer einer Tiefe eines Hauptübergangs des pn-Übergangs in der Hauptoberfläche ist.
  2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine Schottky-Metallschicht aus einer Vielzahl von Schottky-Metallschichten besteht, wobei diese Vielzahl der Schottky-Metallschichten konzentrisch mit einem Abstand zwischen diesen ausgeführt sind.
  3. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, dass die zu Grunde liegende Halbleiterschicht enthält: eine erste Halbleiterschicht (101); und eine zweite Halbleiterschicht mit einem anderen Leitfähigkeitstyp, der in einer Hauptoberfläche der ersten Halbleiterschicht ist, wobei der pn-Übergang durch eine Grenzfläche der ersten Halbleiterschicht und der zweiten Halbleiterschicht gebildet wird, eine Hauptelektrode (104), die in Kontakt mit der Oberfläche der zweiten Halbleiterschicht ausgeführt ist, die zu der Hauptoberfläche der ersten Halbleiterschicht ausgerichtet ist und zu welcher ein Hauptstrom des Halbleitergerätes fließt; und ein isolierender Film (107) und ein halbisolierender Film an der Hauptoberfläche der ersten Halbleiterschicht zwischen der Hauptelektrode und mindestens einer Schottky-Metallschicht (106).
  4. Halbleiterelement nach Anspruch 3, dadurch gekennzeichnet, daß mindestens eine Schottky-Metallschicht eine Vielzahl von Schottky-Metallschichten ist, wobei diese Vielzahl der Schottky-Metallschichten konzentrisch mit einem zwischen diesen ausgebildeten Abstand angeordnet ist, und der isolierende Film und der halbisolierende Film ebenfalls an der Hauptoberfläche der ersten Halbleiterschicht zwischen den Schottky-Metallschichten angeordnet ist.
  5. Halbleiterelement nach Anspruch 3, dadurch gekennzeichnet, daß die erste Halbleiterschicht vom Typ einer n-Halbleiterschicht ist, die zweite Halbleiterschicht vom Typ einer p-Halbleiterschicht ist, und die Hauptelektrode eine Anode ist, das Halbleiterelement weiterhin umfaßt: eine Kathode (105), die auf einer Hauptoberfläche gegenüber der Hauptoberfläche der ersten Halbleiterschicht angeordnet ist.
  6. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß die zugrundeliegende Halbleiterschicht durch eine Siliziumkarbidschicht zusammengesetzt ist.
DE10232425A 2001-08-22 2002-07-17 Halbleiterelement Expired - Fee Related DE10232425B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001251367A JP2003069045A (ja) 2001-08-22 2001-08-22 半導体装置
JPP2001-251367 2001-08-22

Publications (2)

Publication Number Publication Date
DE10232425A1 DE10232425A1 (de) 2003-03-13
DE10232425B4 true DE10232425B4 (de) 2007-03-29

Family

ID=19080024

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10232425A Expired - Fee Related DE10232425B4 (de) 2001-08-22 2002-07-17 Halbleiterelement

Country Status (5)

Country Link
US (1) US6670688B2 (de)
JP (1) JP2003069045A (de)
KR (1) KR100503936B1 (de)
CH (1) CH696225A5 (de)
DE (1) DE10232425B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364978B2 (en) * 2003-04-25 2008-04-29 Sumitomo Electric Industries, Ltd. Method of fabricating semiconductor device
WO2004100225A2 (en) * 2003-05-01 2004-11-18 The University Of South Carolina A system and method for fabricating diodes
JP2006210667A (ja) * 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
US7768092B2 (en) * 2005-07-20 2010-08-03 Cree Sweden Ab Semiconductor device comprising a junction having a plurality of rings
JP4586775B2 (ja) * 2006-07-24 2010-11-24 日産自動車株式会社 炭化珪素半導体装置
JP5090043B2 (ja) * 2007-03-30 2012-12-05 オンセミコンダクター・トレーディング・リミテッド ダイオード
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法
WO2012041836A1 (en) * 2010-09-27 2012-04-05 Abb Technology Ag Bipolar non-punch-through power semiconductor device
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
US9960228B2 (en) 2015-08-27 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device and method of manufacturing the same
JP6519455B2 (ja) * 2015-11-26 2019-05-29 三菱電機株式会社 半導体装置
JP2018018903A (ja) * 2016-07-26 2018-02-01 トヨタ自動車株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760241A (en) * 1969-06-21 1973-09-18 Licentia Gmbh Semiconductor device having a rectifying junction surrounded by a schottky contact
US4024564A (en) * 1974-08-19 1977-05-17 Sony Corporation Semiconductor device having at least one PN junction and channel stopper surrounder by a protecture conducting layer
US4827324A (en) * 1986-11-06 1989-05-02 Siliconix Incorporated Implantation of ions into an insulating layer to increase planar pn junction breakdown voltage
US4901120A (en) * 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556875A (en) 1978-06-29 1980-01-18 Nec Corp Semiconductor device
JPS55120173A (en) * 1979-03-12 1980-09-16 Clarion Co Ltd Schottky type variable capacitance diode with plural electrode structures
JPS5834944B2 (ja) * 1980-04-24 1983-07-29 日本電気株式会社 半導体記憶装置
JPS6057945A (ja) * 1983-09-09 1985-04-03 Fujitsu Ltd 半導体装置
JPS60241250A (ja) * 1984-05-15 1985-11-30 Mitsubishi Electric Corp 半導体装置
JPH03185870A (ja) * 1989-12-15 1991-08-13 Toshiba Corp 半導体装置
US5859465A (en) * 1996-10-15 1999-01-12 International Rectifier Corporation High voltage power schottky with aluminum barrier metal spaced from first diffused ring
JPH11297994A (ja) * 1998-04-07 1999-10-29 Hitachi Ltd 半導体装置
JP3616258B2 (ja) * 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760241A (en) * 1969-06-21 1973-09-18 Licentia Gmbh Semiconductor device having a rectifying junction surrounded by a schottky contact
US4024564A (en) * 1974-08-19 1977-05-17 Sony Corporation Semiconductor device having at least one PN junction and channel stopper surrounder by a protecture conducting layer
US4827324A (en) * 1986-11-06 1989-05-02 Siliconix Incorporated Implantation of ions into an insulating layer to increase planar pn junction breakdown voltage
US4901120A (en) * 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 6501145 B1 (vorveröffentlicht als DE 197 23 176 C1)

Also Published As

Publication number Publication date
KR20030017317A (ko) 2003-03-03
US20030038333A1 (en) 2003-02-27
US6670688B2 (en) 2003-12-30
KR100503936B1 (ko) 2005-07-27
JP2003069045A (ja) 2003-03-07
DE10232425A1 (de) 2003-03-13
CH696225A5 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
DE69602114T2 (de) Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
DE10214150B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE19701189B4 (de) Halbleiterbauteil
DE19824514B4 (de) Diode
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE10117350B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE10203479A1 (de) Halbleitereinrichtung
DE102018103973A1 (de) Siliziumcarbid-halbleiterbauelement
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE3878037T2 (de) Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet.
DE19913375A1 (de) MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten spezifischen Einschaltwiderstand und Verfahren zur Herstellung einer MOS-Transistorstruktur
DE2711562B2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE10232425B4 (de) Halbleiterelement
DE19908477B4 (de) Halbleitervorrichtung
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE69933645T2 (de) Laterale dünnschicht-soi-anordnung
DE60030059T2 (de) Durchbruchsdiode und verfahren zur herstellung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1393383B1 (de) Laterale pin-diode und verfahren zur herstellung derselben
DE10338259B4 (de) Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee