JPS5834944B2 - 半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体記憶装置に関し、特に集積回路化するに
適した高速の一時記憶装置に関するものである。

従来の半導体一時記憶装置は一つの記憶セルを構成する
ためには単体能動素子もしくは単体受動素子を少なくと
も四個以上必要とする。

フリップフロップ型の記憶セル、あるいはＭＯ８型能動
素子を三個使用するダイナミック型の記憶セルで構成さ
れていたため、集積回路に適用する場合、集積密度が低
くなる欠点があった。

本発明の目的は、一つの記憶セルを一個の単体素子によ
って構成し、集積回路に適用すればその集積密度を飛躍
的に増大せしめうる半導体一時記憶装置を提供すること
にある。

本発明によれば一導電型半導体基板の一生面に設けられ
た逆導電型の島状領域と、上記島状領域とショットキー
接触するショットキー電極と、該ショットキー電極の近
傍に絶縁膜を介して該島状領域上に設けられた第１の電
極と、該島状領域から引き出され該島状領域上に設けら
れた第２の電極とを備え、上記ショットキー電極と上記
島状領域とが順方向バイアスとなるように上記ショット
キー電極と第２の電極とに電圧を印加して上記島状領域
に小数担体を注入することにより書込みの一部を行ない
上記島状領域とショットキー電極とが逆方向バイアスと
なるように上記ショットキー電極と第２の電極とに電圧
を印加することにより読み出しを行なうようにした半導
体記憶装置が得られる。

また、−導電型半導体基板の一生面に逆導電型の島状領
域が設けられ、上記島状領域には該島状領域とＰＮ接合
又はショットキー障壁を形成する障壁領域と、該障壁領
域に近接して該島状領域上に絶縁膜を介して設けれられ
電極とを備え、上記障壁領域からデータの書込み、読み
出しを行ない、書込によって該島状領域に注入された少
数担体を上記電極下に保持しうるようにした半導体記憶
装置も得られる。

次に本発明による半導体記憶装置を実施例につき図面を
使って説明する。

まず本発明による半導体記憶装置の書込機能について説
明する。

第１図および第２図に於いて一導電型半導体１に設けら
れた電極７と逆導電型半導体領域２内に設けられた電極
６との間に一導電型半導体１と逆導電型半導体領域２と
が順方向バイアスになるように第３図ａ、ｂの如くパル
ス電圧を印加することにより一導電型半導体１に少注担
体を注入する。

−導電型半導体１に注入された少数担体は薄い絶縁膜４
に設けられた電極５を第３図Ｃの如く、所定の電位に保
つことによって薄い絶縁膜４下の近傍に保持される。

この状態を一記憶状態と対応させる。

一方電極７と電極６との間に一導電型半導体１と逆導電
型半導体領域２とが逆方向バイアスになるように第４図
ａ、ｂの如くパルス電圧を印加し、薄い絶縁膜４に設け
られた電極５を第４図Ｃの如く一導電型半導体１の電位
と等しくすることにより、−導電型半導体１内の薄い絶
縁膜４下の近傍に保持されている少数担体を取去れば薄
い絶縁膜４下の近傍は少数担体がなくなる。

この状態を逆記憶状態を対応させる。以上の作用で本発
明による半導体装置が半導体記憶装置としての書込機能
を有する。

次に本発明による半導体装置の半導体記憶装置としての
読出機能について説明する。

薄い絶縁膜４下の近傍に少数担体が保持されている一記
憶状態を電極６，７間に一導電型半導体１と逆導電型半
導体領域２とか逆方向バイアスとなるように第５図ａ、
ｂの如くパルス電圧を印加し、薄い絶縁膜４に設けられ
た電極５を第５図Ｃの如く一導電型半導体１の電位と等
しくすることにより、電極６．７間にはとり出された少
数担体による電流が第５図ｄの如く流れる。

一方薄い絶縁膜４下の近傍に少数担体が保持されていな
い逆記憶状態を電極６，７間に一導電型半導体１と逆導
電型半導体領域２とが逆方向バイアスとなるように第５
図ａ。

ｂの如くパルス電圧を印加し、薄い絶縁膜４に設けられ
た電極５を第５図Ｃの如く一導電型半導体１の電位と等
しくしても、電極６，７間には少数担体は取出れず少数
担体による電流は第５図ｅの如く流れない。

電極６に電流が流れる場合を一記憶状態の読出とし、電
流が流れない場合を逆記憶状態の読出とすれば、以上の
作用で本発明による半導体装置の半導体記憶装置として
の読出機能を有する。

なお、領域２を設ける代りに、電極６を半導体１にショ
ットキー接触する金属で構成すれば同様の結果が得られ
る。

次に本発明による半導体装置の半導体記憶装置としての
記憶保持機能について説明する。

薄い絶縁膜４下の近傍に少数担体を保持している一記憶
状態を読出した後は薄い絶縁膜４下の近傍の少数担体が
とり出される。

したがって−記憶状態を保持するために少数担体を再注
入してやる。

すなわち読出路る後、書込を行なって一記憶状態を保持
する。

また薄い絶縁膜４下の近傍に少数担体を保持している一
記憶状態は、書込終了時からある時間経過した後保持さ
れている少数担体が一導電型半導体１の表面、もしくは
内部で一導電型半導体１の多数担体と再結合し、保持さ
れている少数担体の数は書込終了時に保持されていた数
から減少する。

したがって−記憶状態を保持するために周期的に一記憶
状態を書込んでやる。

一方逆記憶状態は、薄い絶縁膜４下の近傍には少数担体
を保持していないから少数担体が取去れたり、減少する
ことはなく読出後、もしくは周期的に逆記憶状態を書込
まなくても、逆記憶状態は保持されている。

以上の作用で本発明による半導体装置が半導体記憶装置
としての保持機能を有する。

本発明によれば一個の素子で記憶が可能なため集積回路
に適用すれば、その集積度は飛躍的に増大し、また書込
は半導体ｐ −ｎ接合またはショットキーバリアの順方
向バイアスでの少数担体の注入（−記憶状態の書込）も
しくはｐ −ｎ接合またはショットバリアの逆方向バイ
アスでの少数担体の引出（逆記憶状態の書込）のための
その書込時間は短く、さらに読出はｐ −ｎ接合の逆方
向バイアスでの少数担体の引出（逆記憶状態の書込と同
一機能）のためのその読出時間も短く高速動作の半導体
記憶装置が得られる。

次に第６〜１０図を参照してもつと具体的な実協働を説
明しよう。

第６図および第７図に示す実施例は、比抵抗１０〜４０
ΩののＰ型シリコン基板１１と、Ｐ型シリコン基板１１
の表面より形成されたＮ＋型シリコン埋込み層１２と、
Ｐ型シリコン基板１１の表面に比抵抗１０ΩαのＮ型シ
リコンエピタキシャル層１３と、エピタキシャル層１３
を複数の島状領域に分離絶縁しているＰ＋シリコン領域
１４と、エピタキシャル層１３の表面より形成された表
面濃度１０１８〜１０１９Ｃ１ｒＬ−３、接合深さ２μ
のＰシリコン拡散領域１５と、エピタキシャル層１３よ
り読出し電極１７を導出する為のＮ＋型シリコン拡散領
域２１と、書込み電極１６、読出し電極１７、トラップ
電極１８、基板電極１９、とトラップ電極１８の直下お
よびその近辺２０００人程度に薄くなっているＳｉＯ２
膜２０とを有している。

第８図ａ、ｂに示す様に、書込み電極１６に＋０，４ボ
ルト、読出し電極に−０，４ボルトをパルス的に印加す
る。

Ｐ型拡散領域１５とＮ型エピタキシャル層１３とで形成
されているＰ−Ｎ接合は０．８ボルトの順方向バイアス
になりＮ型エピタキシャル層１３に少数キャリアーの正
孔が注入される。

注入された正孔はトラップ電極１８を一１０ボルトに保
つことによって酸化膜の薄い部分２０′下の近傍に一時
保持される。

この作用が １ 書込み作用に対応させ、正孔が保持さ
れている状態を１１“記憶状態に対応させる。

第８図ａ、ｂに示す様に書込み電極１６に−０，４ボル
ト読出し電極１７に＋０．４ボルトをパルス的に印加す
ることによって前記Ｐ−Ｎ接合は０．８ボルトの逆バイ
アスになる。

もし正札が酸化膜の薄いなった部分２０′下の近傍に保
持されていればその正札はＰ−Ｎ接合を通して書込み電
極１６に取出される。

この作用が１０、書込み作用に対応させ、かつ読出し作
用に対応させる。

又正孔のなくなった状態を１０、記憶状態に対応させる
。

第８図のＣは読出し電極１７の電流波形を示すもので、
もし正孔が酸化膜の薄くなった部分２０′に保持されて
いれば（ゝ１、記憶状態）読出し作用（Ｐ−Ｎ接合を逆
バイアスにする作用）に対して読み出し電極に電流が流
れる。

もし正孔が保持されていなければ（１１、記憶状態）読
み出し作用に対して負電流は流れない。

ゝ１、記憶状態に読み出し作用を施すと酸化膜の薄い部
分２０′下に保持されていた正札はなくなる。

したがって９１、記憶状態を保持する為に読み出し作用
後書き込み作用を施す。

酸化膜の薄い部分２０′下に保持されている正孔はＮ型
エピタキシャル層１３の表面もしくは内部でＮ型エピタ
キシャル層１３の多数キャリヤー電子と再結合し、保持
されている正札の数は書き込み終了時に保持されている
数から減少する。

したがって１１、記憶状態を保持する為に一定周期で同
一記憶状態に再書き込みをする。

又Ｎ型エピタキシャル層３の表面がトラップ電極１８の
電圧の為にＰ型反転するのをさける為トラップ電極１８
の電圧も再書き込みと同時に０ボルトにする。

かかる実施例の半導体記憶装置は一個の素子で記憶が可
能なため集積回路に適用すれば、その集積度は飛躍的に
増大し、しかもバイポーラトランジスターとほとんど同
一の製造工程であるのでバイポーラトランジスターと同
時に製造が可能であるという利点を有する。

さらに書き込み作用は半導体Ｐ −Ｎ接合の順方向バイ
アスでの少数キャリヤーの注入のためその書き込み時間
は非常に短く、さらに読み出し作用は半導体Ｐ−Ｎ接合
の逆バイアスの空乏層内の少数キャリヤーの移動のため
その読み出し時間は非常に短く、高速動作の半導体記憶
装置が得られる。

第９図および第１０図は本発明の他の実施例を示し、比
抵抗１０−３０ΩののＮ型シリコン基板３１とＮ型シリ
コン基板３１の表面から形成された表面濃度１０１８〜
１０１９ｃｆｒｌ−３、接合深さ５μのＰ型シリコン拡
散領域３２と、前記Ｐ型シリコン拡散領域３２の表面か
ら形成された表面濃度１０２０〜１０２１ＣｒｒＬ−３
、接合深さ２μのＮ型シリコン拡散領域３３と、Ｎ型シ
リコン基３１から基板電極３７を導出する為のＮ生型シ
リコン拡散領域３８と、書き込み電極３６、読み出し電
極３５、トラップ電極３４、基板電極３７とトラップ電
極３４の直下およびその近辺が薄くなっている酸化膜３
９とを有しており前記第１の実施例と少数キャリヤーが
正孔から電子に変ったことを除いて全く同じ動作する半
導体記憶装置である。

なお、上記の実施例ではトラップ電極の下の絶縁膜は他
より薄くしであるが、これはトラップ作用を充分に生じ
るため絶縁膜は所定の薄さが必要であること自体は発明
とは直接の関係はない。

【図面の簡単な説明】

第１図は本発明の第一の実施例で得られる半導体装置の
平面図。 第２図は第１図のａ −ａ’線に沿い矢印の方向に見る
ときの断面図、第３図、第４図は第一の実施例の書込動
作説明する電圧波形で、各々の図のａは第２図の電極７
に印加される電圧波形すは第２図の電極６に印加される
電圧波形、Ｃは第２図の電極５に印加される電圧波形を
示す図、第５図は第一の実施例の読出動作を説明する電
圧、電流波形で、ａは第２図の電極７に印加される電圧
波形、ｂは第２図の電極６に印加される電圧波形、Ｃは
第２図の電極５に印加される電圧波形、ｄ、ｅはそれぞ
れ第２図の電極６に流れる電流波形を示す図、第６図は
本発明の第二の実施例を示す平面図、第７図は第６図の
ａ −ａ’線に沿って切った断面図、第８図は第二の実
施例の書き込み作用、読み出し作用に関する電圧、電流
波形図、第９図は本発明の第三の実施例を示す平面図、
第１０図は第９図のｂ−ｂ’線にそって切った断面図で
ある。

Claims (1)

【特許請求の範囲】
1. １−導電型半導体基板の一生面に設けられた逆導電型の
   島状領域と、上記島状領域とショットキー接触するショ
   ットキー電極と、該ショットキー電極の近傍に絶縁膜を
   介して該島状領域上に設けられた第１の電極と、該島状
   領域から引き出された該島状領域上に設けられた第２の
   電極とを備え、上記ショットキー電極と上記島状領域と
   が順方向バイアスとなるように上記ショットキー電極と
   第２の電極とに電圧を印加して上記島状領域に小数担体
   を注入することにより書込みの一部を行ない、上記島状
   領域とショットキー電極とが逆方向バイアスとなるよう
   に上記ショットキー電極と第２の電極とに電圧を印加す
   ることにより読み出しを行なうようにしたことを特徴と
   する半導体記憶装置２−導電型半導体基板の一生面に逆
   導電型の島状領域が設けられ、上記島状領域には該島状
   領域とＰＮ接合又はショットキー障壁を形成する障壁領
   域と、該障壁領域に近傍して該島状領域上に絶縁膜を介
   して設けられた電極とを備え、上記障壁領域からデータ
   の書込み、読み出しを行ない、書込みによって該島状領
   域に注入された少数担体を上記電極下に保持しうるよう
   にしたことを特徴とする半導体記憶装置。