CN102986019B - 通过注入和照射制备衬底的方法 - Google Patents

通过注入和照射制备衬底的方法 Download PDF

Info

Publication number
CN102986019B
CN102986019B CN201180030389.9A CN201180030389A CN102986019B CN 102986019 B CN102986019 B CN 102986019B CN 201180030389 A CN201180030389 A CN 201180030389A CN 102986019 B CN102986019 B CN 102986019B
Authority
CN
China
Prior art keywords
layer
substrate
buried
luminous flux
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180030389.9A
Other languages
English (en)
Other versions
CN102986019A (zh
Inventor
M·布鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102986019A publication Critical patent/CN102986019A/zh
Application granted granted Critical
Publication of CN102986019B publication Critical patent/CN102986019B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

本发明涉及一种制备衬底(1)的方法,所述方法的目的是通过用光通量(F)照射衬底而使称为脱离层的层从所述衬底上脱离,所述照射用来对所述衬底的隐埋区域加热并使该区域中的材料分解,从而使所述脱离层脱离,所述方法的特征在于包括以下步骤:a)制造中间衬底,所述中间衬底包括称为隐埋层的第一层(2)和称为覆盖层的第二层(4),所述第二层(4)覆盖第一层(2)的全部或一部分,-所述覆盖层(4)对所述光通量(F)基本透明,-通过在所述衬底中注入粒子而形成的所述隐埋层(2)则能够吸收所述通量(F),b)对所述隐埋层(2)的被称为处理区域的区域进行选择性的绝热照射,直至构成所述隐埋层的材料因此发生至少部分分解。

Description

通过注入和照射制备衬底的方法
技术领域
本发明涉及一种制备半导体材料衬底的方法,所述方法的目的在于使所述衬底的层脱离。
背景技术
III-N型半导体(具有通式AlxGayIn1-x-yN,其中0≤x≤1,0≤y≤1并且x+y≤1),特别是GaN,所具有的特性使其在光电领域、功率元件和无线电频率应用中极具吸引力。
然而,这些应用的发展因衬底的技术经济限制而减缓。
实际上,器件制造通常依赖于取自供体衬底的薄层向支持衬底的转移,所述供体衬底是适于所需应用的高品质III-N材料的大块衬底。
特别而言,SmartCutTM工艺是公知的转移技术,其通常由以下步骤组成:将一定剂量的原子或离子物种注入供体衬底,从而在其中的预定深度产生脆化区域,由此限定出所要转移的薄层的界限;使供体衬底粘附到支持衬底或受体衬底上;和使供体衬底在脆化区域断裂,由此使粘附在受体衬底上的所述薄层脱离。在该技术中,通过热激活在平面中产生由所注入的物种诱导形成的晶体缺陷(例如片晶(platelet)和空穴)并使这些缺陷聚结,从而实现所要转移的层的分离及其与供体衬底的脱离。
然而,对于由III-N材料制成的衬底,注入所需的原子或离子物种的剂量是在硅中的5~10倍,这导致了工艺成本的大幅增加。
文献WO2010/067835中描述了制造具有宽带隙的半导体薄板的方法,所述半导体薄板能够以尽可能薄的形式转移至处理衬底而不损伤衬底。
上述方法包括:从宽带隙半导体表面进行离子注入以形成离子注入层,至少对所述处理衬底的上述表面实施表面活化处理的步骤,将宽带隙半导体的表面与所述处理衬底的表面粘合从而获得粘合体的步骤,在150℃至400℃的温度下对粘合体进行热处理的步骤,和使离子注入层暴露于可见光从而使离子注入层脆化并将宽带隙半导体层转移至所述处理衬底上的步骤。
如上所述,曝光步骤的目的在于使离子注入层脆化,因此该技术完全类似于上述SmartCutTM工艺(包括由此产生的成本考虑)。实际上,进行注入是为了使兴趣层脆化,然后进行热处理是为了激活晶体缺陷的产生,并最后使所述层在所述晶体缺陷处断裂。
此外,文章“FabricationoflightemittingdiodestransferredontodifferentsubstratesbyGaNsubstrateseparationtechnique”(Y.Kunoh等/PhysStatusSolidiC7,N)7-8,2091-2093(2010)/DOI10.002/pssc200983576)”描述了其中产生了2个层叠的层的技术,即,吸收可见光的层和覆盖其的对同一可见光“透明”的层。改变了作为牺牲层(sacrificiallayer)而存在的隐埋层的性质。
这种改变在所述层的制造之后立即进行,也就是说在其被透明层覆盖之前进行。
其通过使该层“热分解”的退火来进行。
在透明层形成之前进行的所述分解使得可以“避免最终得到热破坏的表面层(LED)”。
随后,透明层在牺牲层上的生长通过外延附生来达成,之后进行光照射从而使得可以向牺牲层转移。
因此,似乎是退火使得牺牲层的分解启动,使其更具有吸收性,然后通过光照射来完成分解。
因此,这涉及到层的分解,该层随后通过外延附生而被覆盖。这形成了较大的缺点,这是因为牺牲层的表面因这些处理而劣化,因此其不再具有对于外延附生而言最佳晶体矩阵(crystalmatrix)。
特别而言,本发明的一个目标是开发半导体材料衬底的制备方法,该方法的目的在于使所述衬底的层脱离,所述方法不具有现有方法的局限性并且成本更低。
发明内容
为此,本发明提出了一种制备半导体材料衬底的方法,其目的是通过用光通量照射衬底而使称为脱离层的层从所述衬底上脱离,所述照射用来加热衬底的隐埋区域并使材料分解,从而使所述脱离层脱离,所述方法包括以下步骤:
a)制造中间衬底,所述中间衬底包括称为隐埋层的第一层和称为覆盖层的第二层,所述第二层覆盖所述第一层的全部或一部分,所述第一层的材料的吸收光学性质不同于所述第二层的材料的吸收光学性质,
-所述覆盖层对所述光通量基本透明,
-通过在衬底中注入粒子而形成的所述隐埋层则能够吸收所述通量,
b)对隐埋层的被称为处理区域的区域进行选择性的绝热照射,从而增加其对所述光的光学吸收性,直至构成所述隐埋层的材料至少部分分解。
术语“吸收”是指通量能量的相当一部分(即,到达隐埋层的通量的至少10%)被隐埋层的材料吸收。
选择性的绝热照射可以减少使隐埋层脱离所需的光预算。
根据所述方法的其它优点和非限制性特征:
-注入的所述粒子是轻离子;
-所述离子包括在H+和He+的组中;
-注入剂量为1014~2×1016个原子cm-2;
-所述注入在制造中间衬底之后进行;
-所述注入在制造中间衬底之前进行;
-按以下方式选择光通量对所述区域的照射时间:使与该时间对应的热扩散长度小于所述层的厚度或与所述层的厚度的数量级相同;
-在步骤a)和步骤b)之间,或在步骤b)之后,将衬底与另一部分粘合;
-所述另一部分对光通量的波长基本透明,并且穿过所述另一部分来施加光通量;
-所述衬底是III-V族的复合材料;
-所述复合材料的组成是AlxGayIn1-x-yN型,其中0≤x≤1,0≤y≤1并且x+y≤1;
-所述衬底是压电材料,例如铌酸锂、钛锆酸铅、合金、玻璃、固溶体,特别是不处于热力学平衡中的材料;
-衬底由用于电子、光学或光电子工业的复合半导体材料制成,并且,在步骤b)之后,对隐埋层施加热和/或机械负荷,从而使位于衬底表面和隐埋层之间的层脱离;
-步骤a)包括:以吸收系数大于上述层的材料的吸收系数的材料来形成不连续晶体层;
-将粒子注入不连续晶体层中;
-不连续晶体层由InGaN或AlGaN制成,透明层由GaN制成。
附图说明
通过参考附图的以下详细描述,可以更好理解本发明的其它目的、特征和优点:
-图1图示了经光学改性的隐埋层在衬底中的形成;
-图2图示了光通量对包含所述隐埋层的衬底的照射;
-图3图示了衬底与支持体的粘合;
-图4图示了在衬底中注入粒子时由所述粒子产生的缺陷曲线。换言之,该图显示出了在厚度为的层中的由入射离子引起并倾向于产生缺陷的碰撞的数量,其为深度的函数。该图因此代表了注入步骤后的缺陷曲线的形状。
具体实施方式
本发明适用于由晶体或非晶体的复合材料制成的任何衬底,所述复合材料的光学吸收性质(特别是指定频率范围内的光学吸收系数,或折射率的虚部)能够通过粒子的注入而在局部区域内发生改变。该复合材料必须还能够在该区域中和附近的光通量的能量输入的影响下在该区域中分解。
“复合材料”是指由至少2种元素构成的材料。
“分解”是指材料的基础结构的改变,视所述材料而定,所述改变可以由相分离、新相产生、包结物(inclusion)产生等组成。
复合材料是由至少2种原子构成的材料。在所述复合材料中,可以特别提及III-V化合物半导体,尤其是氮化物(即通式为AlxGayIn1-x-yN的III-N化合物,其中0≤x≤1,0≤y≤1并且x+y≤1),以及压电材料(铌酸锂、钛锆酸铅等)、合金、玻璃、固溶体,特别是不处于热力学平衡中的那些材料。
在本文中术语“衬底”不仅包含可用于电子、光学或光电子工业的衬底,还包含具有下述表面的锭、球或任何其它物体:通过所述表面可进行注入,并且所述表面的粗糙度幅度显著小于离子的透过深度。
在参考图1至3的上述非限制性实例中,设定所要处理的部分1是由组成为AlxGayIn1-x-yN(其中0≤x≤1,0≤y≤1并且x+y≤1)的材料制成的衬底。
如图1所示,该方法的第一步包括改变衬底1的构成隐埋层2的隐埋区域的光学性质。
“隐埋”的含义是层2绝对不延伸至衬底的表面,而是位于与衬底的表面平行的2个平面之间,所述2个平面均位于衬底表面下的非零的深度处。换言之,该隐埋层不与衬底的表面齐平,并且在该层之外光学吸收性质并未发生明显改变。
在该第一步中,变成隐埋层2的区域的吸收系数与衬底1的其余部分的吸收系数相比有所增加。
为实现此效果,将粒子3注入到衬底1中,其中根据所要形成的隐埋层2的厚度和深度以及所需的吸收系数值来确定注入参数(基本为离子的类型、剂量和能量)。
因此,所注入的粒子优选为气态或非气态的离子,例如氦离子和氢离子。
对于给定的深度,相对重的离子(例如锂离子)所需要的能量比例如氢离子要高得多。但它们在产生缺陷并由此改变吸收系数方面要有效得多。
注入剂量通常为1014~2·1016个离子·cm-2
在这方面需要注意的是,上述剂量与实施SmartCutTM式方法时用于脆化衬底的剂量相比是小得多的剂量,在SmartCutTM式方法中,III-V复合材料中的常用剂量大于1017个离子·cm-2
选择“轻”离子的行为使得材料中消耗的能量基本上为因电子制动而沉积的能量,这不会在除行程终点之外的所经过的厚度中引起缺陷,而在行程终点,粒子通过核碰撞而传送其能量的很大部分,从而产生缺陷。
在这些条件下,并且如图4中的图(横坐标轴表示距离衬底的表面(通过该表面进行注入)的厚度(μm),纵坐标轴表示缺陷的数量)所示,所产生的缺陷曲线的形状中的振幅从表面处开始增长,在目标深度附近的深度处达到明确的峰值P。更确切而言,该图显示出了在厚度为的层中的由入射离子引起并倾向于产生缺陷的碰撞的数量,其为深度的函数。该图代表了注入步骤后的缺陷曲线的形状。
在注入过程中,优选的是衬底温度不会升高过多,以避免自愈现象,所述自愈现象会使注入过程在改变隐埋层的光学性质方面的有效性降低。因此,按照使衬底温度优选保持在较低温度范围内(例如环境温度至200℃)的方式选择注入条件。
粒子3的这种注入具有下述效果:在与粒子3的行程终点区域基本对应的隐埋层2处产生缺陷,同时粒子3所通过的位于衬底表面和隐埋层2之间的区域4未受到明显扰乱,因此基本保持了其初始光学性质。
在所述材料是晶体半导体的情况下,所述缺陷在隐埋层中的一个可能的效果是在半导体的带隙中产生亚能级。
这些缺陷和相关的扰乱使隐埋层的吸收系数增加,其增加的程度取决于注入剂量。通常,注入剂量越大,对光学性质的改变就越多。对于极大的注入剂量,可能出现饱和效应。
因此,本领域技术人员将根据衬底材料来选择足够的剂量,以获得所需的吸收系数变化。
为此,本领域技术人员可以以不同剂量进行注入测试,并利用诸如分光光度计等已知装置来测量所得到的吸收系数。
作为优选,隐埋层2的厚度为至少0.1微米,并且其吸收系数为1000cm-1至50,000cm-1
因此,所述方法中的第一步使得可以在衬底1的厚度中“标记”(即,局部界定)出隐埋层2,隐埋层2因光学性质不同而与衬底1的其余部分有所不同。
需要说明的是,隐埋层2最初与衬底1的其余部分材料相同,其在处理之前构成了衬底1的一个区域,而在处理之后将产生截然不同的层。
光学性质得到较大改变的层2的深度及其厚度必须使得层2被真正隐埋,即,使层2不会延伸到复合材料的自由表面。
在该第一处理步骤之后,可以增厚衬底1(即,赋予其更大的厚度),例如使用与衬底1相同的材料或者甚至使用材料不同但晶格参数与衬底1的材料匹配的材料,通过外延生长来进行增厚。所述“增厚”将导致经光学改性的层2隐埋得更深(凭经验如此)。
该沉积物必须对光“透明”(下文将进行说明),并且必须通过对先前完成的光学系数改变没有影响的过程来形成。
参考图2,以光通量F照射衬底1的表面,光通量F的波长经选择可使隐埋层2吸收所述波长,而所述衬底的位于表面和光学性质已改变的所述隐埋层之间的其余部分(层4)对所述波长基本透明。
“基本透明”的含义是衬底1可能能够吸收少量的光通量,但该可能的轻微吸收将在照射隐埋层所需的时间内对所经过的衬底部分仅产生轻微加热,更确切而言,该可能的轻微吸收将限于远低于所述材料的分解温度的温度。还意味着,因温度的这种升高而引起的对衬底的层4的光学性质改变不会显著扰乱到达隐埋层2的光通量的通过。
然而,光通量的能量密度和相互作用时间经选择可以使隐埋层2的吸收形成对该层的加热。
光通量F可具有适合于隐埋层2的吸收系数的任何波长,并因此可以属于可见光、红外光或紫外光区域。
光通量F可以是脉冲式(即由随时间分布的光脉冲构成)或连续式。在后一种情况中,对衬底1的照射将优选通过将光通量扫过的方式进行,从而使其表面上的给定点接受随时间分布的脉冲形式的光通量。
光通量与隐埋层2的相互作用是绝热的,也就是说,温度升高基本限于光通量沉积其能量的区域(亦即已发生光学性质改变的区域)。如下文所述,这种绝热性使得隐埋层得到选择性加热,并使得材料的分解限于隐埋层。
为此,可选择光通量的参数以使必要相互作用时间尽可能短。
设定其数量级的简单规则是,例如,按下述方式选择相互作用时间τ(tau):使与该时间τ对应的热扩散长度小于已发生光学性质改变的区域2的厚度或与该厚度的数量级相同。
例如,对于0.1cm2/s的扩散系数(D)、500nm的经光学改性的层2的厚度和大于20,000cm-1的使得该层可吸收几乎整个入射通量的吸收系数,选择τ以使nm,这可得到25纳秒的τ值。
可以回顾,热扩散系数由关系式k/(ρ·C)定义(单位为m2/s),其中k=材料的热导率,ρ(ro)=材料的密度,C为单位质量的热容(或比热)。
如果需要更高的准确度,例如利用市售的2D软件进行的快速模拟可对该值进行快速精细化处理。
知道了层2厚度,就知道了接受光通量的材料的体积,并且通过比热,可推导出获得合乎需要的温度所需的光通量的必要的能量体积密度和能量密度。
例如,在上述厚度为500nm的情况下(其中比热为1J/(cm3×℃),并且所要获得的温度为高于环境温度500℃),进行以下计算:
对于截面面积为1cm2的体积,则所讨论的体积为(1cm2×500nm)或5×10-5cm3
因此,将该材料升温至高于环境温度500℃所必需的单位体积能量为:500℃×1J/(cm3×℃)=500J/cm3
因此,必需的能量为500×5×10-5=2,5x10-2J,其因此对应于能量密度为2.5×10-2J/cm2的光通量。
该能量在25纳秒(ns)内传送,因此所需的功率通量的值为(2.5×10-2J/cm2/25×10-9=1000kW/cm2
该光通量可通过使用激光来获得。
可以将光通量施加于衬底的已经进行了粒子3注入的表面,或者,作为另一选择,从衬底的反面施加。
根据一个具体实施方式,如图3所示,可以在注入后将衬底1的一个表面与另一部分5粘合。
该部分5可具有例如刚性或柔性支持体的功能,特别是当考虑衬底的层的后续脱离时尤其如此。
在该情况中,光通量的照射可以在衬底的自由表面上进行,或者在所述部分5的自由的暴露面上进行(当后者也对光通量的波长基本透明时)。
如果因施加光通量而导致的对隐埋层2的选择性加热足够强,则材料的局部分解会至少部分地发生在该层中,或者发生相分离、脆化、新相的产生等。
例如,在GaN的情况下,已经观察到超过约900℃的温度升高导致了分解,从而引起金属镓相和气态氮相的出现。
特别有利的是,可以利用这种改变来使隐埋层2处的衬底1脆化,然后使位于衬底表面和层2之间的层4从衬底1脱离。
脱离步骤可能需要利用本领域技术人员公知的手段来施加热和/或机械能。
在本发明的未示出的实施方式中,可以在由吸收系数大于透明层材料的吸收系数的材料构成的不连续晶体层中实施注入步骤。在注入步骤之前或之后,透明层4可以通过例如外延附生在晶体透明层上形成。在该实施方式中,层2处存在更大的吸收。也是在该情况中,不连续晶体层的上表面由于未受注入步骤的影响而具有优异品质,这对不连续晶体层/层4界面和层4本身的品质都具有有益效果。

Claims (14)

1.一种制备衬底(1)的方法,所述方法的目的是通过用光通量(F)照射衬底而使称为脱离层的层从所述衬底上脱离,所述照射用来加热所述衬底的隐埋区域并使所述区域中的材料分解,从而使所述脱离层脱离,所述方法的特征在于包括以下步骤:
a)制造中间衬底,所述中间衬底包括称为隐埋层的第一层(2)和称为覆盖层的第二层(4),所述第二层(4)覆盖所述第一层(2)的全部或一部分,所述覆盖层(4)是所述脱离层,
-所述覆盖层(4)对所述光通量(F)基本透明,
-通过注入粒子而形成的所述隐埋层(2)则能够吸收所述通量(F),
b)对所述隐埋层(2)的被称为处理区域的区域进行选择性的绝热照射,直至构成所述隐埋层(2)的材料因此发生至少部分分解;
其中,所述粒子是包括在H+和He+的组中的离子,并且注入剂量为1014~2·1016个原子·cm-2
2.如权利要求1所述的方法,其特征在于,所述注入在形成所述覆盖层的步骤之后实施。
3.如权利要求1所述的方法,其特征在于,所述注入在形成所述覆盖层的步骤之前实施。
4.如权利要求1所述的方法,其特征在于,按以下方式选择光通量(F)对所述区域的照射时间:使与所述时间对应的热扩散长度小于所述隐埋层的厚度或与所述隐埋层的厚度的数量级相同。
5.如权利要求1所述的方法,其特征在于,在步骤a)和步骤b)之间,将所述中间衬底与另一部分(5)粘合;或在步骤b)之后,将用所述方法制备的衬底(1)与另一部分(5)粘合。
6.如权利要求5所述的方法,其特征在于,所述另一部分(5)对所述光通量(F)的波长基本透明,并且穿过所述另一部分(5)来施加所述光通量。
7.如权利要求1所述的方法,其特征在于,用所述方法制备的衬底的材料是III-V族的材料。
8.如权利要求7所述的方法,其特征在于,所述III-V族的材料的组成是AlxGayIn1-x-yN型,其中0≤x≤1,0≤y≤1并且x+y≤1。
9.如权利要求1所述的方法,其特征在于,用所述方法制备的衬底的材料是压电材料。
10.如权利要求1所述的方法,其特征在于,用所述方法制备的衬底的材料是铌酸锂、钛锆酸铅、合金、玻璃或固溶体。
11.如权利要求1所述的方法,其特征在于,用所述方法制备的衬底的材料是不处于热力学平衡中的材料。
12.如权利要求1所述的方法,其特征在于,用所述方法制备的衬底(1)是由用于电子、光学或光电子工业的复合半导体材料制成的衬底,并且,在步骤b)之后,对所述隐埋层(2)施加热和/或机械负荷,从而使所述覆盖层(4)脱离。
13.如权利要求1所述的方法,其特征在于,步骤a)包括:以吸收系数大于所述覆盖层(4)的材料的吸收系数的材料形成与所述覆盖层(4)相邻的不连续晶体层,所述隐埋层(2)通过在所述不连续晶体层内注入粒子而形成。
14.如权利要求13所述的方法,其特征在于,所述不连续晶体层由InGaN或AlGaN制成,并且所述覆盖层(4)由GaN制成。
CN201180030389.9A 2010-06-24 2011-06-08 通过注入和照射制备衬底的方法 Expired - Fee Related CN102986019B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1055058 2010-06-24
FR1055058A FR2961719B1 (fr) 2010-06-24 2010-06-24 Procede de traitement d'une piece en un materiau compose
PCT/EP2011/059440 WO2011160950A1 (en) 2010-06-24 2011-06-08 Method for preparing a substrate by implantation and irradiation

Publications (2)

Publication Number Publication Date
CN102986019A CN102986019A (zh) 2013-03-20
CN102986019B true CN102986019B (zh) 2016-05-25

Family

ID=43038072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030389.9A Expired - Fee Related CN102986019B (zh) 2010-06-24 2011-06-08 通过注入和照射制备衬底的方法

Country Status (7)

Country Link
US (1) US8759196B2 (zh)
EP (1) EP2586054A1 (zh)
JP (1) JP5832531B2 (zh)
KR (1) KR101770678B1 (zh)
CN (1) CN102986019B (zh)
FR (1) FR2961719B1 (zh)
WO (1) WO2011160950A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
CN103966551B (zh) * 2013-01-27 2016-11-23 常州国成新材料科技有限公司 一种解决高温下衬底原子蒸发影响平整度的方法及装置
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
JP6396852B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6454606B2 (ja) * 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396853B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
FR3079657B1 (fr) 2018-03-29 2024-03-15 Soitec Silicon On Insulator Structure composite demontable par application d'un flux lumineux, et procede de separation d'une telle structure
WO2019209492A1 (en) * 2018-04-27 2019-10-31 Globalwafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP4192430B2 (ja) 2001-02-28 2008-12-10 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法
JP3962282B2 (ja) * 2002-05-23 2007-08-22 松下電器産業株式会社 半導体装置の製造方法
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
FR2870988B1 (fr) 2004-06-01 2006-08-11 Michel Bruel Procede de realisation d'une structure multi-couches comportant, en profondeur, une couche de separation
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5064695B2 (ja) * 2006-02-16 2012-10-31 信越化学工業株式会社 Soi基板の製造方法
WO2008098404A2 (en) * 2007-02-16 2008-08-21 ETH Zürich Method for manufacturing a single-crystal film, and integrated optical device comprising such a single-crystal film
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
JP5336101B2 (ja) * 2008-04-01 2013-11-06 信越化学工業株式会社 Soi基板の製造方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法

Also Published As

Publication number Publication date
EP2586054A1 (en) 2013-05-01
JP5832531B2 (ja) 2015-12-16
KR20130083429A (ko) 2013-07-22
CN102986019A (zh) 2013-03-20
US20130072009A1 (en) 2013-03-21
FR2961719B1 (fr) 2013-09-27
KR101770678B1 (ko) 2017-08-23
FR2961719A1 (fr) 2011-12-30
JP2013533621A (ja) 2013-08-22
WO2011160950A1 (en) 2011-12-29
US8759196B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
CN102986019B (zh) 通过注入和照射制备衬底的方法
CN101978470B (zh) 氮化镓或氮化铝镓层的制造方法
TWI456660B (zh) 應變層的鬆弛及轉移
CN102347219A (zh) 形成复合功能材料结构的方法
JP2011510507A5 (zh)
DE102012107797A1 (de) Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
GB2534675A8 (en) Compound semiconductor device structures comprising polycrystalline CVD diamond
Oh et al. Hillock growth dynamics for Ag stress migration bonding
Zhou et al. Perovskite multiple quantum wells on layered materials toward narrow-band green emission for backlight display applications
Salomon et al. Relaxation Delay of Ge‐Rich Epitaxial SiGe Films on Si (001)
Miao et al. Effects of rapid thermal annealing on crystallinity and Sn surface segregation of films on Si (100) and Si (111)
Adachi et al. Influence of crystal polarity on Mg incorporation in ZnO
Peng et al. Fabrication and optical properties of InGaN/GaN multiple quantum well light emitting diodes with amorphous BaTiO3 ferroelectric film
Kang et al. Simulation and experimental study of ArF 193 nm laser lift-off AlGaN/GaN high electron mobility transistors
CN102124557A (zh) 应变层松弛用补强层
Kumar et al. Liquid phase epitaxial growth of lattice mismatched InSb, GaInAs and GaInAsSb on GaAs substrates using a quaternary melt
Zobair Pulsed Laser Annealing on the Optoelectronic Properties of ZnO Thin Films
Seredyński et al. Exfoliation of epilayers with quantum dots
JP2010092917A5 (zh)
JPS63311728A (ja) 半導体素子の製造方法
Kita et al. Transition with a hysteresis cycle in surface reconstruction on GaAs (001) observed by optical reflectance spectroscopy
Schönau et al. Photoluminescence study of polycrystalline silicon thin films prepared by liquid and solid phase crystallization
Moskvin et al. Coherent phase equilibria in the Zn-Cd-Te system and liquid-phase epitaxy of elastically strained Zn x Cd 1− x Te alloy layers
Alakhtaeva STUDY OF INFLUENCE OF SN BACKGROUND CONTENT IN THE GROWTH CHAMBER ON THE FORMATION OF GE ISLANDS ON THE SI (100) SURFACE
Zhang et al. Surface morphological and compositional changes of GaN films induced by swift heavy-ion irradiations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160525

Termination date: 20200608

CF01 Termination of patent right due to non-payment of annual fee