JPH07201740A - エピタキシャル成長方法 - Google Patents

エピタキシャル成長方法

Info

Publication number
JPH07201740A
JPH07201740A JP33544393A JP33544393A JPH07201740A JP H07201740 A JPH07201740 A JP H07201740A JP 33544393 A JP33544393 A JP 33544393A JP 33544393 A JP33544393 A JP 33544393A JP H07201740 A JPH07201740 A JP H07201740A
Authority
JP
Japan
Prior art keywords
wafer
gas
epitaxial growth
wafers
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33544393A
Other languages
English (en)
Inventor
Yoshihiko Saito
藤 芳 彦 斉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33544393A priority Critical patent/JPH07201740A/ja
Publication of JPH07201740A publication Critical patent/JPH07201740A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 エレベーテッドソース/ドレイン構造のMO
SFETや、エピタキシャルベース/エピタキシャルエ
ミッタ構造のバイポーラトランジスタなどのように、低
温でのエピタキシャル成長を必要とするデバイス構造に
対して、キヤリアガス中にSiHまたはSi
微量含有させ、ウェーハ表面処理後のSi基板上への自
然酸化膜の生成を阻止し、エピタキシャル成長工程の低
温化を安定に実現する。 【構成】 表面処理炉8で表面処理したウェーハ11
を、プラットフォーム5ではHガスにSiHおよび
Siの少なくとも一方を1ppb〜1ppm混合
した、900℃以下の雰囲気に置き、表面処理を施した
ウェーハ11の表面に自然酸化膜が再成長するのを阻止
し、続いて、ウェーハ11を反応チャンバー1に送り込
み、HガスにSiHおよびSiの少なくとも
一方を混合した雰囲気中で、高速回転させ、Si原料ガ
スを送り込みながらエピタキシャル成長させることによ
り、比較的低温環境中で、ウェーハ11表面に高速でエ
ピタキシャル成長させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はエピタキシャル成長方法
に係り、特に、MOS構造においてこれを高速動作させ
るのに適したエレベーテッドソース/ドレイン構造(ソ
ースおよびドレインが酸化膜上にある構造)のMOSF
ETや、エピタキシャルベース/エピタキシャルエミッ
タのバイポーラトランジスタなど、を低温で形成するた
めのエピタキシャル成長プロセスに関する。
【0002】
【従来の技術】一般に、Siエピタキシャルプロセス
は、主として、ディスクエピタキシャルウェーハやバイ
ポーラ用エピタキシャルウェーハの製造に用いられてい
る。これらのエピタキシャルウェーハの製造方法とし
て、エピタキシャルプロセスを用いる場合、エピタキシ
ャル成長工程に対する制約条件は、エピタキシャルウェ
ーハがデバイス製造工程の出発物質であるために、膜質
や不純物のエピタキシャル膜へのオートドーピング等を
除けば、それ程厳しくない。そして、通常、1000℃
〜1200℃の高温プロセスで実施されている。
【0003】しかし、エレベーテッドソース/ドレイン
構造のMOSFETや、エピタキシャルベース/エピタ
キシャルエミッタのバイポーラトランジスタなどに、エ
ピタキシャル製造方法を適用する場合は、デバイス構造
をある程度形成したウェーハに、エピタキシャル成長を
実施するため、不純物分布の変化を最小限度に抑制する
必要がある。
【0004】更に、素子分離用に形成した酸化膜とSi
基板の界面にHによるエッチングを抑えるため、プロ
セス温度の低温化が必要である。
【0005】エピタキシャル成長は、成長前の基板表面
処理のプロセスと、Si含有原料ガスによるSiエピタ
キシャル成長のプロセスで構成される。しかし、エピタ
キシャル成長工程の低温化を行おうとすると、基板表面
処理プロセスの低温化が必要である。これは、Si基板
表面に存在する自然酸化膜の除去を行うことが、主な目
的であるが、このために通常は、1000℃以上で、H
アニールを施したり、HCl/H処理を実施してい
る。
【0006】これらの表面処理温度を低温化するため、
紫外線照射や放電などの処理を加えて、活性分子、ラジ
カル、イオン種などを生成する方法が提案されている。
【0007】
【発明が解決しようとする課題】しかし、以上述べたよ
うな方法では、装置が複雑になるという問題点の他に、
酸化膜を除去したSi基板は非常に活性な状態であり、
直ちにSiエピタキシャル成長を実施しないと、炉内雰
囲気中のトレースOまたはHOにより、Si基板上
に容易に自然酸化膜を生じ、エピタキシャル成長を阻害
してしまうという本質的な問題点がある。また、表面処
理後に直ちにエピタキシャル成長するためには、低温前
処理とエピタキシャル成長を同一の炉で実施する必要が
あるが、この場合、1時間当たり4ウェーハ以下と、ス
ループットが悪いという問題点もある。
【0008】このような問題点に対処する方法として、
従来から、バックプレッシャーが10-8以上の超高真空
仕様の反応炉を用いるという方法が知られているが、量
産装置としては、コストが高すぎる上に、部材が特殊で
あり、メンテナンス性に問題があり、生産性が低い。
【0009】本発明は、上記のような従来技術の問題点
を解消し、エレベーテッドソース/ドレイン構造のMO
SFETや、エピタキシャルベース/エピタキシャルエ
ミッタ構造のバイポーラトランジスタなどのように、低
温でのエピタキシャル成長を必要とするデバイス構造に
対して、キヤリアガス中にSiHまたはSi
微量含有させ、ウェーハ表面処理後のSi基板上への自
然酸化膜の生成を阻止し、エピタキシャル成長工程の低
温化を安定に実現できるエピタキシャル成長方法を提供
することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、請求項1に記載したエピタキシャル成長
方法として、表面処理を施したウェーハをH2ガスにS
iHおよびSiの少なくとも一方を1ppb〜
1ppm混合した、900℃以下の雰囲気に置く第1の
プロセスと、HガスにSiHおよびSiの少
なくとも一方を混合した雰囲気中にSi原料ガスを送り
込みながら表面処理の済んだウェーハ表面にエピタキシ
ャル成長する第2のプロセスと、を備えるエピタキシャ
ル成長方法を提供するものである。
【0011】上記目的を達成するために、本発明は、請
求項2に記載したエピタキシャル成長方法として、表面
処理を施したウェーハをHガスにSiHおよびSi
の少なくとも一方を混合した雰囲気中に置く第1
のプロセスと、HガスにSiHおよびSi
少なくとも一方を混合した雰囲気中で、表面処理を施さ
れたウェーハを高速回転させ、Si原料ガスを送り込み
ながらエピタキシャル成長させる第2のプロセスと、を
備えるエピタキシャル成長方法を提供するものである。
【0012】
【作用】上記手段において、本発明の請求項1に記載し
たエピタキシャル成長方法においては、第1のプロセス
において、表面処理を施したウェーハの表面に自然酸化
膜が再成長するのを阻止しながら、エピタキシャル成長
を行う第2のプロセスにウェーハを渡す。
【0013】上記手段において、本発明の請求項2に記
載したエピタキシャル成長方法においては、表面処理を
施したウェーハを、第1のプロセスでは、自然酸化膜が
表面に再成長するのを阻止しながら第2のプロセスに渡
し、第2のプロセスでは、表面処理の済んだウェーハの
表面に、比較的低温の環境中で、高速でエピタキシャル
成長させる。
【0014】
【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。
【0015】図1は、本発明のエピタキシャル成長方法
を実現するための装置の概略構成図を示すものであり、
特に、高速ウェーハ回転反応装置の構造を例示するもの
である。図において示すように、装置は、ウェーハ11
に表面処理を行うための表面処理炉8と、ウェーハ11
のエピタキシャル成長を行うための反応チャンバー1で
構成される。反応チャンバー1とゲートバルブ4の間に
は、ウェーハ11の受け渡しを行うためのロボット6を
設置したプラットフォーム5が配置される。反応チャン
バー1とプラットフォーム5の間はゲートバルブ2で遮
断されており、プラットフォーム5と表面処理炉8の間
はゲートバルブ3で遮断されている。また、表面処理炉
8に対する外部からのアクセスはゲートバルブ4を通じ
て行われる。ウェーハ11はカセットステーション9に
納められており、ロボット7によりハンドリングされ
る。なお、反応チャンバー1、プラットフォーム5、表
面処理炉8には、図示していないが、反応ガスを供給/
排気するガスシステムや、システム全体を減圧するため
の真空ポンプ等が付帯設備として設置される。
【0016】以上述べたような構成において、次に、そ
の作用を説明する。
【0017】カセットステーション9に収納されている
ウェーハ11は、ロボット7によりゲートバルブ4を通
じて表面処理炉8に送り込まれる。表面処理炉8におい
て、ウェーハ11には表面処理が加えられる。
【0018】表面処理炉8におけるウェーハ11の表面
処理が終了すると、ウェーハ11は、ロボット6によ
り、ゲートバルブ3を通じてプラットフォーム5内に取
り出され、今度は、ゲートバルブ2を通じて、反応チャ
ンバー1に送り込まれる。
【0019】反応チャンバー1では、ウェーハ11に対
するエピタキシャル成長工程が実施される。
【0020】エピタキシャル成長が終了すると、ウェー
ハ11は、反応チャンバー1からプラットフォーム5、
表面処理炉8を通じて取り出され、カセットステーショ
ン9に収納される。この場合、ウェーハ11のハンドリ
ングはロボット6、7により行われる。
【0021】以上のような工程において、表面処理炉8
における表面処理には、無水弗酸/紫外線照射による方
法、放電を用いた活性種を用いる方法などの技術が適用
される。また、この場合の、キャリアガスとしては、H
を用いる。このキャリアガスには、SiHおよびS
の一方または両方を含有していてもよい。
【0022】なお、表面処理炉8における表面処理が終
了した後は、雰囲気を直ちに、SiHおよびSi
を1ppb〜10ppm含有したHキャリアガスで
置換する。
【0023】この際、プラットフォーム5、反応チャン
バー1にも、SiHおよびSiを1ppb〜1
0ppm含有した混合Hガスを、キャリアガスとして
適用する。なお、キャリアガスが流れている際の圧力条
件は、0.01torr以上の減圧状態であることが望
ましい。
【0024】反応チャンバー1は、ウェーハ11を高速
で回転させることができるような構造になっており、そ
の回転数に応じたガス流の制御が可能である。つまり、
ウェーハ11を高速回転させることにより、低温での高
速成長を可能にしている。
【0025】図2は、ウェーハ11の表面処理終了後
に、次の工程であるエピタキシャル成長が開始されるま
での間、表面処理炉8、プラットフォーム5、反応チャ
ンバー1の雰囲気を形成するキャリアガスにおける、S
iHおよびSi2Hの両方または片方の濃度と、ウ
ェーハ11の表面の状態の関係を示す説明図であり、S
iHおよびSiの添加効果を示しており、横軸
にSiHおよび/またはSiのH中の濃度
を、縦軸にSiOエッチングレートをそれぞれ示すも
のである。
【0026】図からも明らかなように、キャリアガスで
あるH中のSiHおよび/またはSiの濃度
が、1ppb以上であれば、効果的に自然酸化膜の成長
を抑止することができる。つまり、H中のSiH
よび/またはSiの濃度が、1ppb以下の場
合、自然酸化膜再成長抑止効果が低いということが言え
る。
【0027】一方、H中のSiHおよび/またはS
の濃度が、10ppm以上では、雰囲気中のト
レースO(HO)との反応により、パーティクル
(微粒子)が発生する。更に、ウェーハ11の基板温度
が200℃以上の場合、ウェーハ11に形成された素子
分離用酸化膜上にSiが析出する。
【0028】従って、H中のSiHおよび/または
Siの濃度を1ppb〜10ppmの範囲にコン
トロールし、バックプレッシャーを0.01〜750t
orrの範囲と、通常のm/cとし、基板温度を600
℃〜900℃と、比較的低温に保つことにより、自然酸
化膜が発生しないようにしながら、次の工程である、反
応チャンバー1におけるエピタキシャル成長を待つこと
ができる。
【0029】一方、図3は、ディスク型のウェーハ11
を反応チャンバー1内部で高速回転しながらエピタキシ
ャル成長した場合の成長速度の説明図であり、横軸に、
温度を、縦軸に、エピタキシャル層の成長速度をそれぞ
れ示すものである。
【0030】図3から明らかなように、ウェーハ11を
回転させることにより、低温でも早い成長速度を実現す
ることができる。また、ウェーハ11の回転速度は速け
れば、速い程、エピタキシャル層の成長速度が早い。
【0031】つまり、反応チャンバー1内部のキャリア
ガスにおいて、H中のSiHおよび/またはSi
の濃度を1ppb〜10ppmの範囲にコントロー
ルしながら、バックプレッシャーを0.01〜750t
orrの範囲に保ち、更に、Si原料ガスを添加しなが
ら、ウェーハ11を高速で回転させることにより、90
0℃以下の比較的低い温度領域で、自然酸化膜の再成長
を阻止しながら、ウェーハの表面に、高速でエピタキシ
ャル層を成長させることができる。
【0032】
【発明の効果】以上述べたように、本発明のエピタキシ
ャル成長方法では、表面処理を終了したウェーハがエピ
タキシャル成長を待つ間に置かれる雰囲気中で、キャリ
アガスを、H中のSiHおよび/またはSiH6
の濃度が1ppb〜10ppmの範囲になるように制御
するようにしたので、この間に自然酸化膜が成長するの
を阻止することが可能となり、更にエピタキシャル成長
では、ウェーハを高速で回転させるようにしたので、比
較的低い温度領域で、エピタキシャル成長を高速で行う
ことが可能となるので、エピタキシャルウェーハを高い
生産性で製造することができる効果がある。
【図面の簡単な説明】
【図1】本発明のエピタキシャル成長方法を実現するた
めの装置の概略構成図である。
【図2】表面処理を終了したウェーハの置かれる雰囲気
を形成するキャリアガスにおける、SiHおよびSi
の両方または片方の濃度と、ウェーハの表面の状
態の関係を示す説明図である。
【図3】ディスク型のウェーハを高速回転しながらエピ
タキシャル成長した場合の成長速度の説明図である。
【符号の説明】
1 反応チャンバー 2、3、4 ゲートバルブ 5 プラットフォーム 6、7 ロボット 8 表面処理炉 9 カセットステーション 10 本体 11 ウェーハ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】表面処理を施したウェーハをHガスにS
    iHおよびSiの少なくとも一方を1ppb〜
    1ppm混合した、900℃以下の雰囲気に置く第1の
    プロセスと、 HガスにSiHおよびSiの少なくとも一方
    を混合した雰囲気中にSi原料ガスを送り込みながら表
    面処理の済んだウェーハ表面にエピタキシャル成長する
    第2のプロセスと、 を備えることを特徴とするエピタキシャル成長方法。
  2. 【請求項2】表面処理を施したウェーハをHガスにS
    iHおよびSiの少なくとも一方を混合した雰
    囲気中に置く第1のプロセスと、 HガスにSiHおよびSiの少なくとも一方
    を混合した雰囲気中で、表面処理を施されたウェーハを
    高速回転させ、Si原料ガスを送り込みながらエピタキ
    シャル成長させる第2のプロセスと、 を備えることを特徴とするエピタキシャル成長方法。
JP33544393A 1993-12-28 1993-12-28 エピタキシャル成長方法 Pending JPH07201740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33544393A JPH07201740A (ja) 1993-12-28 1993-12-28 エピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33544393A JPH07201740A (ja) 1993-12-28 1993-12-28 エピタキシャル成長方法

Publications (1)

Publication Number Publication Date
JPH07201740A true JPH07201740A (ja) 1995-08-04

Family

ID=18288620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33544393A Pending JPH07201740A (ja) 1993-12-28 1993-12-28 エピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JPH07201740A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057429A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd 半導体素子のトランジスタ及びその製造方法
US8878244B2 (en) 2002-05-31 2014-11-04 Renesas Electronics Corporation Semiconductor device having strained silicon film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057429A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd 半導体素子のトランジスタ及びその製造方法
US8878244B2 (en) 2002-05-31 2014-11-04 Renesas Electronics Corporation Semiconductor device having strained silicon film

Similar Documents

Publication Publication Date Title
US6828235B2 (en) Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus
US7354858B2 (en) Film formation method and apparatus for semiconductor process
US20030045075A1 (en) Method of selective epitaxial growth for semiconductor devices
TW200529300A (en) Deposition system and deposition method
US7919397B2 (en) Method for reducing agglomeration of Si layer, method for manufacturing semiconductor device and vacuum treatment apparatus
CN112201568A (zh) 一种用于硅片的外延生长的方法和设备
JPH07201740A (ja) エピタキシャル成長方法
JPH04277628A (ja) 未反応ガスの除去及び反応抑制装置
JPS6170715A (ja) 化合物半導体の成長方法
JPH09199424A (ja) エピタキシャル成長方法
EP0289246A1 (en) Method of manufacturing MOS devices
JP2987926B2 (ja) 気相成長方法
JPH01134912A (ja) 半導体薄膜の製造方法
JPH04330717A (ja) 半導体膜の製造方法
JPS62279625A (ja) エピタキシヤル成長法
JPH06333822A (ja) 半導体装置
JP6829495B2 (ja) 低温エピタキシャル層の形成方法
JPH03195016A (ja) Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置
JPH08274031A (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPH05139881A (ja) 分子線エピタキシヤル成長法およびその装置
JPH08227994A (ja) 半導体装置の製造方法
JPS62128531A (ja) シリコン基板およびその製造方法
JPH03136320A (ja) 半導体装置の製造方法
JPH05109630A (ja) 半導体薄膜の形成方法