JPS6273705A - 分子線エピタキシヤル成長層形成における清浄基板面の保護膜作成方法およびその装置 - Google Patents
分子線エピタキシヤル成長層形成における清浄基板面の保護膜作成方法およびその装置Info
- Publication number
- JPS6273705A JPS6273705A JP21394085A JP21394085A JPS6273705A JP S6273705 A JPS6273705 A JP S6273705A JP 21394085 A JP21394085 A JP 21394085A JP 21394085 A JP21394085 A JP 21394085A JP S6273705 A JPS6273705 A JP S6273705A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protective film
- particles
- chamber
- molecular beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は分子線エピタキシャル成長層を形成するに際し
、下地基板の清浄面に保護膜を作成する方法および装置
に関するものである。
、下地基板の清浄面に保護膜を作成する方法および装置
に関するものである。
（従来の技術〉
■−■族化合物半導体またはＩ−Ｖ族化合物半導体の成
層方法およびその装置として、分子線エピタキシャル成
長方式が知られている。この方式は、硫酸系等のエツチ
ング溶液で基板をエツチング処理した後、該基板をモリ
ブデン製の基板ホルダーの表面に低融点金ｙｘ（インジ
ウム、ガリウム、又はその混合物）で融着し、その基板
ホルダーを、まず、結晶成長室と真空バルブを介して連
結されている基板前処理室へ導入して所要の前処理を行
い、次に結晶成長室に入れて分子線エピタキシャル成長
層の成長処理を行うものである。
層方法およびその装置として、分子線エピタキシャル成
長方式が知られている。この方式は、硫酸系等のエツチ
ング溶液で基板をエツチング処理した後、該基板をモリ
ブデン製の基板ホルダーの表面に低融点金ｙｘ（インジ
ウム、ガリウム、又はその混合物）で融着し、その基板
ホルダーを、まず、結晶成長室と真空バルブを介して連
結されている基板前処理室へ導入して所要の前処理を行
い、次に結晶成長室に入れて分子線エピタキシャル成長
層の成長処理を行うものである。
前記前処理は、真空中の基板前処理室内に入れられた基
板を所要の加熱手段を用いて４５０℃以下の温度に加熱
し、成長室へ導入する前に基板ホルダーと基板に付着し
た水等の大気成分を脱離させて取り除くものである。
板を所要の加熱手段を用いて４５０℃以下の温度に加熱
し、成長室へ導入する前に基板ホルダーと基板に付着し
た水等の大気成分を脱離させて取り除くものである。
一方、結晶成長室における処理は次のように行われる。
この結晶成長室には■族又は■族の結晶成長用の蒸発原
材料を備えた第１−の蒸発源と、■族又はＶ族の蒸発原
材料を備えた第２の蒸発源と、これらの各蒸発源を加熱
する加熱手段とが配設されており、真空状態の結晶成長
室内に入れられた前処理済みの基板（基板ホルダーに融
着状態となっている）は、第２の蒸発源の加熱により発
生する蒸発物質の照射を受けながら加熱手段により約６
５０℃に加熱される８通常、その基板加熱は１時間にわ
たって行われる８この加熱によって前記エツチング処理
によって形成された基板表面の自然酸化Ｉｎ！（１０数
人）が除去され（この酸化膜は５２５℃〜５３５℃で除
去される。）、さらに低融点金属に混入している大気成
分の脱離が行われる。この大気成分の脱離は６００℃〜
６５０℃で行われるため、前記前処理室の処理温度４５
０℃以下ではその脱離が不可能であり、この結晶成長室
での加熱によって始めて除去されるのである、このよう
に、基板を６００℃〜６５０℃に加熱すると前述のよう
に基板表面を清浄にすることができるのであるが、その
一方において、その基板加熱により基板から■−Ｖ族化
合物半導体ではＶ族の元素が遊離し、また■−■族化合
物半導体の場合には■族の元素、が遊離してしまうとい
う問題がある。そこで、基板加熱中には常時その遊離す
るＶ族又は■族の元素（分子）を基板に照射してつまり
第２の蒸発源を加熱し蒸発物質を基板に照射して遊離し
た分の元素の補充が行われている。
材料を備えた第１−の蒸発源と、■族又はＶ族の蒸発原
材料を備えた第２の蒸発源と、これらの各蒸発源を加熱
する加熱手段とが配設されており、真空状態の結晶成長
室内に入れられた前処理済みの基板（基板ホルダーに融
着状態となっている）は、第２の蒸発源の加熱により発
生する蒸発物質の照射を受けながら加熱手段により約６
５０℃に加熱される８通常、その基板加熱は１時間にわ
たって行われる８この加熱によって前記エツチング処理
によって形成された基板表面の自然酸化Ｉｎ！（１０数
人）が除去され（この酸化膜は５２５℃〜５３５℃で除
去される。）、さらに低融点金属に混入している大気成
分の脱離が行われる。この大気成分の脱離は６００℃〜
６５０℃で行われるため、前記前処理室の処理温度４５
０℃以下ではその脱離が不可能であり、この結晶成長室
での加熱によって始めて除去されるのである、このよう
に、基板を６００℃〜６５０℃に加熱すると前述のよう
に基板表面を清浄にすることができるのであるが、その
一方において、その基板加熱により基板から■−Ｖ族化
合物半導体ではＶ族の元素が遊離し、また■−■族化合
物半導体の場合には■族の元素、が遊離してしまうとい
う問題がある。そこで、基板加熱中には常時その遊離す
るＶ族又は■族の元素（分子）を基板に照射してつまり
第２の蒸発源を加熱し蒸発物質を基板に照射して遊離し
た分の元素の補充が行われている。
（発明が解決しようとする問題点）
しかしながら、上記従来の方式においては、残留不純物
ガスを極力嫌う結晶成長室内で低融点金属に混入してい
る大気成分の脱離を行うため、この脱離放出されｆ、気
体成分が結晶成長室内を汚染し、基板清浄後の結晶成長
中の薄膜内に大気成分、特にＣｏ、Ｃｏ２が混入し、結
晶膜の品質が低下してしまうという問題があった。
ガスを極力嫌う結晶成長室内で低融点金属に混入してい
る大気成分の脱離を行うため、この脱離放出されｆ、気
体成分が結晶成長室内を汚染し、基板清浄後の結晶成長
中の薄膜内に大気成分、特にＣｏ、Ｃｏ２が混入し、結
晶膜の品質が低下してしまうという問題があった。
また、低融点金属内の大気成分の脱離、すなわち、基板
清浄のためには結晶成長室内を約１時間という長い時間
高温に保っておく必要があるが、この高温のなめ第１の
蒸発源中の原料がこの基板洗浄中に蒸発を続け、実際に
結晶成長に消費される割合が小さくなり、結晶成長用蒸
発原料の有効利用が図れないという不都合がある。しか
もこの結晶成長用の蒸発原料の枯渇が早くなり、その原
料補足のため結晶成長室を頻繁に開放しなければならず
、この大気開放により結晶成長室内が頻繁に汚染される
という欠点がある。さらに、基板の清浄プロセスと結晶
の成長プロセスとを同じ真空容器内で行うため、清浄プ
ロセス中には結晶プロセスを同時進行できず、半導体成
膜の量産性が著しく低下してしまうという問題がある。
清浄のためには結晶成長室内を約１時間という長い時間
高温に保っておく必要があるが、この高温のなめ第１の
蒸発源中の原料がこの基板洗浄中に蒸発を続け、実際に
結晶成長に消費される割合が小さくなり、結晶成長用蒸
発原料の有効利用が図れないという不都合がある。しか
もこの結晶成長用の蒸発原料の枯渇が早くなり、その原
料補足のため結晶成長室を頻繁に開放しなければならず
、この大気開放により結晶成長室内が頻繁に汚染される
という欠点がある。さらに、基板の清浄プロセスと結晶
の成長プロセスとを同じ真空容器内で行うため、清浄プ
ロセス中には結晶プロセスを同時進行できず、半導体成
膜の量産性が著しく低下してしまうという問題がある。
本発明は上記従来の問題点を解決Ｖるｌ：めになされた
ものであり、その目的は、成長室の汚染、結晶成長用蒸
発原材料の早期枯渇、半導体成膜の量産性の低下等の諸
問題を効果的に解決することができる分子線エピタキシ
ャル成長層形成における清浄基板面の保護膜作成方法と
その装置を提供することにある。
ものであり、その目的は、成長室の汚染、結晶成長用蒸
発原材料の早期枯渇、半導体成膜の量産性の低下等の諸
問題を効果的に解決することができる分子線エピタキシ
ャル成長層形成における清浄基板面の保護膜作成方法と
その装置を提供することにある。
（問題点を解決するための手段）
本発明は上記目的を達成するために、次のように構成さ
れている。すなわち、第１の発明は、分子線エピタキシ
ャル成長層を形成しようとする下地の基板を真空容器の
基板前処理室に入れ、該基板前処理室内で解離粒子を発
生させるとともに、この解離粒子にさらしながらその基
板を加熱し該基板に付着されている不純物質の清浄除去
を行い、その後に基板前処理室内の前記基板の温度を下
げ基板の清浄面に前記解離粒子を構成する成分元素を付
着堆積させて所要厚の保護膜を形成する分子線エピタキ
シャル成長層形成における清浄基板面の保護膜作成方法
であり、また、第２の発明は分子線エピタキシャル成長
装置の結晶成長室とゲートバルブを隔てて基板前処理室
を配置し、前記基板前処理室内には、蒸発物を解離して
解離粒子を生成する手段と； 前記解離粒子の照射下で
基板表面を清浄化する手段と； 前記解離粒子を前記清
浄化された基板表面に付着堆積させる手段と； をそな
えた分子線エピタキシャル成長層形成における清浄基板
面の保護膜作成装置である。
れている。すなわち、第１の発明は、分子線エピタキシ
ャル成長層を形成しようとする下地の基板を真空容器の
基板前処理室に入れ、該基板前処理室内で解離粒子を発
生させるとともに、この解離粒子にさらしながらその基
板を加熱し該基板に付着されている不純物質の清浄除去
を行い、その後に基板前処理室内の前記基板の温度を下
げ基板の清浄面に前記解離粒子を構成する成分元素を付
着堆積させて所要厚の保護膜を形成する分子線エピタキ
シャル成長層形成における清浄基板面の保護膜作成方法
であり、また、第２の発明は分子線エピタキシャル成長
装置の結晶成長室とゲートバルブを隔てて基板前処理室
を配置し、前記基板前処理室内には、蒸発物を解離して
解離粒子を生成する手段と； 前記解離粒子の照射下で
基板表面を清浄化する手段と； 前記解離粒子を前記清
浄化された基板表面に付着堆積させる手段と； をそな
えた分子線エピタキシャル成長層形成における清浄基板
面の保護膜作成装置である。
（作 用）
上記構成からなる本発明において、清浄基板面に保護膜
を作成するには次のように行われる。
を作成するには次のように行われる。
まず、エツチング処理を行った基板を従来例と同様に低
融点金属を用いて基板ホルダーに融着し、この基板を真
空容器によって構成される基板前処理室に収容配置する
。次に、例えば、基板前処理室内で蒸発源を加熱しＶ族
又は■族の蒸発原料を蒸発させ、この蒸発物質を加熱す
る等して蒸発物質を解離し、その解離粒子を基板に向け
て照射する。このように基板を解離粒子にさらしながら
約６５０℃に加熱する。この基板加熱によって前記エツ
チング処理時に形成した基板表面の酸化膜と低融点金属
に混入している大気成分との不純物質がそれぞれ脱離し
、基板の清浄が確実に達成される。この基板清浄時には
、基板加熱によって基板からＶ族又は■族の元素が遊離
するが、この遊離によって基板から抜は出た分の元素は
解離粒子の照射によって補充される。
融点金属を用いて基板ホルダーに融着し、この基板を真
空容器によって構成される基板前処理室に収容配置する
。次に、例えば、基板前処理室内で蒸発源を加熱しＶ族
又は■族の蒸発原料を蒸発させ、この蒸発物質を加熱す
る等して蒸発物質を解離し、その解離粒子を基板に向け
て照射する。このように基板を解離粒子にさらしながら
約６５０℃に加熱する。この基板加熱によって前記エツ
チング処理時に形成した基板表面の酸化膜と低融点金属
に混入している大気成分との不純物質がそれぞれ脱離し
、基板の清浄が確実に達成される。この基板清浄時には
、基板加熱によって基板からＶ族又は■族の元素が遊離
するが、この遊離によって基板から抜は出た分の元素は
解離粒子の照射によって補充される。
次に、基板清浄が完了した後に基板前処理室の基板加熱
温度を下げる。この温度下降によって解離粒子が清浄基
板面に付着堆積し非晶質の保護膜が形成される。この保
護膜が１μｍ以上付いたときに、基板を結晶成長室内に
移し、所要の結晶成長処理が行われるのである。
温度を下げる。この温度下降によって解離粒子が清浄基
板面に付着堆積し非晶質の保護膜が形成される。この保
護膜が１μｍ以上付いたときに、基板を結晶成長室内に
移し、所要の結晶成長処理が行われるのである。
（実 施 例）
以下、本発明の実施例を図面に基づいて説明する。第１
図には本発明を実施するための分子線エピタキシャル装
置の構成が示されている。
図には本発明を実施するための分子線エピタキシャル装
置の構成が示されている。
図において、真空容器からなる結晶成長室１と、同じく
真空容器からなる基板前処理室２とはゲートバルブ３に
よって連結されている。これら結晶成長室１および基板
前処理室２は図示されていない真空ポンプに連結されて
おり、真空ポンプを動作することにより各室内は高真空
状態に維持できるようになっている。前記基板前処理室
２の下方位置には第２の蒸発源４が配設されている。こ
の第２の蒸発源４にはリン、砒素、アンチモン、硫黄、
セレン、テレル等のＶ族又は■族の物質が収容される。
真空容器からなる基板前処理室２とはゲートバルブ３に
よって連結されている。これら結晶成長室１および基板
前処理室２は図示されていない真空ポンプに連結されて
おり、真空ポンプを動作することにより各室内は高真空
状態に維持できるようになっている。前記基板前処理室
２の下方位置には第２の蒸発源４が配設されている。こ
の第２の蒸発源４にはリン、砒素、アンチモン、硫黄、
セレン、テレル等のＶ族又は■族の物質が収容される。
これら被収容物質のいずれを蒸発原材料として用いるか
は半導体化合物の種類によって適宜選択される。この第
２の蒸発源４には図示されていない加熱手段が設けられ
、この第２の蒸発源４を加熱することによって該第２の
蒸発源４から蒸発原材料の蒸気を発生するようになって
いる。第２の蒸発源４の上方位置には解ｌ１ｌＩＩｌ構
５が設けられている。この解離機構５は第２の蒸発源４
から蒸発した蒸発物質（蒸気）を加熱、電子衝撃、光励
起又はプラズマ励起させるいずれかの手段又はその組合
わせの手段により構成される。
は半導体化合物の種類によって適宜選択される。この第
２の蒸発源４には図示されていない加熱手段が設けられ
、この第２の蒸発源４を加熱することによって該第２の
蒸発源４から蒸発原材料の蒸気を発生するようになって
いる。第２の蒸発源４の上方位置には解ｌ１ｌＩＩｌ構
５が設けられている。この解離機構５は第２の蒸発源４
から蒸発した蒸発物質（蒸気）を加熱、電子衝撃、光励
起又はプラズマ励起させるいずれかの手段又はその組合
わせの手段により構成される。
第１図の装置におては、解離機構５は加熱手段により構
成されており、第２の蒸発源４からの蒸発物質を加熱す
ることにより、解離粒子６を発生するものである。基板
前処理室２の上半部は断面が円状の空間部に形成されて
おりこの空間部に複数の基板７ａ、同７ｂ、・・・、同
７ｅおよび同７ｆが順次前処理位ＩＣに間欠移送自在に
取り付は配置されている。前記前処理位置Ｃは解離機構
５の直上位置にあり、この前処理位置Ｃに在る基板７ａ
の近傍直上位置には基板７ａを加熱する基板前処理加熱
機構８が配設されている。
成されており、第２の蒸発源４からの蒸発物質を加熱す
ることにより、解離粒子６を発生するものである。基板
前処理室２の上半部は断面が円状の空間部に形成されて
おりこの空間部に複数の基板７ａ、同７ｂ、・・・、同
７ｅおよび同７ｆが順次前処理位ＩＣに間欠移送自在に
取り付は配置されている。前記前処理位置Ｃは解離機構
５の直上位置にあり、この前処理位置Ｃに在る基板７ａ
の近傍直上位置には基板７ａを加熱する基板前処理加熱
機構８が配設されている。
一方、前記結晶成長室１内には結晶成長を行う基板７を
加熱する基板成長加熱機構９と、結晶成長用の蒸発材料
を蒸発させる第１の蒸発源１０とが設けられている０本
発明に係る分子線エピタキシャル装置は上記構成からな
り、以下、上記装置を使用した本発明の方法をＧａＡｓ
半導体化合物の結晶成長例に基づいて説明する。まず従
来例と同様に、基板７ａ、同７ｂ、・・・、同７ｅおよ
び同７ｆをエツチング処理した後、該基板７ａ乃至同７
ｆをそれぞれ基板ホルダー（図示せず）に低融点金属で
融着し、基板ホルダーを介して基板７ａ乃至同７ｆを図
示の如く基板前処理室２内に配置する。次に、＊属砒孝
を蒸発原材料とする第′、′、７）蒸発源４を加熱手段
に１ニー１て２００°Ｃ〜３０ｎＹ”に加熱し、金属砒
素を昇華させる７、：の昇華しか蒸発物質ＡＳ４は解離
機構５に至るが、この解離機構５によって８００℃−９
００℃に加熱し蒸発物質ＡＳ４をＡｇ２に変化（反応）
させて解離粒子６を発生させ、この発生し、た解離粒子
６を前処理位置Ｃに在る基板７ａに向けて照射するにの
ように基板７ａが解離粒子６によってさらされている状
態で基板前処理加熱機構８を動作１． 基板７ａを６５
０℃以上に加熱する。この基板加熱によって前記低融点
金Ｒ基板と基板ホルダーを＠着して１，２′％る金属に
混入した大気成分が脱離放出されると同時に、前記エツ
チング処理時に形成される基板表面の自然酸化膜も除去
され基板表面の清浄化が達成される。この場合、基板加
熱によって、基板のＧ ａ Ａ ｓ層の表面からＶ族元
素である砒素が抜は出るが、解離粒子のＡｓ２を基板７
ａに照射し５ているため、抜は出た分の砒素が新た（、
ご補充され、結局ＧａＡｓ表面」二のＲ素の玖は−・定
となり何ら支障は生じない。上記のようにして一連の清
浄化が終わったのち、加熱温度を下げると解離粒子Ａｓ
２が基板７ａの温度が１００℃以上、本実施例の場合に
は２００℃前後で清浄基板面に堆積し、非結晶の保護膜
が基板７ａの表面に形成される。このようなＡｇ２の保
護膜形成は解離機構５によって蒸発物質Ａｓ４をＡＳ２
に解離することによって始めて効果的に行われるもので
ある。この解離機構５を動作させない場合には、前記基
板加熱によるＧａＡｓ表面上の砒素枯渇は蒸発物質のＡ
ｓ４で補充されるが、基板温度が室温になっても保護膜
は形成されず、基板清浄化面は真空中に放出された大気
成分等の残留ガスによって汚染されるので好ましくない
、このようにして、基板７ａの洗浄および保護膜の形成
が完了したときに基板７ａ乃至７ｆの間欠移送が行われ
、前処理位Ｗ、Ｃに移送されて来た次の基板７ｂに同様
の清浄化および保護膜形成の各処理を行う、一方、基板
前処理室２での処理が済んだＧａＡｓの基板７ａは結晶
成長室１へ導入され、結晶成長室１内の基板成長加熱機
構９で加熱される。この加熱に上りＡｑ２の保護膜が夕
ず２５０℃〜３００ｒで除去されるが、基ｔｆｉ ７
ａはさらに４５０℃〜６５０℃まで加熱され、にの温度
で第１の蒸発源１０から蒸発照射されるＧａが基板７ａ
の清浄面に付着し、この基板清浄面ｆ、Ｊ’所望の結晶
成長層が形成されるのである。なお、結晶成長室１内に
て、必要な第２蒸発源（八ｑ、用）や必要な解離用装置
の設置されることは従来通りである。本実施例の方法は
上記のように構成されるので、基板７ａ乃至７ｆが基板
前処理室２から結晶成長室１に導入される間、基板７ａ
乃孕”７ｆは保護膜で覆われており、基板清浄面が基板
前処理室２内に放出された大気成分によって汚染′：呪
れることはない。したがって、結晶成長過程で２３−。
加熱する基板成長加熱機構９と、結晶成長用の蒸発材料
を蒸発させる第１の蒸発源１０とが設けられている０本
発明に係る分子線エピタキシャル装置は上記構成からな
り、以下、上記装置を使用した本発明の方法をＧａＡｓ
半導体化合物の結晶成長例に基づいて説明する。まず従
来例と同様に、基板７ａ、同７ｂ、・・・、同７ｅおよ
び同７ｆをエツチング処理した後、該基板７ａ乃至同７
ｆをそれぞれ基板ホルダー（図示せず）に低融点金属で
融着し、基板ホルダーを介して基板７ａ乃至同７ｆを図
示の如く基板前処理室２内に配置する。次に、＊属砒孝
を蒸発原材料とする第′、′、７）蒸発源４を加熱手段
に１ニー１て２００°Ｃ〜３０ｎＹ”に加熱し、金属砒
素を昇華させる７、：の昇華しか蒸発物質ＡＳ４は解離
機構５に至るが、この解離機構５によって８００℃−９
００℃に加熱し蒸発物質ＡＳ４をＡｇ２に変化（反応）
させて解離粒子６を発生させ、この発生し、た解離粒子
６を前処理位置Ｃに在る基板７ａに向けて照射するにの
ように基板７ａが解離粒子６によってさらされている状
態で基板前処理加熱機構８を動作１． 基板７ａを６５
０℃以上に加熱する。この基板加熱によって前記低融点
金Ｒ基板と基板ホルダーを＠着して１，２′％る金属に
混入した大気成分が脱離放出されると同時に、前記エツ
チング処理時に形成される基板表面の自然酸化膜も除去
され基板表面の清浄化が達成される。この場合、基板加
熱によって、基板のＧ ａ Ａ ｓ層の表面からＶ族元
素である砒素が抜は出るが、解離粒子のＡｓ２を基板７
ａに照射し５ているため、抜は出た分の砒素が新た（、
ご補充され、結局ＧａＡｓ表面」二のＲ素の玖は−・定
となり何ら支障は生じない。上記のようにして一連の清
浄化が終わったのち、加熱温度を下げると解離粒子Ａｓ
２が基板７ａの温度が１００℃以上、本実施例の場合に
は２００℃前後で清浄基板面に堆積し、非結晶の保護膜
が基板７ａの表面に形成される。このようなＡｇ２の保
護膜形成は解離機構５によって蒸発物質Ａｓ４をＡＳ２
に解離することによって始めて効果的に行われるもので
ある。この解離機構５を動作させない場合には、前記基
板加熱によるＧａＡｓ表面上の砒素枯渇は蒸発物質のＡ
ｓ４で補充されるが、基板温度が室温になっても保護膜
は形成されず、基板清浄化面は真空中に放出された大気
成分等の残留ガスによって汚染されるので好ましくない
、このようにして、基板７ａの洗浄および保護膜の形成
が完了したときに基板７ａ乃至７ｆの間欠移送が行われ
、前処理位Ｗ、Ｃに移送されて来た次の基板７ｂに同様
の清浄化および保護膜形成の各処理を行う、一方、基板
前処理室２での処理が済んだＧａＡｓの基板７ａは結晶
成長室１へ導入され、結晶成長室１内の基板成長加熱機
構９で加熱される。この加熱に上りＡｑ２の保護膜が夕
ず２５０℃〜３００ｒで除去されるが、基ｔｆｉ ７
ａはさらに４５０℃〜６５０℃まで加熱され、にの温度
で第１の蒸発源１０から蒸発照射されるＧａが基板７ａ
の清浄面に付着し、この基板清浄面ｆ、Ｊ’所望の結晶
成長層が形成されるのである。なお、結晶成長室１内に
て、必要な第２蒸発源（八ｑ、用）や必要な解離用装置
の設置されることは従来通りである。本実施例の方法は
上記のように構成されるので、基板７ａ乃至７ｆが基板
前処理室２から結晶成長室１に導入される間、基板７ａ
乃孕”７ｆは保護膜で覆われており、基板清浄面が基板
前処理室２内に放出された大気成分によって汚染′：呪
れることはない。したがって、結晶成長過程で２３−。
板から大気成分等の不純物ガスが結晶成長、イ１．内に
放出されることがなく、このため、結晶成長室１内の汚
染を防止でき、これにより、高品質のＴｉＱ長膜を生成
することが可能である。
放出されることがなく、このため、結晶成長室１内の汚
染を防止でき、これにより、高品質のＴｉＱ長膜を生成
することが可能である。
また、本実施例の方法で゛は、基板前処理室２°「′不
純物のガス除去と、自然酸化膜の除ノにとを行っている
から、結晶成長室１で再度これらの処理を繰り返し行う
必要がなく直ちに結晶成長過程に移行できる。この結果
、処理時間の大幅短縮を図ることができる。Ｍえば、基
板前処理室２に基板をＮ枚まで収納するものとする。正
味成長に必要な時間をｔ、時間、基板清浄化にかかる時
間をｔｃ暗時間清浄基板に保護膜をつける時間をｔ２時
間、結晶成長室１と基板前処理室２間を搬送する時間を
１１時間とすると、基板前処理室２で基板清浄化が出来
ない従来例の場合、Ｎ枚すべての結晶が終わるまでに要
する時間は ”ｒ、＝ＮＸ （ｔｇ ＋ｔｃ ＋２ｔｔ ）−・−−
−−（１）である。一方、本実施例の如く基板清浄化お
よび保護膜形成を基板前処理室２で行える場合には、最
初の一枚のみに（ｔｃ ＋ｔ、）時間が加算されるが、
２枚目以降は、一般的に分子線エピタキシャル成長では
ｔ、＞ （ｔｃ ＋ｔｐ ）であるため、（Ｎ−１）枚
目の結晶成長中にＮ枚目の基板清浄化と保護膜形成が可
能であり、Ｎ枚すべての成長が終わるまでの時間は Ｔ２＝ｊａ ＋ｔ、 十Ｎ （ｔ、＋２ｔ、、）・・・
（２）である。基板前処理室２で基板清浄化と保護膜形
成を行えるか否かでその処理時間の差はΔＴ＝ （Ｎ−
１） ｔｅ−ｔ、となる。
純物のガス除去と、自然酸化膜の除ノにとを行っている
から、結晶成長室１で再度これらの処理を繰り返し行う
必要がなく直ちに結晶成長過程に移行できる。この結果
、処理時間の大幅短縮を図ることができる。Ｍえば、基
板前処理室２に基板をＮ枚まで収納するものとする。正
味成長に必要な時間をｔ、時間、基板清浄化にかかる時
間をｔｃ暗時間清浄基板に保護膜をつける時間をｔ２時
間、結晶成長室１と基板前処理室２間を搬送する時間を
１１時間とすると、基板前処理室２で基板清浄化が出来
ない従来例の場合、Ｎ枚すべての結晶が終わるまでに要
する時間は ”ｒ、＝ＮＸ （ｔｇ ＋ｔｃ ＋２ｔｔ ）−・−−
−−（１）である。一方、本実施例の如く基板清浄化お
よび保護膜形成を基板前処理室２で行える場合には、最
初の一枚のみに（ｔｃ ＋ｔ、）時間が加算されるが、
２枚目以降は、一般的に分子線エピタキシャル成長では
ｔ、＞ （ｔｃ ＋ｔｐ ）であるため、（Ｎ−１）枚
目の結晶成長中にＮ枚目の基板清浄化と保護膜形成が可
能であり、Ｎ枚すべての成長が終わるまでの時間は Ｔ２＝ｊａ ＋ｔ、 十Ｎ （ｔ、＋２ｔ、、）・・・
（２）である。基板前処理室２で基板清浄化と保護膜形
成を行えるか否かでその処理時間の差はΔＴ＝ （Ｎ−
１） ｔｅ−ｔ、となる。
通常、基板清浄化にかける時間は約１時間である。また
保護膜作成に要する時間は膜形成速度にもよるが０．５
時間以内である。したがって、例えば、１０枚の基板処
理を行う場合の時間短重量はΔＴ＝８．５時間となる。
保護膜作成に要する時間は膜形成速度にもよるが０．５
時間以内である。したがって、例えば、１０枚の基板処
理を行う場合の時間短重量はΔＴ＝８．５時間となる。
この大幅な時間短縮は半導体製品製造の量産性を図る上
で有利である。
で有利である。
また、本実施例では結晶成長用の蒸発原材料Ｇａの蒸発
は結晶成長プロセスのみで行われ、基板前処理プロセス
では行われないから結晶成長用の蒸発原材料の有効利用
にもつながる。さらに、結晶成長終了後の基板面にも保
護膜を形成することが可能であり、そうすることにより
、結晶成長層に不純物質が付着することが防止でき、後
プロセスへの適合が可能になる。なお、本実施例では蒸
発物質（金属砒素）を解離して解離粒子を発生させてい
るが、必ずしもこれに限定されることはなく例えば真空
容器く基板前処理室）外から気体を導入し、この導入し
た気体を解離して解離粒子を発生させてもよい。
は結晶成長プロセスのみで行われ、基板前処理プロセス
では行われないから結晶成長用の蒸発原材料の有効利用
にもつながる。さらに、結晶成長終了後の基板面にも保
護膜を形成することが可能であり、そうすることにより
、結晶成長層に不純物質が付着することが防止でき、後
プロセスへの適合が可能になる。なお、本実施例では蒸
発物質（金属砒素）を解離して解離粒子を発生させてい
るが、必ずしもこれに限定されることはなく例えば真空
容器く基板前処理室）外から気体を導入し、この導入し
た気体を解離して解離粒子を発生させてもよい。
（発明の効果）
本発明は以上説明したような構成と作用とを有している
ので、分子線エピタキシャル成長に際し結晶成長室内を
不純物ガス等によって汚染することがなく、これにより
高品質の結晶成長層を生成することができる。また、分
子線エピタキシャル成長の全処理時間を従来例に較べ大
幅に短縮できるので半導体成膜の生産性を改善すること
が可能である。さらに、結晶成長用の蒸発原材料の蒸発
は結晶成長プロセスのみで行われ、基板の前処理中には
行われないので、この蒸発原材料の早期枯渇が防止でき
、これにより蒸発原材料の有効利用が図れる。
ので、分子線エピタキシャル成長に際し結晶成長室内を
不純物ガス等によって汚染することがなく、これにより
高品質の結晶成長層を生成することができる。また、分
子線エピタキシャル成長の全処理時間を従来例に較べ大
幅に短縮できるので半導体成膜の生産性を改善すること
が可能である。さらに、結晶成長用の蒸発原材料の蒸発
は結晶成長プロセスのみで行われ、基板の前処理中には
行われないので、この蒸発原材料の早期枯渇が防止でき
、これにより蒸発原材料の有効利用が図れる。
【図面の簡単な説明】
第１図は本発明に係る分子線エピタキシャル装置の構成
図である。 １・・・・・・結晶成長室、 ２・・・・・・基板前処
理室、３・・・・・・ゲートバルブ、 ４・・・・・・
第２の蒸発源、５・・・・・・解離機構、 ６・・・・
・・解離粒子、７ａ〜７ｆ・・・・・・基板、 ８・・
・・・・基板前処理加熱機構、 ９・・・・・・基板成
長加熱機構、１０・・・・・・第１の蒸発源。 代理人 弁理士 八 幡 義 博 第１図 手続補正書く自発） 昭和６１年１月１６日 １、事件の表示 昭和６０年特許願第２１３９４０
号２、発明の名称 分子線エピタキシャル成長層形
成における清浄基板面の保護膜作成方法およびその装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都府中市四谷５−８−１氏 名
日電アネルバ株式会社′代表者 織田善次部 ４、代理人 〒１．９２ ｔ ０４２６−４４−１８０
８住 所 東京都八王子市横山町２５番１６号補
正の内容 特許請求の範囲 （１）分子線エピタキシャル成長層を形成しようとする
下地の基板を真空容器の基板前処理室に入れ、該基板前
処理室内で解離粒子を発生させるとともに、この解離粒
子Ｇごさらしながらその基板を加熱することで該基板Ｇ
；付着さｉている不純物質の清浄除去を行い、その後に
基板前処理室内の前記基板の温度を下げ残板の清浄面に
前記解離粒子を構成する成分元素分叶着堆積させて所要
厚の保護膜を形成する６−ど３特徴とする分子線エピタ
キシャル成長層形成にｆ≦しＪる清浄基板面の保護膜作
成方法。 く２）解離粒子は基板前処理室外から導入した気体ある
いは基板前処理室内の蒸発源から蒸発させｆ、′：蒸発
物を、加熱又は電子衝撃又は光励起又はプラズマ励起さ
せて発生するごとを特徴とする特許請求の範囲第（１）
頂層ｌ！１ ｉ：’）分子線エピタキシャル成長層形成
（、、でｊ′−３けて１清浄基板口１１の保護膜作成方
法７ （３）解離粒子としてリン、砒素、アンチモン、硫黄、
セレン、テレルのいずれかの粒子が使用されることを特
徴とする特許請求の範囲第（１）項記載の分子線エピタ
キシャル成長層形成における清浄基板面の保護膜作成方
法。 （４）解離粒子の付着堆積時に基板を１００°Ｃ以上に
保つことを特徴とする特許請求の範囲第（１）項記載の
分子線エピタキシャル成長層形成における清浄基板面の
保護膜作成方法。 （５）解離粒子の保護膜厚をｌ ノ１ｍ以上付着堆積さ
せることを特徴とする特許請求の範囲第（１）項記載の
分子線エピタキシャル成長層形成における清浄基板面の
保護膜作成方法。 （６）分子線エピタキシャル成長装置の結晶成長室とゲ
ートバルブを曝でて基板前処理室を配置し、Ｍ Ｒ４塞
板前処理室内には、蒸発物を解離して解離粒子を生成す
る手段と； 前記解離粒子の照射下で基板表面を清浄化
する手段と： 前記解離粒そを前記清浄化された基板表
面に付着１ｆｆｌ ｉｌさせる手段ど； をそなノ、た
ことを特徴とする特許エピタキシャル成長層形成におけ
る清浄基板面の保護膜作成装置。
図である。 １・・・・・・結晶成長室、 ２・・・・・・基板前処
理室、３・・・・・・ゲートバルブ、 ４・・・・・・
第２の蒸発源、５・・・・・・解離機構、 ６・・・・
・・解離粒子、７ａ〜７ｆ・・・・・・基板、 ８・・
・・・・基板前処理加熱機構、 ９・・・・・・基板成
長加熱機構、１０・・・・・・第１の蒸発源。 代理人 弁理士 八 幡 義 博 第１図 手続補正書く自発） 昭和６１年１月１６日 １、事件の表示 昭和６０年特許願第２１３９４０
号２、発明の名称 分子線エピタキシャル成長層形
成における清浄基板面の保護膜作成方法およびその装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都府中市四谷５−８−１氏 名
日電アネルバ株式会社′代表者 織田善次部 ４、代理人 〒１．９２ ｔ ０４２６−４４−１８０
８住 所 東京都八王子市横山町２５番１６号補
正の内容 特許請求の範囲 （１）分子線エピタキシャル成長層を形成しようとする
下地の基板を真空容器の基板前処理室に入れ、該基板前
処理室内で解離粒子を発生させるとともに、この解離粒
子Ｇごさらしながらその基板を加熱することで該基板Ｇ
；付着さｉている不純物質の清浄除去を行い、その後に
基板前処理室内の前記基板の温度を下げ残板の清浄面に
前記解離粒子を構成する成分元素分叶着堆積させて所要
厚の保護膜を形成する６−ど３特徴とする分子線エピタ
キシャル成長層形成にｆ≦しＪる清浄基板面の保護膜作
成方法。 く２）解離粒子は基板前処理室外から導入した気体ある
いは基板前処理室内の蒸発源から蒸発させｆ、′：蒸発
物を、加熱又は電子衝撃又は光励起又はプラズマ励起さ
せて発生するごとを特徴とする特許請求の範囲第（１）
頂層ｌ！１ ｉ：’）分子線エピタキシャル成長層形成
（、、でｊ′−３けて１清浄基板口１１の保護膜作成方
法７ （３）解離粒子としてリン、砒素、アンチモン、硫黄、
セレン、テレルのいずれかの粒子が使用されることを特
徴とする特許請求の範囲第（１）項記載の分子線エピタ
キシャル成長層形成における清浄基板面の保護膜作成方
法。 （４）解離粒子の付着堆積時に基板を１００°Ｃ以上に
保つことを特徴とする特許請求の範囲第（１）項記載の
分子線エピタキシャル成長層形成における清浄基板面の
保護膜作成方法。 （５）解離粒子の保護膜厚をｌ ノ１ｍ以上付着堆積さ
せることを特徴とする特許請求の範囲第（１）項記載の
分子線エピタキシャル成長層形成における清浄基板面の
保護膜作成方法。 （６）分子線エピタキシャル成長装置の結晶成長室とゲ
ートバルブを曝でて基板前処理室を配置し、Ｍ Ｒ４塞
板前処理室内には、蒸発物を解離して解離粒子を生成す
る手段と； 前記解離粒子の照射下で基板表面を清浄化
する手段と： 前記解離粒そを前記清浄化された基板表
面に付着１ｆｆｌ ｉｌさせる手段ど； をそなノ、た
ことを特徴とする特許エピタキシャル成長層形成におけ
る清浄基板面の保護膜作成装置。
Claims (6)
- （１）分子線エピタキシャル成長層を形成しようとする
下地の基板を真空容器の基板処理室に入れ、該基板前処
理室内で解離粒子を発生させるとともに、この解離粒子
にさらしながらその基板を加熱することで該基板に付着
されている不純物質の清浄除去を行い、その後に基板前
処理室内の前記基板の温度を下げ基板の清浄面に前記解
離粒子を構成する成分元素を付着堆積させて所要厚の保
護膜を形成することを特徴とする分子線エピタキシャル
成長層形成における清浄基板面の保護膜作成方法。 - （２）解離粒子は基板前処理室外から導入した気体ある
いは基板前処理室内の蒸発源から蒸発させた蒸発物を、
加熱又は電子衝撃又は光励起又はプラズマ励起させて発
生することを特徴とする特許請求の範囲第（１）項記載
の分子線エピタキシャル成長層形成における清浄基板面
の保護膜作成方法。 - （３）解離粒子としてリン、砒素、アンチモン、硫黄、
セレン、テレルのいずれかの粒子が使用されることを特
徴とする特許請求の範囲第（１）項記載の分子線エピタ
キシャル成長層形成における清浄基板面の保護膜作成方
法。 - （４）解離粒子の付着堆積時に基板を１００℃以上に保
つことを特徴とする特許請求の範囲第（１）項記載の分
子線エピタキシャル成長層形成における清浄基板面の保
護膜作成方法。 - （５）解離粒子の保護膜厚を１μｍ以上付着堆積させる
ことを特徴とする特許請求の範囲第（１）項記載の分子
線エピタキシャル成長層形成における清浄基板面の保護
膜作成方法。 - （６）分子線エピタキシャル成長装置の結晶成長室とゲ
ートバルブを隔てて基板前処理室を配置し、前記基板前
処理室内には、蒸発物を解離して解離粒子を生成する手
段と；前記解離粒子の照射下で基板表面を清浄化する手
段と；前記解離粒子を前記清浄化された基板表面に付着
堆積させる手段と；をそなえたことを特徴とする分子線
エピタキシャル成長層形成における清浄基板面の保護膜
作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21394085A JPS6273705A (ja) | 1985-09-27 | 1985-09-27 | 分子線エピタキシヤル成長層形成における清浄基板面の保護膜作成方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21394085A JPS6273705A (ja) | 1985-09-27 | 1985-09-27 | 分子線エピタキシヤル成長層形成における清浄基板面の保護膜作成方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273705A true JPS6273705A (ja) | 1987-04-04 |
Family
ID=16647564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21394085A Pending JPS6273705A (ja) | 1985-09-27 | 1985-09-27 | 分子線エピタキシヤル成長層形成における清浄基板面の保護膜作成方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273705A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100072058A1 (en) * | 2008-09-19 | 2010-03-25 | Shenzhen Futaihong Precision Industry Co., Ltd. | Process for surface treating plastic substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135510A (ja) * | 1984-07-27 | 1986-02-20 | Agency Of Ind Science & Technol | 分子線エピタキシ−成長法 |
| JPS61232608A (ja) * | 1985-04-08 | 1986-10-16 | Sharp Corp | 半導体素子の製造方法 |
-
1985
- 1985-09-27 JP JP21394085A patent/JPS6273705A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135510A (ja) * | 1984-07-27 | 1986-02-20 | Agency Of Ind Science & Technol | 分子線エピタキシ−成長法 |
| JPS61232608A (ja) * | 1985-04-08 | 1986-10-16 | Sharp Corp | 半導体素子の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100072058A1 (en) * | 2008-09-19 | 2010-03-25 | Shenzhen Futaihong Precision Industry Co., Ltd. | Process for surface treating plastic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10240230B2 (en) | Process and method for in-situ dry cleaning of thin film deposition reactors and thin film layers | |
| KR100755804B1 (ko) | 알루미늄 함유 금속막 및 알루미늄 함유 금속 질화막을증착하는 박막 증착 장치의 세정방법 | |
| JPS6273705A (ja) | 分子線エピタキシヤル成長層形成における清浄基板面の保護膜作成方法およびその装置 | |
| JPS62176986A (ja) | 薄膜処理装置 | |
| JPS6225249B2 (ja) | ||
| JPH09129592A (ja) | 化学ビームによって基板をエッチングする方法 | |
| RU2789692C1 (ru) | Способ синтеза пленок нанокристаллического карбида кремния на кремниевой подложке | |
| JPS59126774A (ja) | 気相金属堆積装置 | |
| JPS6272113A (ja) | 分子線結晶成長装置 | |
| Doi et al. | Stepwise Monolayer Growth of GaAs by Pulsed Laser Metal Organic Vapor Phase Epitaxy | |
| JP2002028599A (ja) | 再利用部品の洗浄方法 | |
| JPH02199095A (ja) | 分子線エピタキシャル成長装置 | |
| JPS6132414A (ja) | 薄膜形成装置 | |
| JPS60152023A (ja) | 光ｃｖｄ装置 | |
| JPH05255859A (ja) | 薄膜形成装置 | |
| JPS6293366A (ja) | 窒化ホウ素膜の作製方法 | |
| JPH08144049A (ja) | 立方晶窒化ほう素薄膜の製造法 | |
| JPH08264446A (ja) | ガリウム砒素基板における選択的結晶成長方法 | |
| JPH0652717B2 (ja) | 薄膜形成方法 | |
| JPH07173615A (ja) | 結晶質薄膜の形成方法およびその装置 | |
| JPH0689861A (ja) | 半導体エピタキシャル基板およびその形成方法 | |
| JPH06206795A (ja) | 分子線エピタキシ装置 | |
| JPS62269310A (ja) | 分子線結晶成長方法 | |
| JPH1012580A (ja) | シリコン基板表面の清浄化方法及びその装置 | |
| JPS6014425A (ja) | 半導体薄膜形成装置 |