JPS6135510A - 分子線エピタキシ−成長法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［技術分野］ 本発明は１分子線エピタキシー（以下ＭＢＥと略記）成
長法に関し、特にパターニングされた半導体結晶表面に
ＸＢＥ成長層を形成する際に、その半導体結晶表面とＮ
ＢＥ成長暦との間の界面における界面準位を少なくして
ＭＢＥ成長を行う分子線エピタキシー法に関するもので
ある。 ［従来技術］ 従来のＭＢＥ成長法において、半導体結晶のパターニン
グは、　ＭＢＥ装置内において行なわれてきた。その理
由は、ＭＢＥ装置内で基板となる半導体結晶の表面を清
浄にした状態のまま引き続きＭＢＥ成長を行なわない限
り、高品質のＭＢＥ成長界面は得られないからである０
通常、　ＭＢＥ装置・内は超高真空に保っているため、
このＭＢＥ装置中で清浄にした半導体結晶表面を一度大
気に晒してしまうと、その半導体結晶表面は酸化もしく
は汚染され、高品質９結晶が得られなくなる。従って、
パターニングは）ＩＢＥ装置の中で行ない、大気に洒し
た状７ｆｊでは半導体結晶表面にバタニニングは行なわ
れていない。 しかし、ＭＢＥ装置は、超高真空装置であり、半導体結
晶表面に微小なパターニングを行なうには非常に煩雑な
操作が必要である。さらに、ＩＣやＬＳＩの製造工程に
おいては一度のパターこングの工程のみならず、その上
に一度、三度の微小で複雑なパターニングを行なう必要
がある。現在、必要とされている高性能な電子デバイス
を実現するために、このようなパターニングに対する要
望は大きい、しかしこのような一度、三度の微小で複雑
なパターニングの工程を従来のＭＢＥ装置内で行なうこ
とは不可能に近い。 そこで従来の電子デバイス作製で行なわれてきたリング
ラフィ工程を用いたパターニングや、電子ビーム露光、
Ｘ線露光などによるパターニングを行なった後に、ＭＢ
Ｅ装置内でＭＢＥ成長を行なうことが考えられる。そ−
の場合には、外部での処理後にパターン化された半導体
結晶の表面が汚れやすいので、ＩＩＩＢＥ装置間でクリ
ーニング、例えばサーマルフラッシュクリーニングを行
なって、結晶表面の酸化物や汚染物質を熱離脱させるこ
とが考えられる。しかし、かかるＭＢＥ装置内でのクリ
ーニングは不十分であって、熱離脱するもの以外はすべ
て基板とエピタキシー結晶との界面に埋め込まれてしま
い、界面準位が多い、　　。 すなわち、ＭＢＥ結晶成長法では、結晶成長を中断した
界面に界面変成層が形成され、例えばＧａＡ　ｓの場合
にはこの界面変成層はキャリア個渇層となり、結晶の電
気的特性、特に界面に垂直な電子流に対して悪影響を及
ぼす。 さらに、ＧａＡｓ層やＡ　ｆＬｘ　Ｇａｌ−１Ａｓ層の
ＭＢＥ成長表面上に砒素膜を真空蒸着などによって形成
することにより、結晶表面が空気中で酸化されないよう
ニ保護することは、Ｓ、Ｐ、Ｋｏｗａｌｃｚｙｋ　ｅｔ
　ａｌ、にょる”Ｐｒａｔｅｃｔｉｏｎ　　ｏｆ　　ｍ
ｏｌｅｃｕｌａｒ　　ｂｅａｍ　　ｅｐｉｔａｘｙ　　
ｇｒｏｗｎＡｉＬ、Ｇａ、−：ｃＡｓ　ｅｐｉｌａｙｅ
ｒｓ　ｃｌｕｒｉＢ　ａｍｂｉｅｎｔ　ｔｒａｎｓ−ｆ
ｅｒ　；’　（Ｊ、Ｖａｃ、５ｃｉ−Ｔａｃｈｎｏｌ、
１９（２）、Ｊｕｌ、／Ａｕｇ。 １９８１、ＰＰ、２！Ｌ５−２５８）またはＧ、Ｌ、Ｐ
ｒ１ｃｅによる”Ｐｒａｘａｒｖａｔｉｏｎ　ａｎｄ　
Ｒｅｇｅｎｅｒａｔｉｏｎ　ｏｆ　ａｎ　ＭＢＥ（？ｒ
ｏ’ｗｎ　５ｕｒｆａｃｅ　”　（Ｃｏｌｌａｃｔｅｄ
　Ｐａｐｅｒ　ｏｆ　ＭＢＥ−ＣＳＴ−２，１９８２，
ＴＯＫＹＯ，ＰＰ、２５！３−２８２）に述べられてい
る。 しかし、これらによる結晶表面上の酸化物に対する感度
は％オーダーであり、さらにまた、今問題にしている界
面変成層の界面準位密度が結晶表面のポンド数のｐｐｍ
オーダーであること、および空気中での酸化に起因して
界面変成層が形成されるのか否か断定できないことなど
を考慮すると、砒素保護膜によって界面変成層の形成を
阻止できるのか否かは不明である。さらにまた、これら
の文献では砒素保護膜を形成した結晶上にその砒素保護
膜を除去した後、結晶の再成長を行なうことができるか
についての検討は加えられていない。 そこで、本発明者等は半導体単結晶にパターニングを行
ない、ついでＭＢＥ成長を行なうにあたって、砒素を付
着させる退庁について検討を加えて、界面変成層が形成
されることなく結晶のＭＢＥ成長を行なうことのできる
ＭＢＥ成長法を開発した。 ［目的］ すなわち、本発明の目的は、半導体表面を清浄にし、し
かもＭＢＥ成長を行なう直前までその清浄な状態を保つ
ようにして、パターニング後においても、基板の半導体
結晶とＭＢＥ成長層との間に界面準位を小さくしたＭＢ
Ｅ成長を可能とする分子線エピタキシー法を提供するこ
とにある。 ［発明の構成］ かかる目的を達成するために、本発明の第１の形態では
、水素プラズマを発生させる工程と、半導体結晶表面に
前記水素プラズマを導いて、結晶表面を清浄化する工程
と、清浄化された結晶表面に直ちに砒−素膜を付着させ
る工程と、砒素膜の付着した半導体結晶を分子線エピタ
キシー装置に導入してから加熱し、半導体結晶から前記
砒素膜を除去する工程と砒素膜が除去され、清浄な表面
の露出した半導体結晶に分子線エピタキシー成長を行な
、う工程とを具える。 本発明の第２の形態では、半導体結晶にパターニングを
行なう工程と、水素プラズマを発生させるＣ程と、パタ
ーン化された半導体結晶表面に水素プラズマを導いて、
結晶表面を清浄化する工程と、清浄化された結晶表面に
直ちに砒素膜を付着させる工程と、砒素膜の付着した半
導体結晶を分子線エピタキシー装置に導入してから加熱
し、半導体結晶から砒素膜を除去する工程と、砒素膜が
除去され、清浄な表面の露出したパターン化半導体結晶
に分子線エピタキシー成長を行なう工程とを具える。

【実施例】

以下に図面を参照して本発明の詳細な説明する。 本発明のＭＢＥ成長法の処理工程を第１Ａ図〜第１Ｋ図
紮参照して説明する。ここで、プロセスを大別すると、
第１Ａ図〜第１Ｅ図は半導体結晶基板のパターニングプ
ロセス、第１Ｆ図〜第１Ｈｒｇは水素プラズマ処理およ
び砒素膜形成のプロセス、第１Ｉ図〜第１Ｋ図はＩ’ｌ
ＢＥ成長プロセスをそれぞれ示す。 ｆｆｌｌＡ図は、半導体結晶基板１を示す。 ついで、第１Ｂ図の工程では、基板１上にホトレジスト
材料を塗布してパターンを焼きっけ、エツチングを行な
ってパターン化レジスト層２を形成する。さらに、第１
Ｃ図に示すように、基板ｌおよびレジスト層２上に金属
層３を蒸着する１次に。 第１Ｄ図に示すように、リフトオフ法によりホトレジス
ト層２を除去してパターン化された金属膜３を得る。こ
の金属パターン３をマスクとして、第１Ｅ図に示すよう
に、イオン注入あるいは拡散プロセスによって不純物を
添加し、不純物添加層４を形成する。結晶基板１のパタ
ーニングにはこの他各種の慣例の方法を用いることがで
きることは勿論である。 いずれの場合にも、金属パターン３および不純物添加１
ｔｉ１４の表面が汚染され、表面には不純物原子５が付
着する。 以上のようにしてパターニングのなされた基板１を、第
１Ｆ図のように、水素プラズマ処理および砒素膜形成装
置に導入する。かかる装置の一例を第２図に示す、ここ
で１０１は試料室であり、その周囲には水冷シャケ”／
ト１０２を配置し、さらにそのシャケｙト１０２の周囲
には、高周波コイル１０３を巻回して高周波発振器１０
４より高周波電力を印加して高周波磁界を発生させる。 １０５は液体窒素などの寒剤を収容した寒剤溜めであり
、これに貼着した試料１０８を冷却する。１０７は試料
室１０１の下方に配置した真空室であり、両室１０１と
１０７との間には砒素フラックス用シャッタ１０８を設
けておく、試料室１０１には水素ガスボンベ１０１３か
らのＨ２ガスを可変リーク弁１１Ｇを介してパイプ１１
１から真空室１０７およびシャ７タ１０８を介して試料
室Ｘ０１に導き、ここでコイル１０３による無電極放′
屯を行なって水素プラズマを発生させる。高周波コ・イ
ル１０３を用いることにより、電極からの汚染なしに、
しかもプラズマが試料近傍に局在するようにする。 真空室１Ｇ？内には真空トラップとしての液体室２６１
１２を配置し、その上方にはバスケットヒータ１１３を
配置し、その中に砒素膜形成用の砒素材料１１４を入れ
ておく、１１４’は砒素温度測定用熱電対である。１１
５はヒータ１１３に給電する電源である、１１８および
１１７は真空室１０７を真空に引くためのそれぞれ拡散
ポンプおよびロータリーポンプである。１１８は窒素ト
ラップ、１１９は電離真空計、Ｘ２０はダイアフラム圧
力計である。１２１は拡散ポンプ分離バルブである。 以上のような構成の装置の寒剤溜め１０５に第１Ｆ図示
の基板ｌ、すなわち試料１０Ｂを貼着し、シヤツク１０
８を開いてから真空ポンプ１１６および１１７により両
室１０ｉ　と１０７とを排気し、ついでＨ２ガスを試料
室１０７に導き、ここで水素プラズマを試料１０Ｂの近
くに局在させて発生させ、その水素プラズマによって試
料１０Ｂの表面を清浄化する。その結果、第１Ｇ図に示
すように、基板１の表面から不純物原子５が除去される
。 本発明者は、基板１のパターニング後に基板ｌをいった
ん空気中に出してから再成長を行なったときに界面変成
層が形成されるのは、酸化が主な原因であることを見出
した。そこで表面の清浄化には水素原子による還元作用
が宥効である。特に、ｍ−ｖ半導体であるＧｃｉＡｓは
高温の熱処理には適しておらず、しかも水素を原子また
はラジカル状にして結晶表面に作用させるのが好都合で
あるので、本発明ではプラズマ状水素により清浄化を行
なう、このように水素プラズマを用いると、直ちに砒素
の真空蒸着に移行できる利点もある。 清浄化の後に、真空ポンプ１１６および１１７により再
び試料室１０１および真空室１０７内の排気を行ない、
ヒーター１１３により砒素材料１１４を加熱し、それと
共に寒剤により試料１０Ｂを１０℃以下、好ましくは約
−２０℃に冷却する。これにより、金属砒素１１４から
砒素蒸気Ａｓ、を作り、これを試料１０８に蒸着する。 あるいは、Ａｓａをさらに灼熱部に通して得たＡｇ３を
試料１０１３に蒸着してもよい。 あるいはまた、アルシン（ＡＳＨ３）などの砒素化合物
を加熱して熱分解することにより得た単体砒素Ａ３を試
料１０Ｂ上に堆積させてもよい０以上のプロセスにより
、第１Ｈ図に示すように、基板１の表面−にに砒素膜８
が付着した構造が得られる。 ついで、この基板１を第１１図に示すようにＭＢＥ装置
内に導入する。 ここで、にＢＥ装置の一例を第３図に示す、第３図にお
いて、２０１は高真空の成長室、２０２および２０３は
成長室２０１内に配設した液体窒素冷却シュラウド、２
０４および２０５は冷却シュラウド２０３に隣接して配
置した分子線源である。２０８は成長室マニピュレータ
、２０７および２０８はそれ°ぞれ成長位置および冷却
位置に配置された試料である。 ２０ｆ３は成長室２０１内を高真空に引く真空ポンプで
ある。２１０は成長室２０１に試料を導入しあるいは交
換するためのロード・ロック室であり、室２０１と２１
０とをゲートバルブ２１１により分離できるようにする
。２１２はロード・ロックマニピュレータ、２１３は試
料移送ロンド、２１４はロード・ロック室２１０を真空
に引く真空ポンプ、２１５はロード・ロック用バルブで
ある。 ＭＢＥ装置内では、基板ｌを加熱することにより、その
表面に付着している砒素Ｂ６を蒸発させ、第１Ｊ図に示
すように、清浄な結晶表面を露出させる。こ、の結晶表
面上に直接ＭＢＥ成長を行なわせると、第１Ｋ図に示す
ように、金属屑３の上には多結晶が析出して多結晶成長
層７が形成され、不純物添加層４の上にはＭＢＥ成長暦
８が形成される。なお、多結晶は一般に抵抗が高く、所
望する電子デパ・イスの特性に悪影響を及ぼすことはな
い。 このような処理工程によれば、ＭＢＥ成長の直前まで砒
素の保護膜が残っており、あらかじめ清浄化された結晶
表面の状態がそのまま保たれている。したがって１例え
ば金属を半導体結晶内に埋め込んだパーミアブルベース
トランジスタのような電子デバイスの作成を容易に行な
うことができる。 次に、本発明により水素プラズマ処理してから砒素で被
われていた清浄表面上に結晶成長を行なった場合と、不
十分な水素プラズマ処理により界面が汚染されている場
合との比較結果を第４図に示す、第４図は結晶の深さ方
向に対するキャリア濃度の変化を表わしている。第４図
における曲Ｈ１は半導体結晶としてＧａＡｓを選び、水
素プラズマによって清浄にした結晶表面に砒素を付着さ
せた後、いったん大気に晒してから８８ｇ装置によりＭ
ＢＥ成長を行なった場合のキャリア濃度の深さ分布を表
わすものである０曲線日は不十分なプラズマ処理を行っ
た後にＭＢＥ成長を行なった場合の結果である。矢印の
近くが清浄表面であった界面部分であり、矢印より左側
がＭＢＥ成長層、右側が水素プラズマで表面を清浄化し
たパターン化結晶部分である。不十分なプラズマ処理を
行なった曲線Ｂの場合には、キャリア濃度が界面近傍で
大きく減少している。しかし、水素プラズマにより表面
を清浄にしてから砒素を固着した場合には、曲線Ａに示
すごとく、キャリア濃度の減少はない０曲線８のように
キャリア濃度が減少するのは、界面準位が多くなってい
るという理由によるもので、電子デバイスを作製する上
では、オーミ°ｙ　’ｌ特性がとれなくなり、しかも、
特性にばらつきが生じるので不都合である。 次枦木発明の詳細な説明する。 実施例１゜ 試料としての基板となる半導体結晶の成長にあたって、
まず基板としてＣａＡｓ（（１０１）を用い、これに０
ｒ−０または０を添加して半絶縁性にしたものの片面を
鏡面研摩した。前処理としてアセトン煮沸、メタノール
洗浄、脱イオン水洗浄などによりこの基板を洗浄し、つ
いで濃硫酸で洗浄して脱水した。この基板をエッチャン
トとしてＨズＳ０４：１（λ０．　：Ｈ２０＝　８：１
：１　ｖｏｌ、を用いて８０秒間エツチングしてから脱
イオン水で洗浄し、脱イオン水中に保存した０次に、Ｍ
ＢＥ装置のロード・ロック室のサンプル・ホルダーへ装
着するにあたり、基板を乾燥’１１２ガスを用いて脱水
した。さらにこの基板を約１８０℃へ加熱したモリブデ
ン製ホルダー上へ金属インジウム（１３１）を用いて貼
付した。乾燥窒素ガスを用いて基板表面のゴミを除去し
、大気圧へ戻したロード・ロック室内のマニピュレータ
へ試料を装着し、ロード中ロック室を真空にする。真空
度が５×１０″″”Ｔｏｒｒ以下になってがら空焼Ｓ　
（２５０℃〜３００＠０３０分間）を行なった。 次に、試料温度が１００℃以下になってから試料移送用
ロシドを用いて試料を成長室マニピュレーター移した。 結晶成長にあたって、ＧａのＶ、Ｅ、Ｐ。 （Ｖａｐｏｒ　Ｅｑｕｉｖａｌｅｎｔ　Ｐｒｅｓｓｕｒ
ｅ）を約　４Ｘ１０−’Ｔ　ＯＴｒ、　Ａ！；のＶ、Ｅ
、Ｐ、を約　４Ｘ　１０４Ｔａｒｔ、不純物をＳｌとし
た。キャリア濃度（温度３００Ｋ）を約２Ｘ　１０”　
／　ｒ、ｗ’とし、試料加熱開始後に試料温度Ｔｓγ３
００００で砒素のフラックスを与え、ＲＨＥＥＤ（高二
ネルギー反射電子線回析）！ＩＩを開始した。　ＲＨＥ
ＥＤの像がハロー（ｈａｔ口）からストリーク（ｓｔｒ
ｅａｋ）状になったのを確認した後（ｒｓ＝　５８０℃
）に、基′板温度を約５０℃上げ２分間表面の熱クリー
ニングを行ない、その後基板温度Ｔｓを５５０℃まで下
げてからＧａとＳｉのフラックスを与えて結晶成長を開
始した。結晶成長を約１時間継続し、厚さ約１ミクロン
のＧａＡｓ：Ｓｉ　（ｎ〜２　Ｘ　１０”　／ｃｃ）（
キャリア濃度ｎ型２Ｘ　１０”　／　Ｇａ３のシリコン
を不純物として添加した　ＧａＡｓのエピタキシャル層
）を成長させた０次に、ＧａとＳｉのフラックスを止め
、基板加熱を停止した。そして、ＲＨＥＥＤにより再び
表面を観察し、単結晶成長が良好に行なわれていること
を確認した　Ｔ５が３００℃以下になったときに砒素の
７ラツクスも停止した。 基板温度が室温までもどったら基板をＭＢＥ装置から空
気中に出し、次の水素プラズマ処理および砒素保護膜の
形成のプロセスに備えて真空デシケータ中へ保存した。 　　　− 次に基板を第２図示の水素プラズマ処理および砒素保護
１１Ｑ形成複合装置へ導入した。まず、基板を脱イオン
水で洗浄した後、装置のコールド・フ。・ンガ一部分（
寒剤の入っている部分）の先端の真空側へ金属ガリウム
もしくはインジウムを用いて貼り付けた。この際、イン
ジウムまたはガリウムはごく少量が点状についていれば
よく、−面に付いていると、かえって温度を変化させた
時の基板もしくは溶融石英製のコールド中フィンガー破
壊の原因となる０次に、装置をロータリーポンプ＋１７
と拡散ポンプ１１８を用いて真空にした。窒素シュラウ
ド２に液体窒素を入れ、真空度力（５Ｘ！Ｏ−’Ｔｏｒ
ｒ程度になるのを待った。試料表面の汚染をさけるため
に試料を　１００℃に加熱して保つ六　− ここで装置内壁のＲ２プラズマにょる洗りを行なうにあ
たり、Ｒ２プラズマを発生させることにより装置内壁の
プラズマにさらされる部分の脱ガスを行なった。そのた
めに、まず、排気系を分離して装置内に高純度水素をＩ
Ｑ　Ｔｏｒｒまで導入した０次に、水素プラズマを１３
．５８ＭＨｚの高周波発振器１０４およびその出力へ結
ばれたコイル１０３を用いて１０秒間発生させ、直ちに
排気系へのバルブ１２１を開けて真空装置を排気した。 圧力が一５×ｔｏ””Ｔａｒｔ程度になったら同様の操
作をもう一度繰り返した。 次に、装置への排気系を閉じ、Ｒ２を１０　Ｔｏｒｒま
で導入してＲ２プラズマを３０秒間発生し、基板表面を
ニツチングした。エツチング絡了後直ちに排気系へのバ
ルブ１２１を開き、装置を排気した。 引き続き、砒素セル１１３を加熱して２３０”０にした
０、試料加熱を停止し、次に、コールド・フィンガ一部
分１０５に寒剤（ドライアイス＋エタノール、−７２℃
）を導入して試料を冷却した。試料が冷えた状態で３０
秒間砒素を蒸着した。砒素セル１１３の温度を下げ、寒
剤を取り除いて、試料温度が室温になってから試料を空
気中へ取り出した。 ついで、試料をロード−ロック室へ導入し、ロード・ロ
ック室を真空にした。その真空度が５　Ｘ　１ｏ−８Ｔ
ｏｒｒ以下になってから低温での空焼き（９０℃３０分
間）を行なった。空焼き後、目視により砒素膜が試料表
面へ残っている、従って試料表面が砒素膜で保護されて
いることを確認した０次に、この試料を成長室へ移送し
、試料を加熱した。ここで砒素保護膜はＴｓ￥２５０℃
で蒸発した。 基板表面の汚染を避けるために、Ｒ１（ＥＥ［］観察は
行なわなかった６次いで、丁ｓ”　３００℃で砒素フラ
ックスを与え、Ｔｓ７５５０℃でＣａおよびＳｉフラッ
クスを与え、ＧａＡｓ：Ｓｉ（ｎｇｇ２　Ｘ　１Ｇ’　
／　ｃｒａ”　）　ｔｙ）結晶成長を行なった。このと
きには表面の熱クリーニングを行なう必要はない、結晶
成長は約３０分間継続し、　（ｌｅａ・Ｓｉフラー７ク
スを止めることにより停止させた。直ちに基板加熱を停
止しＴｓｌ’　３００℃で砒素フラックスも停止させた
。基板温度が１００℃以下になってから、基板をＭＢＥ
成長装置から取り出し、モリブデン製ホルダーから加熱
台の上ではずした。 以上のようにして作製した試料のＣ−Ｖ特性を水銀プロ
ーブを用いて求めることにより、第４図のようなキャリ
ア濃度の深さ分布を求めた。 ［効果］ 以上説明したように、本発明によれば、電子デバイスに
必要とするパターニングを行なった半導体結晶の表面を
水素プラズマにより清浄にした後に直ちにその清浄表面
に砒素膜を付着しておき、ＭＢＥ成長の直前に加熱によ
り砒素膜を蒸発させて除去し、ついでＭＢＥ成長を行な
うことにより、パターン化された結晶表面に界面変成層
が形成、されることなく　ＭＢＥ成長を行なうことがで
きる。 また、このような基本工程を必要に応じて数回性なう、
ことにより、容易に３次元的な素子も作成することがで
きる。

【図面の簡単な説明】

第１Ａ図〜第１Ｋ図は本発明分子線エピタキシー成長法
の順次の工程を説明するための断面図、第２図は本発明
で用いる水素プラズマ処理および砒素膜形成装置の一実
施例を示す線図、第３図は本発明で用いるＭＢＥ装置の
一実施例を示す線図。 第４図は本発明により半導体結晶の清浄表面に砒素を付
着させた場合および汚染された表面上へ砒素を付着させ
た場合について分子線エピタキシー成長を行なった後の
深さ方向のキャリア濃度分布の実測結果を示す特性曲線
図である。 ｌ・・・半導体結晶基板、 ２・・・フォト會レジスト、 ３・・・金属、 ４・・・不純物添加層、 ５・・・表面不純物原子、 ６・・・砒素膜。 ７・・・多結晶成長層、 ８・・・分子線エピタキシー成長層。 １−１．−−　　、　　−−ノ 第３図 第４図 塚ざ（Ｐｍ）

Claims (1)

1. 【特許請求の範囲】 １）水素プラズマを発生させる工程と、 半導体結晶表面に前記水素プラズマを導いて、当該結晶
   表面を清浄化する工程と、 当該清浄化された結晶表面に直ちに砒素膜を付着させる
   工程と、 前記砒素膜の付着した半導体結晶を分子線エピタキシー
   装置に導入してから加熱し、前記半導体結晶から前記砒
   素膜を除去する工程と、前記砒素膜が除去され、清浄な
   表面の露出した半導体結晶に分子線エピタキシー成長を
   行なう工程とを具えたことを特徴とする分子線エピタキ
   シー成長法。 ２）半導体結晶にパターニングを行なう工程と、水素プ
   ラズマを発生させる工程と、 パターン化された半導体結晶表面に前記水素プラズマを
   導いて、当該結晶表面を清浄化する工程と、 当該清浄化された結晶表面に直ちに砒素膜を付着させる
   工程と、 前記砒素膜の付着した半導体結晶を分子線エピタキシー
   装置に導入してから加熱し、前記半導体結晶から前記砒
   素膜を除去する工程と、前記砒素膜が除去され、清浄な
   表面の露出したパターン化半導体結晶に分子線エピタキ
   シー成長を行なう工程とを具えたことを特徴とする分子
   線エピタキシー成長法。