JPH03201427A - 半導体薄膜の形成方法 - Google Patents

半導体薄膜の形成方法

Info

Publication number
JPH03201427A
JPH03201427A JP34030989A JP34030989A JPH03201427A JP H03201427 A JPH03201427 A JP H03201427A JP 34030989 A JP34030989 A JP 34030989A JP 34030989 A JP34030989 A JP 34030989A JP H03201427 A JPH03201427 A JP H03201427A
Authority
JP
Japan
Prior art keywords
layer
film
oxide film
protective oxide
ecr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34030989A
Other languages
English (en)
Inventor
Toru Tatsumi
徹 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34030989A priority Critical patent/JPH03201427A/ja
Publication of JPH03201427A publication Critical patent/JPH03201427A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、分子線やCVDを用いたSi層あるいは5i
l−xGex混晶層のエピタキシャル成長方法に関する
(従来の技術) 近年、高速バイポーラ素子、マイクロ波用素子あるいは
超格子構造素子などへの応用を目的として、これまでの
シリコン薄膜成長技術に比べより低温で成長が行なわれ
、しかも原子層レベルでの成長の制御ができるという特
徴を有する高真空内でのシリコン分子線成長(SiMB
E)技術が盛んに研究開発されている。MBEを実際の
バイポーラトランジスタの製造プロセスに応用する上で
、MBEでコレクターもしくは、ベースを成長後大気中
に取り出し、酸化膜形成、パターニング等のプロセスを
経た後、再びベースやエミツタ層をMBE戒長成長とい
う再成長の技術が不可欠である。
(発明が解決しようとする課題) しかし、MBE成長後、清浄面が露出しているウェハー
を大気中に出すと、活性なダングリングボンドに大気中
のCO2等が吸着し表面を炭素で汚染するという問題点
がある。この汚染物は、洗浄しても完全に取り去ること
ができず、再成長後の結晶性を悪化させる。また、通常
のシリコンプロセスにはNH40H2H202,H2O
系もしくはHCLH202,H20系洗浄液による洗浄
が繰り返し行なわれるが、この洗浄液はSiをエツチン
グすることが知られており、エツチングすることで清浄
化を行なうと考えられている。このエツチング量はMB
E成長した極めて薄いベース層や、プロファイルを持っ
たコレクターを露出させたままプロセスを行なう場合に
は無視できない。更に、GexSil−x混晶層はSi
よりエツチング速度が太きく GexSil +x混晶
をベース層にもつSiのへテロバイポーラトランジスタ
を作成する場合に問題となる。
本発明の目的は、この様な従来の欠点を除去して、予め
ECRによる5i02で表面を保護することによって、
洗浄工程に於てSiやSi1−xGexはとんどエツチ
ングせずに良好な結晶性が得られる再成長方法を提供す
ることにある。
(課題を解決するための手段) 本発明は、エピタキシャル成長した第1Si層もしくは
第1Si1−xGex混晶層上への第2Si層もしくは
第2Si1−xGeX混晶層の再エピタキシャル成長に
おいて、第1層成長後間−成長装置内で連続してECR
酸素プラズマを照射することによって第1層上に保護酸
化膜を形成し、その後外気中に取りだし、所望の工程を
行いその後保護酸化膜を除去し、洗浄液で洗浄して、再
び成長装置内で表面を清浄化し、第2層のエピタキシャ
ル成長を行なうことを特徴とする半導体膜の成長方法で
ある。
(作用) 初めに、本発明の原理について説明する。Si基板をN
H4OH,H2O2,H2O系もしくはHCLH202
,H20系洗浄液で洗浄すると、第2図(a)に示すよ
うにSi基板13上に保護酸化膜22が形成される。超
高真空内で加熱清浄化すると、第2図(b)に示すよう
に保護酸化膜22が蒸発し、活性なダングリングボンド
を有する清浄面が得られる。このような清浄面上にSi
分子線を送ると、Siのエピタキシャル成長が起こる。
成長液の表面も清浄面である。この清浄が露出している
ウェハーを大気中に出すと、第2図(C)に示すように
活性なダングリングボンドに大気中のo2.co2等が
吸着し表面を汚染する。このダングリングボンドに吸着
した汚染物は洗浄しても取れず、表面に残存し、再成長
時、欠陥の原因となる。そこで、本発明者は第1図(a
)に示すようにMBEやCVDでSi戒成長15を形成
した後、連続して同一装置内でECRによる酸素プラズ
マを照射し、表面の約20〜30人を酸化して保護酸化
膜13とする(第1図(b))と、表面の活性なダング
リングボンドが消え、第1図(C)に示すように大気あ
るいは窒素等の雰囲気に取り出しても汚染物の吸着がな
く、この保護酸化膜13を剥がして再び洗浄して、再成
長じた時のMBE膜の結晶性は飛躍的に向上することを
見出した。また、この、保護酸化膜13は完全に5i0
2の紐取を持ち、緻密でありNH4OH,H2O2,H
2O系もしくはHCI、H2O2,H20系洗浄液に溶
けず洗浄工程で下層のSiもしくはGexSil−x層
がエツチングされることがない。
以上述べた理由により、MBE成長後にECRによる5
i02保護膜を形成すると大気に取り出しても汚染が極
めて少なく、NH40H2H202,H2O系もしくは
HCI、H2O2,H20系洗浄液による洗浄でのエツ
チングを押えることができる。
(実施例) 次に実施例について説明する。実験は40cc電子銃式
Si蒸着器及び100WのECR型プラズマ源を備えた
MBE装置を用いて行った。試料ウェハーには4インチ
n型5i(111)0.01〜0.02Ωcm基板を用
いた。98°CのNH4OH系洗浄液(NH40H:H
2O2:H2O= 1:6:20)で基板を10分間洗
浄し、10分水洗した。乾燥後、形成室内に搬送し10
人のa−8iを堆積後、800°C1分間の加熱清浄化
を行い、表面の酸化膜を蒸発させ清浄面を出し、成長温
度750°Cでバッファ層であるSiエピタキシャル層
を3000人成長じた。基板温度を室温に下げた後、清
浄面にECRプラズマ源から酸素プラズマを照射して表
面を酸化し、保護酸化膜の形成を行った。この時、RH
EEDパターンが清浄面を示す7x7からアモルファス
Si02層が形成されていることを示すハローパターン
に変化することを確認した。保護酸化膜形成時の酸素分
圧は5xlOTorrであった。この後、大気に取り出
してCVDにより3000Aの5i02を形威し、この
Si02層にリソグラフィーによりエミッターとなる部
分の開口を行なった。再び、98°C(7)NH40H
系洗浄液(NH40H:H2O2:H2O: 1:6:
20)t’ 10分間洗浄し、10分水洗し、真空チャ
ンバー内に入れた。前に述べた清浄化方法によって5i
02層に開口されたエミッタ一部分表面の保護酸化膜を
除去し、この部分に成長温度750°Cでエミッターで
あるSiエピタキシャル層をlpm成長した。この時、
5i02に覆われた他の部分にはポリシリコンが堆積す
る。このエミッタ一部分の表面をジルトルエツチング液
(3酸化クロム:25g、HF:50cc、純水:50
cc)で5秒エツチングしてエッチピットの密度を調べ
ることで再成長エピタキシャル層の結晶性を評価した。
エッチピットはノマルスキー顕微鏡で蜆察して数を数え
、密度を算出した。また、洗浄液に対するエツチング量
は次の様にして測定した。表面に5i02のパターンが
形成されたSi基板をパソシイベーション膜形成室に入
れ、表面を清浄化した後、ECRで保護酸化膜を形威し
、大気中に取り出し98°CNH40H系洗浄液(NH
40H:H2O2:H2O= 1:6:20)で洗浄し
、水洗した。
次に、1:30のフッ酸液に浸け、5i02を取り除い
てタリステップ(表面荒さ計)で5i02に覆われてい
た部分とSiが露出していた部分との段差を測り、エツ
チング量を測定した。Si1−xGexのエツチング量
についても同様にして測定した。
第3図に購入直後のウェハーを洗浄した極めて清浄な場
合(B)と、再成長前に洗浄した場合の(A)の洗浄時
間と成長液のエッチピットの密度の関係を示す。−度清
浄面を出した後に大気に取り出すと洗浄しても、再成長
膜の結晶性が悪化する。これは、清浄面上には活性なダ
ングリングボンドが存在し、これを大気中に出すと大気
中のCO2等の汚染物の吸着が起こり、これらの吸着物
は洗浄によってSiをエツチングしても、充分に取りき
れず、この汚染物が核となって再成長時欠陥の発生が起
こると考えられる。大気に放置せず真空内に保管した後
、再成長じた膜のエッチピット密度は、極めて小さくな
る。第4図に真空中に24時間放置して再成長じた基板
の保管中の真空度とエッチピット密度の関係を示す。真
空度の高い所で保管した方がより結晶性が良くなる傾向
にある。これより、再成長の前処理として、大気中に出
すとき表面を大気から保護する様な処置が必要であるこ
とがゎがる。
第5図は表面保護酸化膜形成時のECR照射時間と保護
酸化膜厚、再成長膜のエッチピット密度との関係を示し
たものである。図かられかるように、ECR照射時間が
長くなるにつれて酸化膜厚は増加するが、1分以上では
2OAでほぼ一定となる。また、エッチピット密度も保
護酸化膜厚の増加に対応して減少し、約1分で一定とな
る。この時の、エッチピット密度は、購入直後のウェハ
ーを洗浄し、成長じた場合と同様に良好となる。
第6図は表面保護酸化膜形成時のECR照射時間と98
°CノNH4OH系洗浄液(NH40H:H2O2:H
2O=1:6:20)に対するエツチング速度の関係の
Ge混晶比依存性を示したものである。Si基板(x=
0)では保護酸化膜をつけないと約2OA/minのエ
ツチング速度であるが、1分間のECR照射によって保
護酸化膜を形成するとエツチングされなくなる。5il
−xGex混晶の場合は、保護酸化膜をっけないとXの
増加にともなってエツチング速度が増えるが、やはり、
1分間のECR照射でエツチングを抑えることができる
以上示した様に、ECRによる保護酸化膜の形成は、大
気暴露後の再成長膜の結晶性の向上、及び洗浄液による
エツチングの抑制に対して効果を持つことは明らかであ
る。また、本実施例ではSi上のSiの成長について述
べたが、Si上の5i1−xGeXの成長、5i1−x
GeX上のSiの成長、5i1−xGeX上のSi1−
xGexの成長の場合にも同様に効果が認められた。さ
らに、本実施例では分子線戒長時における保護酸化膜の
効果について述べたがSi及びSi1−xGexの成長
は分子線成長に限るわけではなく、CVDによる成長に
おいても同様な効果が得られた。
なお、本実施例ではシリコンウェハーを対象トしたが、
本発明の方法は表面にのみシリコンが存在する5O8(
Silicon on 5apphire)基板や更に
一般に5OI(Silicon on In5ulat
or)基板等にも当然適用できる。また、本方法は、基
板Siを酸化するのではなく、Siも表面側から供給す
るために、本質的に基板はSiである必要はなく、化合
物半導体上でも同様に良質な酸化膜が得られることを確
認した。
(発明の効果) 以上、本発明によれば、ECRによる5i02によって
表面を保護することにより、汚染物の基板表面への吸着
を阻害し洗浄工程に於てほとんどエツチングせずに、良
好な結晶性の再成長膜が得られる。
【図面の簡単な説明】
第1図は、本発明の成長方法の概念図、第2図は、従来
の成長方法の概念図、第3図は、洗浄時間と成長後のエ
ッチピット密度の関係図、第4図は、保管中の真空度と
エッチピット密度の関係図、第5図は、表面保護酸化膜
形成時のECR照射時間と保護酸化膜厚、再成長膜のエ
ッチピット密度との関係図、第6図は、表面保護酸化膜
形成時のECR照射時間と98°CのNH4OH系洗浄
液に対するエツチング速度の関係を示した図である。

Claims (1)

    【特許請求の範囲】
  1. エピタキシャル成長した第1Si層もしくは第1Si_
    1_−_xGe_x混晶層上への第2Si層もしくは第
    2Si_1_−_xGe_x混晶層の再エピタキシャル
    成長において、第1層成長後同一成長装置内で連続して
    ECR酸素プラズマを照射することによって第1層上に
    保護酸化膜を形成し、その後外気中に取りだし、所望の
    工程を行いその後保護酸化膜を除去し、洗浄液で洗浄し
    て、再び成長装置内で表面を清浄化し、第2層のエピタ
    キシャル成長を行なうことを特徴とする半導体薄膜の成
    長方法。
JP34030989A 1989-12-28 1989-12-28 半導体薄膜の形成方法 Pending JPH03201427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34030989A JPH03201427A (ja) 1989-12-28 1989-12-28 半導体薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34030989A JPH03201427A (ja) 1989-12-28 1989-12-28 半導体薄膜の形成方法

Publications (1)

Publication Number Publication Date
JPH03201427A true JPH03201427A (ja) 1991-09-03

Family

ID=18335714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34030989A Pending JPH03201427A (ja) 1989-12-28 1989-12-28 半導体薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPH03201427A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6685779B2 (en) 1999-07-09 2004-02-03 Applied Materials, Inc. Method and a system for sealing an epitaxial silicon layer on a substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59162200A (ja) * 1983-03-03 1984-09-13 Agency Of Ind Science & Technol シリコン基板表面の清浄化法
JPS6135510A (ja) * 1984-07-27 1986-02-20 Agency Of Ind Science & Technol 分子線エピタキシ−成長法
JPS62234319A (ja) * 1986-04-04 1987-10-14 Hitachi Ltd ヘテロエピタキシヤル薄膜の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59162200A (ja) * 1983-03-03 1984-09-13 Agency Of Ind Science & Technol シリコン基板表面の清浄化法
JPS6135510A (ja) * 1984-07-27 1986-02-20 Agency Of Ind Science & Technol 分子線エピタキシ−成長法
JPS62234319A (ja) * 1986-04-04 1987-10-14 Hitachi Ltd ヘテロエピタキシヤル薄膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6685779B2 (en) 1999-07-09 2004-02-03 Applied Materials, Inc. Method and a system for sealing an epitaxial silicon layer on a substrate

Similar Documents

Publication Publication Date Title
US6958286B2 (en) Method of preventing surface roughening during hydrogen prebake of SiGe substrates
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
US20050148162A1 (en) Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases
JP2892170B2 (ja) 熱処理成膜方法
JPS62502438A (ja) エピタキシヤル層のオ−トド−ピング防止方法
JPS61270830A (ja) 表面清浄化方法
US6589337B2 (en) Method of producing silicon carbide device by cleaning silicon carbide substrate with oxygen gas
JPH03201427A (ja) 半導体薄膜の形成方法
TWI345286B (en) Method of producing simox wafer
EP1187189A1 (en) Silicon boat with protective film, method of manufacture thereof, and silicon wafer heat-treated using silicon boat
JP2000216241A (ja) 半導体装置の製造方法
US6806202B2 (en) Method of removing silicon oxide from a surface of a substrate
JPH10256215A (ja) 半導体被処理面の調製方法
JP2861776B2 (ja) 保護膜付き半導体ウェハ
JP2545997B2 (ja) 半導体薄膜の成長方法
JPH05182925A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2772416B2 (ja) 成膜方法
JP3153270B2 (ja) 結晶成長法における表面コートの処理方法
JP2637950B2 (ja) 表面清浄化方法
JPH03266434A (ja) 半導体装置の製造方法
JP2647056B2 (ja) 半導体のパターン形成方法
JPH03227023A (ja) バイポーラ・トランジスタの製造方法
JPH0845838A (ja) Soi構造の製造方法
JPH08153683A (ja) シリコン基板上化合物半導体装置及びその製造方法
JPH05267281A (ja) 酸化シリコン層の形成方法