JPS62234319A - ヘテロエピタキシヤル薄膜の形成方法 - Google Patents

ヘテロエピタキシヤル薄膜の形成方法

Info

Publication number
JPS62234319A
JPS62234319A JP7679086A JP7679086A JPS62234319A JP S62234319 A JPS62234319 A JP S62234319A JP 7679086 A JP7679086 A JP 7679086A JP 7679086 A JP7679086 A JP 7679086A JP S62234319 A JPS62234319 A JP S62234319A
Authority
JP
Japan
Prior art keywords
film
wafer
oxide film
substrate
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7679086A
Other languages
English (en)
Inventor
Kazumasa Takagi
高木 一正
Takanobu Takayama
孝信 高山
Toshio Kobayashi
俊雄 小林
Kenzo Susa
憲三 須佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7679086A priority Critical patent/JPS62234319A/ja
Publication of JPS62234319A publication Critical patent/JPS62234319A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、単結晶基板上に該基板とは材質の異なる薄膜
を形成するヘテロエピタキシに係り、特に無極性(no
n−polar)結晶上に有極性(polar)結晶の
薄膜を形成するのに好適な薄膜形成方法に関する。
〔従来の技術〕
現在、Sl単結晶基板上にGaAsに代表される化合物
半導体単結晶薄膜を形成する試みが盛んに行なわれてい
る。これは、このような薄膜構造が形成できると、太陽
電池の高効率化、光素子と電子回路素子のモノリシック
化など、新らしい機能素子の開発が予測されるからであ
る。しかしながら、実現のためには大きな障害がある。
例えば、S L 、 G a A sの組合せの場合1
両者の間には格子定数の不一致が4%あり、これが原因
となってエピタキシャル成長の不成功、ミスフィツト(
mis−fit)転位の発生がおこる。ちなみに、Si
、G a A sの格子定数はそれぞれ5.4307人
、5.6534人である。
もう一つの重要な技術的問題は、反位相界面(anti
−phase boundary)の発生である。ダイ
ヤモンド構造のSiは単一元素からなり、原子間結合に
異方性がない無極性(non−polar)結晶である
。これに対して、閃亜鉛鉱(ZnS)構造のG a A
 sはGaとAsからなる有極性(polar)結晶で
ある。そのため、Si単結晶基板上にG a A sが
エピタキシャル成長した時、第3図に示すように、Si
原子1上にGa原子2、AsJJK子3のいずれが結合
するかによって、その後の積層状態が異なり、結合状態
の異なる領域の境界には反位相境界4が発生する。この
ような境界が存在すると電気的特性の劣化が生じる。
これらの問題を解決するには、Si基板の面方位を低指
数面(一般には(100)面)から2〜4°傾ける方法
が有効と言われている。その例として、電子通信学会技
術研究報告ED85−92(1985年11月21日)
の清水らの報告がある。
〔発明が解決しようとする問題点〕
Si単結晶基板の面方位を(100)などの低指数面か
られずかに傾けることにより、その上に形成した薄型表
面が滑らかになり、かつ反位相境界が減少することは上
記報告で確認されているが。
本発明者らの実験の結果によれば、再現性が必らずしも
良くないという問題があった0例えばMBE (分子線
エピタキシ)法によりSi単結晶基板(面方位を(10
0)面より2″傾けである)上にGaAs薄膜を成長さ
せた場合、エッチピットの方向から判断した反位相境界
がないウェハは約10分の1で、かつウェハ面内すべて
が単一方位ということはなかった。
本発明の目的は、結晶構造がダイヤモンド構造を有し1
置方位が(100)などの低指数面よりわずかに傾むい
た単結晶基板上に閃亜鉛鉱型の結晶構造を有する材料の
エピタキシャル膜を形成する場合に1歩留りよく、反位
相境界などの結晶欠陥がないエピタキシャル膜を形成す
ることにある。
〔問題点を解決するための手段〕
上記目的は、上記のようなSi基板の表面をあらかじめ
熱酸化等により酸化し、酸化膜を形成したのち、この酸
化膜を化学的に除去することにより、達成される。
〔作用〕
Si単結晶基板表面の方位を低指数面から傾けることに
より、反位相境界が減少する理由は明らかではないが、
基板表面に存在するステップ(段差)の効果と考えられ
ている。低指数面は表面エネルギの低い特異面であり、
第4図に示すように、段差6をもつ平坦な面、テラス5
になって現われる。結晶成長におけるステップ6の効果
を積極的に利用するには、原子層オーダの高さのステッ
プが数多くあることが望ましい。しかしながら、研磨後
の基板表面には原子層オーダのステップではなく、数1
0〜数100原子層の高さのステップ6が存在している
と考えられる。また、Siウェハを使用する前に、通常
用いられている希弗′酸による自然酸化膜のエツチング
では、基板表面の大きな段差を除去することはできない
本発明は低指数面よりわずかに傾いた表面をもつSiウ
ェハを酸化した際、酸化膜と基板の界面に原子層オーダ
(1〜2原子層)の段差が、傾き角に対応した間隔で発
生することを利用したものである。
〔実施例〕
以下1本発明を実施例により説明する。
実施例 1 本発明の薄膜形成方法の一実施例を第1図によって説明
する。
基板として、直径50amのSiウェハ7を用いた。
Siウェハ7の面方位は(100)面を(Oll)方向
に2°傾けた方位である(図(a))。このSiウェハ
7を乾燥酸素中で熱酸化した。熱酸化条件は酸素流量3
Q/win、温度1000℃1時間1hである。形成さ
れた酸化膜8の5さは70口mであった(図(b))、
このようにして熱酸化したSiウェハ7を2.5%弗酸
水溶液に浸し、酸化膜8を除去した。次に純水で洗浄し
た後、90℃に加熱した塩酸(60%)、過酸化水素水
(20%)水溶液中に10m1n入れ、ウェハ7の表面
に極く薄い(〜5人)酸化膜9を形成した(図(C))
このSiウェハ7をすばや<MBE装置に入れ、10”
”Pa以下の真空度に排気した後、脱ガス処理および酸
化膜除去処理を行なった。脱ガス処理は基板温度600
℃、時間10m1n、真空度10−’Paで、酸化膜除
去処理は基板温度900℃1時間15@in、真空度1
0−’Paで行なった。薄い酸化膜9の除去の後、基板
温度を580℃として、MBE法により。
最初の1時間は0.3人/S、次の2時間は3人/Sの
成長速度で約2−の膜厚のGaAs薄膜10を基板7上
に成長させた(図(d))。
以上のようにしてSi基板7上に形成したG a A 
s薄膜10をRHEED(反射高速電子線回折)法によ
り評価した結果、単結晶からの回折パターンが観察され
た。また、溶融水酸化カリウム(KOH)によってエツ
チングを行なうと、エッチピットの方向は一方向にそろ
っており、反位相境界がないことがわかった。
GaAs薄膜の形成を同じプロセスで繰り返した結果、
反位相境界がない平滑な膜が形成できる歩留り率は80
%で、かつウェハ面内すべてにわたって良質な膜が得ら
れた。
実施例 2 実施例1に用いたのと同じSi基板を使用し、このSi
基板を実施例1と同じ条件下で熱酸化した。酸化時間を
10分に短縮し、酸化膜の膜厚を1゜n+mに制御した
。この熱酸化Si基板を実施例1と同じ工程によってエ
ツチング処理を行ない、MBE装置に入れ、GaAs薄
婁を形成した。
以上のように、酸化膜の膜厚を10nmとした場合、反
位相境界がない、平滑な膜が形成できる歩留り率は70
%であり、かつウェハ面の約80%は良質な膜であった
実施例 3 実施例1で用いたのと同じSi基板を使用し、このSi
基板を乾燥酸素中で熱酸化した。酸化条件は酸素流量3
Q/win、基板温度900℃、時間10分である。形
成された酸化膜の厚さは5nmであった。その後、実施
例1と同じ工程により、表面処理を行ない、MBE装置
中でG a A s薄膜を形成した。形成したGaAs
薄膜は単結晶であることがRHEED法によって示され
たが、反位相境界が生じ易く、反位相境界のない、平滑
な面が形成できる歩留り率は50%で、ウェハ面の約6
0%に。
限られていた。
実施例 4 面方位が(100)面より5°だけ(011)方向に傾
いたSiウェハ(直径50+m)を使用した。
実施例1と同じ方法により、膜厚70nmの熱酸化膜を
形成し、化学的にこの酸化膜を除去した後、実施例1と
同じ工程でG a A s Fit膜を成長させた。
薄膜は単結晶になり、反位相境界のない膜が形成できた
実施例 5 面方位が(100)面より(211)方向に3°傾いた
Siウェハ(直径50m)を使用し、実施例1と同じ工
程により、熱酸化膜の形成と除去、ならびにGaAs膜
の形成を行なった。形成したGaAs薄膜に現われる反
位相境界は少なく、歩留り率は70%で、反位相境界が
なく、平滑な膜が形成できた。
〔発明の効果〕
本発明によれば、Siウェハの表面を一度酸化した後、
これを化学的に除去することにより、反位相境界の発生
を極めて低くすることができた。
酸化膜の膜厚に対して、歩留り率を表示すると第2図の
ようになる。ウェハ面内での歩留りも考慮すれば、酸化
膜の膜厚はlonm以上が望ましい。
本実施例では、基板に面方位が(100)面、(111
)面から2〜5°傾いたSiウェハを用い、MBE法に
よりGaAs薄膜を蒸着したが、要すれば、本発明はダ
イヤモンド構造の基板の上に閃亜鉛鉱型構造の薄膜を形
成する時の結晶成長機構に関するものであることは明ら
かである。それ故に、他の面方位をもつSi基板、Ge
基板にも適用され、さらには、CVD法等の他の成長法
、InP等の閃亜鉛鉱型構造を有する化合物半導体材料
にも適用できることは言うまでもない。
【図面の簡単な説明】
第1図は本発明の薄膜形成工程を示す図、第2図は本発
明の効果を示す歩留り率を示す図、第3図はSL単結晶
基板上にGaAsをエピタキシャル成長させた時の結晶
構造モデル図、第4図は低指数面かられずかに傾いた基
板表面を示す図である。

Claims (1)

  1. 【特許請求の範囲】 1、結晶構造がダイヤモンド構造を有する材料からなり
    、面方位が低指数面より2〜5°傾いた単結晶基板上に
    、閃亜鉛鉱型の結晶構造を有する材料の薄膜を形成する
    ヘテロエピタキシャル薄膜の形成方法において、該単結
    晶基板の表面に少なくとも一度、該基板結晶の酸化膜を
    形成した後、該酸化膜を化学的に除去し、その後該単結
    晶基板上に前記エピタキシャル薄膜の形成を行なうこと
    を特徴とするヘテロエピタキシャル薄膜の形成方法。 2、特許請求の範囲第1項記載のヘテロエピタキシャル
    薄膜の形成方法において、前記酸化膜の厚さが10nm
    以上であることを特徴とするヘテロエピタキシャル薄膜
    の形成方法。 3、特許請求の範囲第1項または第2項記載のヘテロエ
    ピタキシャル薄膜の形成方法において、前記低指数面が
    (100)または(111)面であることを特徴とする
    ヘテロエピタキシャル薄膜の形成方法。
JP7679086A 1986-04-04 1986-04-04 ヘテロエピタキシヤル薄膜の形成方法 Pending JPS62234319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7679086A JPS62234319A (ja) 1986-04-04 1986-04-04 ヘテロエピタキシヤル薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7679086A JPS62234319A (ja) 1986-04-04 1986-04-04 ヘテロエピタキシヤル薄膜の形成方法

Publications (1)

Publication Number Publication Date
JPS62234319A true JPS62234319A (ja) 1987-10-14

Family

ID=13615414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7679086A Pending JPS62234319A (ja) 1986-04-04 1986-04-04 ヘテロエピタキシヤル薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPS62234319A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201427A (ja) * 1989-12-28 1991-09-03 Nec Corp 半導体薄膜の形成方法
JPH08204483A (ja) * 1995-01-27 1996-08-09 Nec Corp 弾性表面波装置の製造方法、および、これを用いて製造された弾性表面波装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201427A (ja) * 1989-12-28 1991-09-03 Nec Corp 半導体薄膜の形成方法
JPH08204483A (ja) * 1995-01-27 1996-08-09 Nec Corp 弾性表面波装置の製造方法、および、これを用いて製造された弾性表面波装置

Similar Documents

Publication Publication Date Title
US4837182A (en) Method of producing sheets of crystalline material
US5362682A (en) Method of producing sheets of crystalline material and devices made therefrom
US5217564A (en) Method of producing sheets of crystalline material and devices made therefrom
US20050085049A1 (en) Wafer bonded virtual substrate and method for forming the same
JPH05275329A (ja) 半導体素子基体とその作製方法
JP2002009081A (ja) 半導体装置及びその製造方法
JPH05217827A (ja) 半導体基体及びその作製方法
US5588994A (en) Method of producing sheets of crystalline material and devices made therefrom
US5273616A (en) Method of producing sheets of crystalline material and devices made therefrom
US5328549A (en) Method of producing sheets of crystalline material and devices made therefrom
JPH05217823A (ja) 半導体基材の作製方法
JP2000100801A (ja) エピタキシャルウェハおよびその製造方法ならびにそれに用いられる化合物半導体基板の表面清浄化方法
US5252173A (en) Process for growing semiconductor layer on substrate
JPS62234319A (ja) ヘテロエピタキシヤル薄膜の形成方法
JPS58170069A (ja) 3−v族化合物半導体装置
JPH0412092A (ja) 化合物半導体及びその成長方法
JPH0963951A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JP2696928B2 (ja) ヘテロエピタキシャル成長方法
JPH06216027A (ja) 半導体基板の製造方法
JPH0412098A (ja) 化合物半導体及びその成長方法
Zamozhskii et al. Structure of a GaAs/GaAs Transition Layer
JPH10284512A (ja) Ii−vi族化合物半導体単結晶ウェハの製造方法およびii−vi族化合物半導体単結晶ウェハ
JPS60109270A (ja) 半導体装置の製造方法
JPH0521361A (ja) 化合物半導体結晶の成長方法