JPH0137847B2

JPH0137847B2 -

Info

Publication number: JPH0137847B2
Application number: JP59158177A
Authority: JP
Inventors: Naoyuki Kawai; Takeshi Kojima; Kimihiro Oota; Itaru Nakagawa
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1984-07-27
Filing date: 1984-07-27
Publication date: 1989-08-09
Also published as: JPS6135510A

Description

【発明の詳細な説明】［技術分野］本発明は、分子線エピタキシー（以下MBEと
略記）成長法に関し、特にパターニングされた半
導体結晶表面とMBE成長層を形成する際に、そ
の半導体結晶表面とMBE成長層との間の界面に
おける界面準位を少なくしてMBE成長を行う分
子線エピタキシー法に関するものである。

［従来技術］従来のMBE成長法において、半導体結晶のパ
ターニングは、MBE装置内において行なわれて
きた。その理由は、MBE装置内で基板となる半
導体結晶の表面を清浄にした状態のまま引き続き
MBE成長を行なわない限り、高品質のMBE成長
界面は得られないからである。通常、MBE装置
内は超高真空に保つているため、このMBE装置
中で清浄にした半導体結晶表面を一度大気に晒し
てしまうと、その半導体結晶表面は酸化もしくは
汚染され、高品質の結晶が得られなくなる。従つ
て、パターニングはMBE装置の中で行ない、大
気に晒した状態では半導体結晶表面にパターニン
グは行なわれていない。

しかし、MBE装置は、超高真空装置であり、
半導体結晶表面に微小なパターニングを行なうに
は非常に煩雑な操作が必要である。さらに、IC
やLSIの製造工程においては一度のパターニング
の工程のみならず、その上に二度、三度の微小で
複雑なパターニングを行なう必要がある。現在、
必要とされている高性能な電子デバイスを実現す
るために、このようなパターニングに対する要望
は大きい。しかしこのような二度、三度の微小で
複雑なパターニングの工程を従来のMBE装置内
で行なうことは不可能に近い。

そこで、従来の電子デバイス作製で行なわれて
きたリソグラフイ工程を用いたパターニングや、
電子ビーム露光、Ｘ線露光などによるパターニン
グを行なつた後に、MBE装置内でMBE成長を行
なうことが考えられる。その場合には、外部での
処理後にパターン化された半導体結晶の表面が汚
れやすいので、MBE装置間でクリーニング、例
えばサーマルフラツシユクリーニングを行なつ
て、結晶表面の酸化物や汚染物質を熱離脱させる
ことが考えられる。しかし、かかるMBE装置内
でのクリーニングは不十分であつて、熱離脱する
もの以外はすべて基板とエピタキシー結晶との界
面に埋め込まれてしまい、界面準位が多い。

すなわち、MBE結晶成長法では、結晶成長を
中断した界面に界面変成層が形成され、例えば
GaAsの場合にはこの界面変成層はキヤリア涸渇
層となり、結晶の電気的特性、特に界面に垂直な
電子流に対して悪影響を及ぼす。

さらに、CaAs層、Al_xGa_1-xAs層のMBE成長
表面上に砒素膜を真空蒸着などによつて形成する
ことにより、結晶表面が空気中で酸化されないよ
うに保護することは、S.P.Kowalczyk et al.に
よる“Protection of moleculer beam epitaxy
grown Al_xGa_1-xAs epilayers cluring ambient
transfer”（J.Vac.Sci−Technol、19(2)、Jul.／
Aug.1981、PP.255−256）またはG.L.Priceによ
る“Preservation and Regeneration of an
MBE Grown Surface”（Colleched Paper of
MBE−CST−２、1982、TOKYO、PP.259−
262）に述べられている。

しかし、これらによる結晶表面上の酸化物に対
する感度は％オーダーであり、さらにまた、今問
題にしている界面変成層の界面準位密度が結晶表
面のボンド数のppmオーダーであること、および
空気中での酸化に起因して界面変成層が形成され
るのか否か断定できないことなどを考慮すると、
砒素保護膜によつて界面変成層の形成を阻止でき
るのか否かは不明である。さらにまた、これらの
文献では砒素保護膜を形成した結晶上にその砒素
保護膜を除去した後、結晶の再成長を行なうこと
ができるかについての検討は加えられていない。

そこで、本発明者等は半導体単結晶にパターニ
ングを行ない、ついでMBE成長を行なうにあた
つて、砒素を付着させる処理について検討を加え
て、界面変成層が形成されることなく結晶の
MBE成長を行なうことのできるMBE成長法を開
発した。

［目的］すなわち、本発明の目的は、半導体表面を清浄
にし、しかもMBE成長を行なう直前までその清
浄な状態を保つようにして、パターニング後にい
ても、基板の半導体結晶とMBE成長層との間に
界面準位を小さくしたMBE成長を可能とする分
子線エピタキシー法を提供することにある。

［発明の構成］かかる目的を達成するために、本発明の第１の
形態では、水素プラズマを発生させる工程と、半
導体結晶表面に前記水素プラズマを導いて、結晶
表面を清浄化する工程と、清浄化された結晶表面
に直ちに砒素膜を付着させる工程と、砒素膜の付
着した半導体結晶を分子線エピタキシー装置に導
入してから加熱し、半導体結晶から前記砒素膜を
除去する工程と砒素膜が除去され、清浄な表面の
露出した半導体結晶に分子量エピタキシー成長を
行なう工程とを具える。

本発明の第２の形態では、半導体結晶にパター
ニングを行なう工程と、水素プラズマを発生させ
る工程と、パターン化された半導体結晶表面に水
素プラズマを導いて、結晶表面を清浄化する工程
と、清浄化された結晶表面に直ちに砒素膜を付着
させる工程と、砒素膜の付着した半導体結晶を分
子線エピタキシー装置に導入してから加熱し、半
導体結晶から砒素膜を除去する工程と、砒素膜が
除去され、清浄な表面の露出したパターン化半導
体結晶に分子線エピタキシー成長を行なう工程と
を具える。

［実施例］以下に図面を参照して本発明を詳細に説明す
る。

本発明のMBE成長法の処理工程を第１Ａ図〜
第１Ｋ図を参照して説明する。ここで、プロセス
を大別すると、第１Ａ図〜第１Ｅ図は半導体結晶
基板のパターニングプロセス、第１Ｆ図〜第１Ｈ
図は水素プラズマ処理および砒素膜形成のプロセ
ス、第１Ｉ図〜第１Ｋ図はMBE成長プロセスを
それぞれ示す。

第１Ａ図は、半導体結晶基板１を示す。

ついで、第１Ｂ図の工程では、基板１上にホト
レジスト材料を塗布してパターンを焼きつけ、エ
ツチングを行なつてパターン化レジスト層２を形
成する。さらに、第１Ｃ図に示ように、基板１お
よびレジスト層２上に金属層３を蒸着する。次
に、第１Ｄ図に示すように、リフトオフ法により
ホトレジスト層２を除去してパターン化された金
属膜３を得る。この金属パターン３をマスクとし
て、第１Ｅ図に示すように、イオン注入あるいは
拡散プロセスによつて不純物を添加し、不純物添
加層４を形成する。結晶基板１のパターニングに
はこの他各種の慣例の方法を用いることができる
ことは勿論である。

いずれの場合にも、金属パターン３および不純
物添加層４の表面が汚染され、表面には不純物原
子５が付着する。

以上のようにしてパターニングのなされた基板
１を、第１Ｆ図のように、水素プラズマ処理およ
び砒素膜形成装置に導入する。かかる装置の一例
を第２図に示す。ここで１０１は試料室であり、
その周囲には水冷ジヤケツト１０２を配置し、さ
らにそのジヤケツト１０２の周囲には、高周波コ
イル１０３を巻回して高周波発振器１０４より高
周波電力を印加して高周波磁界を発生させる。１
０５は液体窒素などの寒剤を収容した寒剤溜めで
あり、これに貼着した試料１０６を冷却する。１
０７は試料室１０１の下方に配置した真空室であ
り、両室１０１と１０７との間には砒素フラツク
ス用シヤツタ１０８を設けておく。試料室１０１
は水素ガスボンベ１０９からのH₂ガスを可変リ
ーク弁１１０を介してパイプ１１１から真空室１
０７およびシヤツタ１０８を介して試料室１０１
に導き、ここでコイル１０３により無電極放電を
行なつて水素プラズマを発生させる。高周波コイ
ル１０３を用いることにより、電極からの汚染な
しに、しかもプラズマが試料近傍に局在するよう
にする。

真空室１０７内には真空トラツプとしての液体
窒素槽１１２を配置し、その上方にはバスケツト
ヒータ１１３を配置し、その中に砒素膜形成用の
砒素材料１１４を入れておく。１１４′は砒素温
度測定用熱電対である。１１５はヒータ１１３に
給電する電源である。１１６および１１７は真空
室１０７を真空に引くためのそれぞれ拡散ポンプ
およびロータリーポンプである。１１８は窒素ト
ラツプ、１１９は電離真空計、１２０はダイアフ
ラム圧力計である。１２１は拡散ポンプ分離バル
ブである。

以上のような構成の装置の寒剤溜め１０５に第
１Ｆ図示の基板１、すなわち試料１０６を貼着
し、シヤツタ１０８を開いてから真空ポン１１６
および１１７により両室１０１と１０７とを排気
し、ついでH₂ガスを試料室１０７に導き、ここ
で水素プラズマを試料１０６の近くに局在させて
発生させ、その水素プラズマによつて試料１０６
の表面を清浄化する。その結果、第１Ｇ図に示す
ように、基板１の表面から不純物原子５が除去さ
れる。

本発明者は、基板１のパターニング後に基板１
をいつたん空気中に出してから再成長を行なつた
ときに界面変成層が形成されるのか、酸化が主な
原因であることを見出した。そこで表面の清浄化
には水素原子による還元作用が有効である。特
に、−半導体であるGaAsは高温の熱処理に
は適しておらず、しかも水素を原子またはラジカ
ル状にして結晶表面に作用させるのが好都合であ
るので、本発明ではプラズマ状水素により清浄化
を行なう。このように水素プラズマを用いると、
直ちに砒素の真空蒸着に移行できる利点もある。

清浄化の後に、真空ポンプ１１６および１１７
により再び試料室１０１および真空室１０７内の
排気を行ない、ヒーター１１３により砒素材料１
１４を加熱し、それと共に寒剤により試料１０６
を10℃以下、好ましくは約−20℃に冷却する。こ
れにより、金属砒素１１４から砒素蒸気As₄を作
り、これを試料１０６に蒸着する。あるいは、
As₄をさらに灼熱部に通して得たAs₂を試料１０
６に蒸着してもよい。あるいはまた、アルシン
（AsH₃）などの砒素化合物を加熱して熱分解す
ることにより得た単体砒素Asを試料１０６上に
堆積させてもよい。以上のプロセスにより、第１
Ｈ図に示すように、基板１の表面上に砒素膜６が
付着した構造が得られる。

ついで、この基板１を第１Ｉ図に示すように
MBE装置内に導入する。

ここで、MBE装置の一例を第３図に示す。第
３図において、２０１は高真空の成長室、２０２
および２０３は成長室２０１内に配設した液体窒
素冷却シユラウド、２０４および２０５は冷却シ
ユラウド２０３に隣接して配置した分子線源であ
る。２０６は成長室マニピユレータ、２０７およ
び２０８はそれぞれ成長位置および冷却位置に配
置された試料である。２０９は成長室２０１内を
高真空に引く真空ポンプである。２１０は成長室
２０１に試料を導入しあるいは交換するためのロ
ード・ロツク室であり、室２０１と２１０とをゲ
ートバルブ２１１により分離できるようにする。
２１２はロード・ロツクマニピユレータ、２１３
は試料移送ロツド、２１４はロード・ロツク室２
１０を真空に引く真空ポンプ、２１５はロード・
ロツク用バルブである。

MBE装置内では、基板１を加熱することによ、
その表面に付着している砒素膜６を蒸発させ、第
１Ｊ図に示すように、清浄な結晶表面を露出させ
る。この結晶表面上に直接MBE成長を行なわせ
ると、第１Ｋ図に示すように、金属層３の上には
多結晶が析出して多結晶成長層７が形成され、不
純物添加層４の上にはMBE成長層８が形成され
る。なお、多結晶は一般に抵抗が高く、所望する
電子デバイスの特性に悪影響を及ぼすことはな
い。

このような処理工程によれば、MBE成長の直
前まで砒素の保護膜が残つており、あらかじめ清
浄化された結晶表面の状態がそのまま保たれてい
る。したがつて、例えば金属を半導体結晶内に埋
め込んだパーミアブルベーストランジスタのよう
な電子デバイスの作成を容易に行なうことができ
る。

次に、本発明により水素プラズマ処理してから
砒素で被われていた清浄表面上に結晶成長を行な
つた場合と、不十分な水素プラズマ処理により界
面が汚染されている場合との比較結果を第４図に
示す。第４図は結晶の深さ方向に対するキヤリア
濃度の変化を表わしている。第４図における曲線
Ａは半導体結晶としてGaAsを選び、水素プラズ
マによつて清浄にした結晶表面に砒素を付着させ
た後、いつたん大気に晒してからMBE装置によ
りMBE成長を行なつた場合のキヤリア濃度の深
さ分布を表わすものである。曲線Ｂは不十分なプ
ラズマ処理を行つた後にMBE成長を行なつた場
合の結果である。矢印の近くが清浄表面であつた
界面部分であり、矢印より左側がMBE成長層、
右側が水素プラズマで表面を清浄化したパターン
化結晶部分である。不十分なプラズマ処理を行な
つた曲線Ｂの場合には、キヤリア濃度が界面近傍
で大きく減少している。しかし、水素プラズマに
より表面を清浄にしてから砒素を固着した場合に
は、曲線Ａに示すごとく、キヤリア濃度の減少は
ない。曲線Ｂのようにキヤリア濃度が減少するの
は、界面準位が多くなつているという理由による
もので、電子デバイスを作製する上では、オーミ
ツク特性がとれなくなり、しかも、特性にばらつ
きが生じるので不都合である。

次に本発明の実施例を説明する。

実施例１試料としての基板となる半導体結晶の成長にあ
たつて、まず基板としてGaAs（001）を用い、こ
れにCr−０または０を添加して半絶縁性にした
ものの片面を鏡面研摩した。前処理としてアセト
ン煮沸、メタノール洗浄、脱イオン水洗浄などに
よりこの基板を洗浄し、ついで濃硫酸で洗浄して
脱水した。この基板をエツチヤントとして
H₂SO₄：H₂O₂：H₂O＝６：１：1vol.を用いて90
秒間エツチングしてから脱イオン水で洗浄し、脱
イオン水中に保存した。次に、MBE装置のロー
ド・ロツク室のサンプル・ホルダーへ装着するに
あたり、基板を乾燥窒素ガスを用いて脱水した。
さらにこの基板を約180℃へ加熱したモリブデン
製ホルダー上へ金属インジウム（In）を用いて貼
付した。乾燥窒素ガスを用いて基板表面のゴミを
除去し、大気圧へ戻したロード・ロツク室内のマ
ニピユレータへ試料を装着し、ロード・ロツク室
を真空にする。真空度が５×10^-8Torr以下にな
つてから空焼き（250℃〜300℃30分間）を行なつ
た。

次に、試料温度が100℃以下になつてから試料
移送用ロツドを用いて試料を成長室マニピユレー
タへ移した。結晶成長にあたつて、GaのV.E.P.
（Vapor Equivalent Pressure）を約４×
10^-7Torr、AsのV.E.P.を約４×10^-6Torr、不純
物をSiとした。キヤリア濃度（温度300K）を約
２×10¹⁶／cm³とし、試料加熱開始後に試料温度
Ts300℃で砒素のフラツクスを与え、RHEED
（高エネルギー反射電子線回析）観察を開始した。
RHEEDの像がハロー（halo）からストリーク
（streak）状になつたのを確認した後（Ts560
℃）に、基板温度を約50℃上げ２分間表面のクリ
ーニングを行ない、その後基板温度Tsを550℃ま
で下げてからCaとSiのフラツクスを与えて結晶
成長を開始した。結晶成長を約１時間継続し、厚
さ約１ミクロンのCaAs：Si（ｎ〜２×10¹⁶／c.c.）
（キヤリア濃度ｎ型２×10¹⁶／cm³のシリコンを不
純物として添加したGaAsのエピタキシヤル層）
を成長させた。次に、GaとSiのフラツクスを止
め、基板加熱を停止した。そして、RHEEDによ
り再び表面を観察し、単結晶成長が良好に行なわ
れていることを確認した。Tsが300℃以下になつ
たときに砒素のフラツクスも停止した。

基板温度が室温までもどつたら基板をMBE装
置から空気中に出し、次の水素プラズマ処理およ
び砒素保護膜の形成のプロセスに備えて真空デシ
ケータ中へ保存した。

次に基板を第２図示の水素プラズマ処理および
砒素保護膜形成複合装置へ導入した。まず、基板
を脱イオン水で洗浄した後、装置のコールド・フ
インガー部分（寒剤の入つている部分）の先端の
真空側へ金属ガリウムもしくはインジウムを用い
て貼り付けた。この際、インジウムまたはガリウ
ムはごく少量が点状についていればよく、一面に
付いていると、かえつて温度を変化させた時の基
板もしくは溶融石英製のコールド・フインガー破
壊の原因となる。次に、装置をロータリーポンプ
１１７と拡散ポンプ１１６を用いて真空にした。
窒素シユラウド２に液体窒素を入れ、真空度が５
×10^-7Toorr程度になるのを待つた。試料表面の
汚染をさけるために試料を100℃に加熱して保つ
た。

ここで装置内壁のH₂プラズマによる洗浄を行
なうにあたり、H₂プラズマを発生させることに
より装置内壁のプラズマにさらされる部分の脱ガ
スを行なつた。そのために、まず、排気系を分離
して装置内に高純度水素を10Torrまで導入した。
次に水素プラズマを13.56MHzの高周波発振器１
０４およびその出力へ結ばれたコイル１０３を用
いて10秒間発生させ、直ちに排気系へのバルブ１
２１を開けて真空装置を排気した。圧力が−５×
10^-7Torr程度になつたら同様の操作をもう一度
繰り返した。

次に、装置への排気系を閉じ、H₂を10Torrま
で導入してH₂プラズマを30秒間発生し、基板表
面をエツチングした。エツチング終了後直ちに排
気系へのバルブ１２１を開き、装置を排気した。

引き続き、砒素セル１１３を加熱して230℃に
した。試料加熱を停止し、次に、コールド・フイ
ンガー部分１０５に寒剤（ドライアイス＋エタノ
ール、−72℃）を導入して試料を冷却した。試料
が冷えた状態で30秒間砒素を蒸着した。砒素セル
１１３の温度を下げ、寒剤を取り除いて、試料温
度が室温になつてから試料を空気中へ取り出し
た。

ついで、試料をロード・ロツク室へ導入し、ロ
ード・ロツク室を真空にした。その真空度が５×
10^-8Torr以下になつてから低温での空焼き（90
℃30分間）を行なつた。空焼き後、目視により砒
素膜が試料表面へ残つている。従つて試料表面が
砒素膜で保護されていることを確認した。次に、
この試料を成長室へ移送し、試料を加熱した。こ
こで砒素保護膜はTs250℃で蒸発した。基板表
面の汚染を避けるために、RHEED観察は行なわ
なかつた。次いで、Ts300℃で砒素フラツクス
を与え、Ts550℃でGaおよびSiフラツクスを
与え、GaAs；Si（ｎ２×10¹⁶／cm³）の結晶成長
を行なつた。このときには表面の熱クリーニング
を行なう必要はない。結晶成長は約30分間継続
し、Ga・Siフラツクスを止めることにより停止
させた。直ちに基板加熱を停止しTs300℃で砒
素フラツクスも停止させた。基板温度が100℃以
下になつてから、基板をMBE成長装置から取り
出し、モリブデン製ホルダーから加熱台の上では
ずした。

以上のようにして作製した試料のＣ−Ｖ特性を
水銀プローブを用いて求めることにより、第４図
のようなキヤリア濃度の深さ分布を求めた。

［効果］以上説明したように、本発明によれば、電子デ
バイスに必要とするパターニングを行なつた半導
体結晶の表面を水素プラズマにより清浄にした後
に直ちにその清浄表面に砒素膜を付着しておき、
MBE成長の直前に加熱により砒素膜を蒸発させ
て除去し、ついでMBE成長を行なうことにより、
パターン化された結晶表面に界面変成層が形成さ
れることなくMBE成長を行なうことができる。

また、このような基本工程を必要に応じて数回
行なうことにより、容易に３次元的な素子も作成
することができる。

【図面の簡単な説明】

第１Ａ図〜第１Ｋ図は本発明分子線エピタキシ
ー成長法の順次の工程を説明するための断面図、
第２図は本発明で用いる水素プラズマ処理および
砒素膜形成装置の一実施例を示す線図、第３図は
本発明で用いるMBE装置の一実施例を示す線図、
第４図は本発明により半導体結晶の清浄表面に砒
素を付着させた場合および汚染された表面上へ砒
素を付着させた場合について分子線エピタキシー
成長を行なつた後の深さ方向のキヤリア濃度分布
の実測結果を示す特性曲線図である。１……半導体結晶基板、２……フオト・レジス
ト、３……金属、４……不純物添加層、５……表
面不純物原子、６……砒素膜、７……多結晶成長
層、８……分子線エピタキシー成長層。

Claims

【特許請求の範囲】１水素プラズマを発生させる工程と、半導体結晶表面に前記水素プラズマを導いて、
当該結晶表面を清浄化する工程と、当該清浄化された結晶表面に直ちに砒素膜を付
着させる工程と、前記砒素膜の付着した半導体結晶を分子線エピ
タキシー装置に導入してから加熱し、前記半導体
結晶から前記砒素膜を除去する工程と、前記砒素膜が除去され、清浄な表面の露出した
半導体結晶に分子線エピタキシー成長を行なう工
程とを具えたことを特徴とする分子線エピタキシ
ー成長法。２半導体結晶にパターニングを行なう工程と、水素プラズマを発生させる工程と、パターン化された半導体結晶表面に前記水素プ
ラズマを導いて、当該結晶表面を清浄化する工程
と、当該清浄化された結晶表面に直ちに砒素膜を付
着させる工程と、前記砒素膜の付着した半導体結晶を分子線エピ
タキシー装置に導入してから加熱し、前記半導体
結晶から前記砒素膜を除去する工程と、前記砒素膜が除去され、清浄な表面の露出した
パターン化半導体結晶に分子線エピタキシー成長
を行なう工程とを具えたことを特徴とする分子線
エピタキシー成長法。