JPH0459768B2 - - Google Patents
Info
- Publication number
- JPH0459768B2 JPH0459768B2 JP58176613A JP17661383A JPH0459768B2 JP H0459768 B2 JPH0459768 B2 JP H0459768B2 JP 58176613 A JP58176613 A JP 58176613A JP 17661383 A JP17661383 A JP 17661383A JP H0459768 B2 JPH0459768 B2 JP H0459768B2
- Authority
- JP
- Japan
- Prior art keywords
- arsenic
- semiconductor crystal
- mbe
- growth
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000013078 crystal Substances 0.000 claims description 53
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 36
- 229910052785 arsenic Inorganic materials 0.000 claims description 35
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005441 electronic device fabrication Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 150000001495 arsenic compounds Chemical class 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
本発明は、分子線エピタキシー（以下MBEと
いう）成長を行なうにあたり、電子デバイスに必
要なパターニングを半導体結晶表面に施した後で
も、MBE成長層と上記半導体結晶の間の界面に
界面準位を少なくしてMBE成長を可能とする
MBE成長法に関するものである。
いう）成長を行なうにあたり、電子デバイスに必
要なパターニングを半導体結晶表面に施した後で
も、MBE成長層と上記半導体結晶の間の界面に
界面準位を少なくしてMBE成長を可能とする
MBE成長法に関するものである。
従来行なわれてきたMBE成長法において、パ
ターニングは、MBE装置内において行なわれて
きた。それは、MBE装置内で基板となる結晶の
表面を清浄にした状態のまま引き続きMBE成長
を行なわない限り、高品質のMBE成長層は得ら
れないという理由からである。通常、MBE装置
は超高真空を保つているため、このMBE装置中
で清浄にした半導体結晶表面を一度大気に晒して
しまうと、半導体結晶表面は酸化し、高品質の結
晶が得られなくなる。従つて、パターニングは
MBE装置の中で行ない、大気に晒した状態で半
導体結晶表面にパターニングは行なわれていな
い。しかし、MBE装置は、超高真空装置であり、
半導体結晶表面に微小なパターニングを行なうに
は非常に煩雑な操作が必要である。さらに、IC
やLSIの製造工程においては一度のパターニング
の工程のみならず、その上に二度、三度の微小で
複雑なパターニングを行なう必要がある。現在、
必要とされている高性能な電子デバイスを実現す
るために、このようなパターニングに対する要望
は大きい。しかしこのような二度、三度の微小で
複雑なパターニングの工程を従来のMBE装置内
で行なうことは不可能に近い。
ターニングは、MBE装置内において行なわれて
きた。それは、MBE装置内で基板となる結晶の
表面を清浄にした状態のまま引き続きMBE成長
を行なわない限り、高品質のMBE成長層は得ら
れないという理由からである。通常、MBE装置
は超高真空を保つているため、このMBE装置中
で清浄にした半導体結晶表面を一度大気に晒して
しまうと、半導体結晶表面は酸化し、高品質の結
晶が得られなくなる。従つて、パターニングは
MBE装置の中で行ない、大気に晒した状態で半
導体結晶表面にパターニングは行なわれていな
い。しかし、MBE装置は、超高真空装置であり、
半導体結晶表面に微小なパターニングを行なうに
は非常に煩雑な操作が必要である。さらに、IC
やLSIの製造工程においては一度のパターニング
の工程のみならず、その上に二度、三度の微小で
複雑なパターニングを行なう必要がある。現在、
必要とされている高性能な電子デバイスを実現す
るために、このようなパターニングに対する要望
は大きい。しかしこのような二度、三度の微小で
複雑なパターニングの工程を従来のMBE装置内
で行なうことは不可能に近い。
そこで、従来の電子デバイス作製で行なわれて
きたリソグラフイ工程を用いたパターニングや、
電子ビーム露光、Ｘ線露光などによるパターニン
グを行なつた後に、MBE装置内でMBE成長を行
なうことが考えられる。その場合には、外部での
処理でパターン化された半導体結晶の表面は汚れ
やすいので、MBE装置内でクリーニング、例え
ばサーマルフラツシユクリーニングを行なつて、
結晶表面の酸化物や汚染物質を熱離脱させること
が考えられる。しかし、かかるMBE装置内のク
リーニングは不十分であつて、熱離脱するもの以
外はすべて基板とエピタキシー結晶との界面に埋
め込まれてしまい、界面準位が多い。
きたリソグラフイ工程を用いたパターニングや、
電子ビーム露光、Ｘ線露光などによるパターニン
グを行なつた後に、MBE装置内でMBE成長を行
なうことが考えられる。その場合には、外部での
処理でパターン化された半導体結晶の表面は汚れ
やすいので、MBE装置内でクリーニング、例え
ばサーマルフラツシユクリーニングを行なつて、
結晶表面の酸化物や汚染物質を熱離脱させること
が考えられる。しかし、かかるMBE装置内のク
リーニングは不十分であつて、熱離脱するもの以
外はすべて基板とエピタキシー結晶との界面に埋
め込まれてしまい、界面準位が多い。
すなわち、MBE結晶成長法では、結晶成長を
中断した界面に界面変成層が形成され、例えば
GaAsの場合にはこの界面変成層はキヤリア涸渇
（デプレシヨン）層となり、結晶の電気的特性、
特に界面に垂直な電子の流れに対して悪影響を及
ぼす。
中断した界面に界面変成層が形成され、例えば
GaAsの場合にはこの界面変成層はキヤリア涸渇
（デプレシヨン）層となり、結晶の電気的特性、
特に界面に垂直な電子の流れに対して悪影響を及
ぼす。
さらに、GaAs層やAlxGa1-xAs層のMBE成長
表面上に砒素膜を真空蒸着などによつて形成する
ことにより、結晶表面が空気中で酸化されないよ
うに保護することは、S.P.Kowalczyk et al.に
よる“Protection of molecular beam epitaxy
grown AlxGa1-xAs epilayers during ambient
transfer”（J.Vac.Sci−Technol、19(2)、Jul.／
Alg.1981、pp.255−256）に述べられている。
表面上に砒素膜を真空蒸着などによつて形成する
ことにより、結晶表面が空気中で酸化されないよ
うに保護することは、S.P.Kowalczyk et al.に
よる“Protection of molecular beam epitaxy
grown AlxGa1-xAs epilayers during ambient
transfer”（J.Vac.Sci−Technol、19(2)、Jul.／
Alg.1981、pp.255−256）に述べられている。
しかし、この文献による結晶表面上の酸化物に
対する感度は％オーダーであり、さらにまた、今
問題にしている界面変成層の界面準位密度が結晶
表面のボンド数のppmオーダーであること、およ
び空気中での酸化に起因して界面変成層が形成さ
れるのか否か断定できないなどを考慮すると、砒
素保護膜によつて界面変成層の形成を阻止できる
のか否かは上記文献からは不明である。さらにま
た、上記文献では砒素保護膜を形成した結晶上に
その砒素保護膜を除去して後に結晶の再成長を行
なうことができるかについての検討は加えられて
いない。
対する感度は％オーダーであり、さらにまた、今
問題にしている界面変成層の界面準位密度が結晶
表面のボンド数のppmオーダーであること、およ
び空気中での酸化に起因して界面変成層が形成さ
れるのか否か断定できないなどを考慮すると、砒
素保護膜によつて界面変成層の形成を阻止できる
のか否かは上記文献からは不明である。さらにま
た、上記文献では砒素保護膜を形成した結晶上に
その砒素保護膜を除去して後に結晶の再成長を行
なうことができるかについての検討は加えられて
いない。
そこで、本発明者等は半導体単結晶にパターニ
ングを行ない、ついでMBE成長を行なうにあた
つて、砒素を付着させる処理について検討を加え
て、界面変成層が形成されることなく結晶の
MBE成長を行なうことのできるMBE成長法を開
発した。
ングを行ない、ついでMBE成長を行なうにあた
つて、砒素を付着させる処理について検討を加え
て、界面変成層が形成されることなく結晶の
MBE成長を行なうことのできるMBE成長法を開
発した。
すなわち、本発明は上記の問題点を解決するた
めになされたもので、従来の電子デバイス作製で
行なわれてきたリソグラフイ工程を用いたパター
ニングや、電子ビーム露光、Ｘ線露光などによる
パターニングを行なつた後においても、基板の半
導体結晶とMBE成長層間に界面準位を少なくし
たMBE成長を可能とする方法を提供することを
目的とするものである。
めになされたもので、従来の電子デバイス作製で
行なわれてきたリソグラフイ工程を用いたパター
ニングや、電子ビーム露光、Ｘ線露光などによる
パターニングを行なつた後においても、基板の半
導体結晶とMBE成長層間に界面準位を少なくし
たMBE成長を可能とする方法を提供することを
目的とするものである。
第１図は本発明のMBE成長法を説明するため
の図である。第１図ａは、表面を清浄にした半導
体結晶である。清浄表面を得るためには、通常用
いられているドライエツチング法、ケミカルエツ
チング法、スパツタエツチング法、サーマルクリ
ーニング法等が用いられる以外、MBE装置ある
いは気相成長装置、液相成長装置で一度エピタキ
シー成長を行なつた成長表面それ自身でもよい。
さらにすでにパターニングを施した半導体結晶を
上記方法で清浄にした表面でもよい。これらの清
浄表面を大気に晒すようなことなく、清浄に保つ
た状態のまま、砒素を固着させる。これが第１図
ｂの状態である。砒素を固着させるためには、半
導体結晶を低温にして、金属砒素を熱してAs4を
作り、これを蒸着してもよい。またこのAs4を灼
熱部を通すことによりAs2として蒸着してもよ
い。さらに、アルシン（AsH3）等の砒素化合物
ガスを熱分解して砒素を堆積させてもよい。以後
の工程では、必要とする電子デバイスに応じて要
求されるパターニングを行なう。一実施例を第１
図ｃ〜ｅに示す。第１図ｃに示すように砒素上に
ホトレジスト材料を塗布しパターンを焼きつけ、
同図ｄに示すようにエツチングを行つた後金属蒸
着を行ない、リフトオフ法によりホトレジスト材
料を剥がす。同図ｅに示すごとく金属が半導体結
晶に残る。その後MBE装置内に残つた砒素を同
図ｆに示すごとく加熱により蒸発させると、この
砒素が残つている部分は半導体結晶表面が清浄に
保たれており、再び半導体結晶表面を清浄にする
工程は必要でなくこの表面に直接エピタキシー成
長を行なうことができる。同図ｇにその状態を示
す。このとき金属表面上には多結晶が析出する
が、多結晶は一般に抵抗が高く、所望する電子デ
バイスの性能に影響を与えることはない。このよ
うな処理工程により、例えば金属を半導体結晶内
に埋め込んだパーミアブルトランジスタのような
電子デバイスの作成を容易に行なうことができ
る。また、所望する電子デバイスに応じて第１図
ｃ〜ｅの処理工程は適宜自由に変えることができ
る。本発明において必須なことは、再び結晶成長
を行なう部分には、成長の直前まで砒素が残つて
いることである。
の図である。第１図ａは、表面を清浄にした半導
体結晶である。清浄表面を得るためには、通常用
いられているドライエツチング法、ケミカルエツ
チング法、スパツタエツチング法、サーマルクリ
ーニング法等が用いられる以外、MBE装置ある
いは気相成長装置、液相成長装置で一度エピタキ
シー成長を行なつた成長表面それ自身でもよい。
さらにすでにパターニングを施した半導体結晶を
上記方法で清浄にした表面でもよい。これらの清
浄表面を大気に晒すようなことなく、清浄に保つ
た状態のまま、砒素を固着させる。これが第１図
ｂの状態である。砒素を固着させるためには、半
導体結晶を低温にして、金属砒素を熱してAs4を
作り、これを蒸着してもよい。またこのAs4を灼
熱部を通すことによりAs2として蒸着してもよ
い。さらに、アルシン（AsH3）等の砒素化合物
ガスを熱分解して砒素を堆積させてもよい。以後
の工程では、必要とする電子デバイスに応じて要
求されるパターニングを行なう。一実施例を第１
図ｃ〜ｅに示す。第１図ｃに示すように砒素上に
ホトレジスト材料を塗布しパターンを焼きつけ、
同図ｄに示すようにエツチングを行つた後金属蒸
着を行ない、リフトオフ法によりホトレジスト材
料を剥がす。同図ｅに示すごとく金属が半導体結
晶に残る。その後MBE装置内に残つた砒素を同
図ｆに示すごとく加熱により蒸発させると、この
砒素が残つている部分は半導体結晶表面が清浄に
保たれており、再び半導体結晶表面を清浄にする
工程は必要でなくこの表面に直接エピタキシー成
長を行なうことができる。同図ｇにその状態を示
す。このとき金属表面上には多結晶が析出する
が、多結晶は一般に抵抗が高く、所望する電子デ
バイスの性能に影響を与えることはない。このよ
うな処理工程により、例えば金属を半導体結晶内
に埋め込んだパーミアブルトランジスタのような
電子デバイスの作成を容易に行なうことができ
る。また、所望する電子デバイスに応じて第１図
ｃ〜ｅの処理工程は適宜自由に変えることができ
る。本発明において必須なことは、再び結晶成長
を行なう部分には、成長の直前まで砒素が残つて
いることである。
第２図ｂに示すように砒素と清浄表面の間に半
導体結晶の不純物添加材料を固着させるならば、
最終のMBE成長では選択的に不純物添加が行な
われた成長層を得ることができ、第２図ｇに示す
ような電極端子用の成長層を得ることができる。
半導体の不純物添加材料としては、例えばGaAs
−AlGaAs系の結晶であればｎ型としてスズ
（Sn）、シリコン（Si）、テルル（Te）、セレン
（Se）、イオウ（Ｓ）等またＰ型としてベリリウ
ム（Be）、マンガン（Mn）、亜鉛（Zn）等を用い
る。
導体結晶の不純物添加材料を固着させるならば、
最終のMBE成長では選択的に不純物添加が行な
われた成長層を得ることができ、第２図ｇに示す
ような電極端子用の成長層を得ることができる。
半導体の不純物添加材料としては、例えばGaAs
−AlGaAs系の結晶であればｎ型としてスズ
（Sn）、シリコン（Si）、テルル（Te）、セレン
（Se）、イオウ（Ｓ）等またＰ型としてベリリウ
ム（Be）、マンガン（Mn）、亜鉛（Zn）等を用い
る。
次に、砒素で被われていた清浄表面上に結晶成
長を行なつた場合と、砒素で被われていない場合
との比較の実測図を第４図に示す。第４図は結晶
の深さ方向に対する電子濃度の変化を表わしてい
る。第４図における線分Ａは半導体結晶として
GaAsを選び、清浄表面はMBE装置でMBE成長
を行なつた結晶の表面を選び、この清浄表面に砒
素を固着した後一度大気に晒し、再びMBE装置
によりMBE成長を行なつた場合の電子濃度の深
さ分布を表わすものである。同図における線分Ｂ
は砒素を固着させずに同様のことを行なつた場合
のものである。矢印の近くが清浄表面であつた部
分であり、矢印より左側が再成長層、右側が清浄
表面を作るために結晶成長を行なつた部分であ
る。砒素を固着せずに大気に晒し再びMBE成長
を行なつた場合は、電子濃度が界面近傍で大きく
減少している。しかし、砒素を固着した場合に
は、第４図における線分Ａに示すごとく、電子濃
度の減少はない。同図の線分Ｂのように電子濃度
が減少するのは、界面準位が多くなつているとい
う理由によるもので、電子デバイスを作製する上
では、オーミツク特性がとれなくなり、しかも、
特性にばらつきを生じるため不都合である。従つ
てパターニングのために、清浄表面を大気中に晒
す必要のある場合には、砒素でその表面を被う必
要がある。
長を行なつた場合と、砒素で被われていない場合
との比較の実測図を第４図に示す。第４図は結晶
の深さ方向に対する電子濃度の変化を表わしてい
る。第４図における線分Ａは半導体結晶として
GaAsを選び、清浄表面はMBE装置でMBE成長
を行なつた結晶の表面を選び、この清浄表面に砒
素を固着した後一度大気に晒し、再びMBE装置
によりMBE成長を行なつた場合の電子濃度の深
さ分布を表わすものである。同図における線分Ｂ
は砒素を固着させずに同様のことを行なつた場合
のものである。矢印の近くが清浄表面であつた部
分であり、矢印より左側が再成長層、右側が清浄
表面を作るために結晶成長を行なつた部分であ
る。砒素を固着せずに大気に晒し再びMBE成長
を行なつた場合は、電子濃度が界面近傍で大きく
減少している。しかし、砒素を固着した場合に
は、第４図における線分Ａに示すごとく、電子濃
度の減少はない。同図の線分Ｂのように電子濃度
が減少するのは、界面準位が多くなつているとい
う理由によるもので、電子デバイスを作製する上
では、オーミツク特性がとれなくなり、しかも、
特性にばらつきを生じるため不都合である。従つ
てパターニングのために、清浄表面を大気中に晒
す必要のある場合には、砒素でその表面を被う必
要がある。
次に本発明の応用例について説明する。不純物
添加材料と砒素が反応するような場合、あるい
は、不純物添加材料が砒素より蒸発しやすい場合
などには、半導体結晶の清浄表面を作る前に不純
物添加を行なつておき、結晶成長を行なつて清浄
表面を出し、砒素を固着し、第３図ａに示すよう
な状態にしておく。その上で、砒素を固着し第３
図ｂとする。電子デバイスに必要となるパターニ
ング工程である第３図ｃ〜ｅの各工程において不
純物添加部分を部分的に取り除いた後に再び
MBE成長を行なうことによつて選択的に不純物
を添加することができる。この状態を第３図ｇに
示す。第３図ｇは二端子のダイオードの構造とな
つている。第３図ｇの図中６に金属をつけるなら
ば電界効果トランジスタの構造となる。半導体結
晶がシリコンであり、不純物添加材料がカリウム
（Ga）、リン(p)である場合などにはこの方法が有
効である。
添加材料と砒素が反応するような場合、あるい
は、不純物添加材料が砒素より蒸発しやすい場合
などには、半導体結晶の清浄表面を作る前に不純
物添加を行なつておき、結晶成長を行なつて清浄
表面を出し、砒素を固着し、第３図ａに示すよう
な状態にしておく。その上で、砒素を固着し第３
図ｂとする。電子デバイスに必要となるパターニ
ング工程である第３図ｃ〜ｅの各工程において不
純物添加部分を部分的に取り除いた後に再び
MBE成長を行なうことによつて選択的に不純物
を添加することができる。この状態を第３図ｇに
示す。第３図ｇは二端子のダイオードの構造とな
つている。第３図ｇの図中６に金属をつけるなら
ば電界効果トランジスタの構造となる。半導体結
晶がシリコンであり、不純物添加材料がカリウム
（Ga）、リン(p)である場合などにはこの方法が有
効である。
以上説明したように、本発明は半導体結晶の清
浄表面に砒素を固着した後、電子デバイスに必要
とするパターニングを行ない、残つた砒素を蒸発
させてMBE成長を行なうことを基本工程として
いる。従つて、この基本工程を必要に応じて数回
行なうことにより、容易に３次元的な素子も作成
することが出来る。さらに、砒素と半導体の清浄
表面の間に半導体の不純物添加材料を固着させる
ことにより、選択的に不純物添加が行なわれた成
長層を得ることができるので、電子デバイスの作
製が非常に便利となる利点を存し、かつ種々のデ
バイスに利用することができる。従つて、今後の
半導体電子デバイス作製技術の分野に貢献すると
ころ大なるものがある。
浄表面に砒素を固着した後、電子デバイスに必要
とするパターニングを行ない、残つた砒素を蒸発
させてMBE成長を行なうことを基本工程として
いる。従つて、この基本工程を必要に応じて数回
行なうことにより、容易に３次元的な素子も作成
することが出来る。さらに、砒素と半導体の清浄
表面の間に半導体の不純物添加材料を固着させる
ことにより、選択的に不純物添加が行なわれた成
長層を得ることができるので、電子デバイスの作
製が非常に便利となる利点を存し、かつ種々のデ
バイスに利用することができる。従つて、今後の
半導体電子デバイス作製技術の分野に貢献すると
ころ大なるものがある。
第１図は本発明の分子線エピタキシー成長法を
説明するための図、第２図は本発明の一実施例を
説明するための図、第３図は本発明の応用例を説
明するための図、第４図は半導体結晶の清浄表面
に砒素を固着させた場合及び固着させない場合で
分子線エピタキシー成長を行なつた後の深さ方向
の電子濃度分布の実測図、図中１は表面を清浄に
した半導体結晶、２は砒素、３はホトレジスト、
４は金属、５は多結晶成長層、６は分子線エピタ
キシー成長層、７は不純物添加材料、８は不純物
添加が行なわれた分子線エピタキシー成長層、９
は不純物添加半導体結晶。
説明するための図、第２図は本発明の一実施例を
説明するための図、第３図は本発明の応用例を説
明するための図、第４図は半導体結晶の清浄表面
に砒素を固着させた場合及び固着させない場合で
分子線エピタキシー成長を行なつた後の深さ方向
の電子濃度分布の実測図、図中１は表面を清浄に
した半導体結晶、２は砒素、３はホトレジスト、
４は金属、５は多結晶成長層、６は分子線エピタ
キシー成長層、７は不純物添加材料、８は不純物
添加が行なわれた分子線エピタキシー成長層、９
は不純物添加半導体結晶。
Claims (1)
- 【特許請求の範囲】 １ 半導体結晶の清浄表面に砒素膜を付着させる
工程と、 前記砒素膜の付着している半導体結晶にパター
ニング処理を行う工程と、 パターニングされた半導体結晶を分子線エピタ
キシー装置に導入する工程と、 前記分子線エピタキシー装置内で前記パターニ
ングされた半導体結晶を加熱して、パターニング
処理後に残留している砒素膜の部分を除去する工
程と、 砒素膜の除去されたパターン化半導体結晶に対
して砒素を含む−族半導体結晶の分子線エピ
タキシー成長を行う工程と を具えたことを特徴とする分子線エピタキシー成
長法。 ２ 特許請求の範囲第１項記載の分子線エピタキ
シー成長法において、前記半導体結晶の清浄表面
に前記半導体結晶についての不純物添加材料の膜
を付着させ、その膜の上に前記砒素膜を形成する
ことを特徴とする分子線エピタキシー成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17661383A JPS6066810A (ja) | 1983-09-24 | 1983-09-24 | 分子線エピタキシ−成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17661383A JPS6066810A (ja) | 1983-09-24 | 1983-09-24 | 分子線エピタキシ−成長法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066810A JPS6066810A (ja) | 1985-04-17 |
| JPH0459768B2 true JPH0459768B2 (ja) | 1992-09-24 |
Family
ID=16016625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17661383A Granted JPS6066810A (ja) | 1983-09-24 | 1983-09-24 | 分子線エピタキシ−成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066810A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2743377B2 (ja) * | 1987-05-20 | 1998-04-22 | 日本電気株式会社 | 半導体薄膜の製造方法 |
| US4971928A (en) * | 1990-01-16 | 1990-11-20 | General Motors Corporation | Method of making a light emitting semiconductor having a rear reflecting surface |
| US5288657A (en) * | 1990-11-01 | 1994-02-22 | At&T Bell Laboratories | Device fabrication |
| JP2706369B2 (ja) * | 1990-11-26 | 1998-01-28 | シャープ株式会社 | 化合物半導体の成長方法及び半導体レーザの製造方法 |
-
1983
- 1983-09-24 JP JP17661383A patent/JPS6066810A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| J.VOC.SCI.TECHNL=1981 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6066810A (ja) | 1985-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700703A (en) | Method of fabricating buried control elements in semiconductor devices | |
| US5962883A (en) | Article comprising an oxide layer on a GaAs-based semiconductor body | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US4637129A (en) | Selective area III-V growth and lift-off using tungsten patterning | |
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| US2900286A (en) | Method of manufacturing semiconductive bodies | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4470192A (en) | Method of selected area doping of compound semiconductors | |
| US4757030A (en) | Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth | |
| JPH0459768B2 (ja) | ||
| US6271069B1 (en) | Method of making an article comprising an oxide layer on a GaAs-based semiconductor body | |
| EP0758143B1 (en) | Improved masking methods during semiconductor device fabrication | |
| JPS6362313A (ja) | 半導体装置の製造方法 | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| JP2004519837A (ja) | エピタキシャルウェハ装置 | |
| JPH0137847B2 (ja) | ||
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| EP0108910B1 (en) | Method of forming a passivated compound semiconductor substrate | |
| JPH03292743A (ja) | 電界効果トランジスタの製造方法 | |
| JP3541324B2 (ja) | 半導体装置の製造方法 | |
| JP2538965B2 (ja) | 化合物半導体の形成方法 | |
| Ghosh et al. | Use of Au/Te/Ni films for ohmic contact to GaAs | |
| JP2972230B2 (ja) | 接合構造 | |
| Kolodinski et al. | CoSi2/Si1-xGex interfaces for Schottky barrier infrared detectors with extended detection regime | |
| JPS6122872B2 (ja) |