JP2538965B2 - 化合物半導体の形成方法 - Google Patents
化合物半導体の形成方法Info
- Publication number
- JP2538965B2 JP2538965B2 JP63000802A JP80288A JP2538965B2 JP 2538965 B2 JP2538965 B2 JP 2538965B2 JP 63000802 A JP63000802 A JP 63000802A JP 80288 A JP80288 A JP 80288A JP 2538965 B2 JP2538965 B2 JP 2538965B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- compound semiconductor
- substrate
- erosion
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 150000001875 compounds Chemical class 0.000 title claims description 23
- 239000013078 crystal Substances 0.000 claims description 46
- 230000003628 erosive effect Effects 0.000 claims description 28
- 239000000126 substance Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 238000001704 evaporation Methods 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 description 18
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000011109 contamination Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000037230 mobility Effects 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 この発明の技術分野は、化合物型半導体材料を用い
て、極めて小型の半導体構造を形成することにある。こ
れらの材料で良く知られているものは、ガリウム砒素
等、周期表の第III族および第Ｖ族の元素からなるもの
である。
て、極めて小型の半導体構造を形成することにある。こ
れらの材料で良く知られているものは、ガリウム砒素
等、周期表の第III族および第Ｖ族の元素からなるもの
である。
B.従来技術 この種の半導体構造の寸法がサブミクロン領域に入る
と、電気的および光学的特性は、ますます構造を取り囲
む表面や界面の特性の影響を受けるようになる。従来の
製造技術によれば、製造操作の残渣に汚染された表面が
生じるか、または結晶が損傷される。これらはいずれ
も、デバイスがこのように小さいと、重大な欠陥とな
る。
と、電気的および光学的特性は、ますます構造を取り囲
む表面や界面の特性の影響を受けるようになる。従来の
製造技術によれば、製造操作の残渣に汚染された表面が
生じるか、または結晶が損傷される。これらはいずれ
も、デバイスがこのように小さいと、重大な欠陥とな
る。
サブミクロン寸法のデバイスを生産するには、一般に
間接寸法決定法が用いられる。この種の技術の一例は、
米国特許第4587709号明細書に記載された角度付き蒸発
およびエッチングあり、もつひとつの例は、米国特許第
4532698号明細書に記載された角度付き付着およびイオ
ン打込みである。
間接寸法決定法が用いられる。この種の技術の一例は、
米国特許第4587709号明細書に記載された角度付き蒸発
およびエッチングあり、もつひとつの例は、米国特許第
4532698号明細書に記載された角度付き付着およびイオ
ン打込みである。
C.発明が解決しようとする問題点 理解を容易にするため、現在使用されている製造技術
における欠点について以下に説明する。
における欠点について以下に説明する。
化合物半導体中のデバイス構造の侵食によらない横方
向の画定は、通常、キャリアを電気的に材料の特定部分
に閉じこめるためのパターン・ドーピングまたは材料の
ある部分を電気的に不活性にするためにパターン非晶質
化により行なわれる。代替方法として、キャリアを物理
的に閉じこめるため、エッチングも使用可能である。
向の画定は、通常、キャリアを電気的に材料の特定部分
に閉じこめるためのパターン・ドーピングまたは材料の
ある部分を電気的に不活性にするためにパターン非晶質
化により行なわれる。代替方法として、キャリアを物理
的に閉じこめるため、エッチングも使用可能である。
パターン・ドーピングと、イオン打込み技術により、
縁部が電気的に良好な領域が得られるが、これらの技術
は、パターニング中にドーピング、または非晶質化イオ
ンが横方向に拡散するため、比較的不精密またはぼやけ
た境界を形成する。このような境界は、１ミクロン未満
の超小型デバイス構造を製造する際、特に欠陥がある。
縁部が電気的に良好な領域が得られるが、これらの技術
は、パターニング中にドーピング、または非晶質化イオ
ンが横方向に拡散するため、比較的不精密またはぼやけ
た境界を形成する。このような境界は、１ミクロン未満
の超小型デバイス構造を製造する際、特に欠陥がある。
エッチングを使用すると、形成された境界が明確にな
る性質を有するため、非常に小型のサブミクロン型の構
造にまで応用できる可能性があるが、この方法は、従来
のパターニグ技術の制限により横方向の表面が比較的不
良になるという欠点を有する。
る性質を有するため、非常に小型のサブミクロン型の構
造にまで応用できる可能性があるが、この方法は、従来
のパターニグ技術の制限により横方向の表面が比較的不
良になるという欠点を有する。
化合物半導体表面の損傷と汚染はともに重要である
が、表面を空気に曝露するとその表面に汚染を生じるた
め、半導体材料のエッチング工程と、次の材料再成長に
より、得られた表面を保護する工程とを接続することに
より、通常の環境を受けない構造を生成することができ
る。これらの条件下で、エッチングおよび再成長のいず
れかまたは両方を行なった界面の品質は、極めて重要と
なる。
が、表面を空気に曝露するとその表面に汚染を生じるた
め、半導体材料のエッチング工程と、次の材料再成長に
より、得られた表面を保護する工程とを接続することに
より、通常の環境を受けない構造を生成することができ
る。これらの条件下で、エッチングおよび再成長のいず
れかまたは両方を行なった界面の品質は、極めて重要と
なる。
化合物半導体材料をエッチングする各種の従来の方法
と、便宜上説明のため湿式エッチング法と、乾式エッチ
ング法の２種類に分類する。これらはともに、マスクの
リソグラフィによるパターニングを行なった後、結晶の
保護されていない部分を選択的に除去する方法である。
と、便宜上説明のため湿式エッチング法と、乾式エッチ
ング法の２種類に分類する。これらはともに、マスクの
リソグラフィによるパターニングを行なった後、結晶の
保護されていない部分を選択的に除去する方法である。
化学的手段による半導体材料の湿式エッチングの一般
的方法は、材料表面における結合を破壊する比較的低エ
ネルギーの方法で、露出した表面より下の結晶は損傷し
ない。しかし、この方法は、得られた表面をエッチング
で使用する化学薬品と、中でエッチングを行なう空気ま
たは不活性気体の雰囲気との両方に露出する必要があ
る。化学薬品または環境からの残渣により、得られたパ
ターニングした表面が汚染され、次に汚染物質は、あと
の再成長により生成する界面中に捕捉される。汚染度が
十分高くなると、半導体のフェルミ準位がその界面で固
定され、至近の個所に電気的に不活性の材料領域を形成
する。汚染御が低い場合は、電子易動度が減少し、キャ
イアの捕捉が増大する。いずれも、１ミクロン未満の作
用面積を有する半導体デバイ構造には、重大な問題とな
る。
的方法は、材料表面における結合を破壊する比較的低エ
ネルギーの方法で、露出した表面より下の結晶は損傷し
ない。しかし、この方法は、得られた表面をエッチング
で使用する化学薬品と、中でエッチングを行なう空気ま
たは不活性気体の雰囲気との両方に露出する必要があ
る。化学薬品または環境からの残渣により、得られたパ
ターニングした表面が汚染され、次に汚染物質は、あと
の再成長により生成する界面中に捕捉される。汚染度が
十分高くなると、半導体のフェルミ準位がその界面で固
定され、至近の個所に電気的に不活性の材料領域を形成
する。汚染御が低い場合は、電子易動度が減少し、キャ
イアの捕捉が増大する。いずれも、１ミクロン未満の作
用面積を有する半導体デバイ構造には、重大な問題とな
る。
湿式エッチング法よりも汚染度の低いいくつかの従来
の乾式エッチング法があるが、これらは深部に到るまで
結晶がかなり損傷した表面を形成する。
の乾式エッチング法があるが、これらは深部に到るまで
結晶がかなり損傷した表面を形成する。
反応性イオン・エッチング（RIE）の技術は密閉した
チェンバ中で行なうことが可能で、続いてRIEが行なわ
れたチェンバを、真空移送によって分子線エピタキシ
（MBE）システムに接続することにより、エピタキシャ
ル再成長が行なわれる。このように、RIEは超高真空（U
HV）工程ではないが、パターニングした半導体の表面汚
染が湿式エッチングの場合と比較して、著しく減少する
のに十分低い真空度で行なうことができる。しかし、RI
Eはエッチングのために、通常100ないし2000電子ボルト
を使用して、結晶表面に強力な衝撃を与え、これによ
り、結晶表面より数百オングストロームに深さまで、著
しい結晶の点欠陥と、転位結晶損傷を生じる。これによ
って、半導体材料がサブミクロンのデバイスに使用でき
なくなるほど電気的品質が低下する。
チェンバ中で行なうことが可能で、続いてRIEが行なわ
れたチェンバを、真空移送によって分子線エピタキシ
（MBE）システムに接続することにより、エピタキシャ
ル再成長が行なわれる。このように、RIEは超高真空（U
HV）工程ではないが、パターニングした半導体の表面汚
染が湿式エッチングの場合と比較して、著しく減少する
のに十分低い真空度で行なうことができる。しかし、RI
Eはエッチングのために、通常100ないし2000電子ボルト
を使用して、結晶表面に強力な衝撃を与え、これによ
り、結晶表面より数百オングストロームに深さまで、著
しい結晶の点欠陥と、転位結晶損傷を生じる。これによ
って、半導体材料がサブミクロンのデバイスに使用でき
なくなるほど電気的品質が低下する。
イオン・ミリングは、RIEより高真空中で行なわれ、
したがってRIEよりも汚染が少ない。この方法は、次の
再成長のため、極端に汚染の少ない表面を生成するよう
に、密閉したチェンバ中で行なうことができるが、残念
ながら、この技術はさらに高いエネルギーを必要とする
ため、RIEよりも結晶の損傷度が高い。したがって、再
成長を含む横方向の表面と界面は、極めて汚染度を低く
することができるが、得られる結晶の損傷の空間的範囲
は、一般に反応性イオン・エッチングの場合より大き
く、この場合もサブミクロンの作用面積を有する半導体
デバイスでは、重大な問題を生じる。
したがってRIEよりも汚染が少ない。この方法は、次の
再成長のため、極端に汚染の少ない表面を生成するよう
に、密閉したチェンバ中で行なうことができるが、残念
ながら、この技術はさらに高いエネルギーを必要とする
ため、RIEよりも結晶の損傷度が高い。したがって、再
成長を含む横方向の表面と界面は、極めて汚染度を低く
することができるが、得られる結晶の損傷の空間的範囲
は、一般に反応性イオン・エッチングの場合より大き
く、この場合もサブミクロンの作用面積を有する半導体
デバイスでは、重大な問題を生じる。
レーザ誘導エッチング（LIE）の技術は、イオン・ミ
リングよりは汚染の傾向が大きい方法であるが、必要と
するエネルギーは低く、したがって結晶の損傷度が少な
い。大気圧より低い反応性ガス雰囲気を使用し、必要な
エネルギーは入射するレーザ光束により与えられる。こ
のエネルギーは、通常数電子ボルトであり、これは表面
近くに点欠陥を起こさせるのに十分なエネルギーであ
る。点欠陥による損傷は、アニーリングにより、半導体
結晶から大幅に除去することができる。しかし、この方
法はかなり等方性であるため、横方向界面は正確に画定
されない。
リングよりは汚染の傾向が大きい方法であるが、必要と
するエネルギーは低く、したがって結晶の損傷度が少な
い。大気圧より低い反応性ガス雰囲気を使用し、必要な
エネルギーは入射するレーザ光束により与えられる。こ
のエネルギーは、通常数電子ボルトであり、これは表面
近くに点欠陥を起こさせるのに十分なエネルギーであ
る。点欠陥による損傷は、アニーリングにより、半導体
結晶から大幅に除去することができる。しかし、この方
法はかなり等方性であるため、横方向界面は正確に画定
されない。
現在行なわれている技術の限界を考慮すると、エッチ
ング工程において、超高真空度に適合し、しかも低いエ
ネルギー、好ましくは１電子ボルト未満のエネルギーを
用いて、異方性エッチングを行ない、正確に画定された
水平および横方向表面を形成するための、サブミクロン
用途に最適なパターニング技術を提供する必要がある。
ング工程において、超高真空度に適合し、しかも低いエ
ネルギー、好ましくは１電子ボルト未満のエネルギーを
用いて、異方性エッチングを行ない、正確に画定された
水平および横方向表面を形成するための、サブミクロン
用途に最適なパターニング技術を提供する必要がある。
D.問題点を解決するための手段 この発明によれば、結晶配向とともに、処理および環
境条件を選択することにより、ある種の化合物半導体の
結晶を、一定の汚染のない環境中で、蒸発化学侵食を行
ない、次いで必要に応じて同一の、または他の材料を再
成長させ、最小の熱的、平面的、結晶的応力および損傷
状態でサブミクロン寸法のデバイスを製造することがで
きる。
境条件を選択することにより、ある種の化合物半導体の
結晶を、一定の汚染のない環境中で、蒸発化学侵食を行
ない、次いで必要に応じて同一の、または他の材料を再
成長させ、最小の熱的、平面的、結晶的応力および損傷
状態でサブミクロン寸法のデバイスを製造することがで
きる。
蒸発化学侵食（vapor chemical erosion）は、昇華に
類似した非損傷的な操作により、化合物半導体結晶のデ
バイス寸法の領域を除去する。これは結晶配向によって
異なる速度で進行し、半導体結晶が同一環境で、最小厚
みで平坦化するように再成長できるようにする。
類似した非損傷的な操作により、化合物半導体結晶のデ
バイス寸法の領域を除去する。これは結晶配向によって
異なる速度で進行し、半導体結晶が同一環境で、最小厚
みで平坦化するように再成長できるようにする。
化合物半導体材料は２種類以上の元素からなり、化合
物を構成する１つの元素は、他の成分の蒸気圧より高い
蒸気圧を有し、かつ各成分は、成分を混合した場合の融
点より低い融点を有するものである。このため、与えら
れた温度における侵食速度は、揮発性が最も低い元素の
蒸発速度により限定される。たとえば、ガリウム砒素中
のガリウムである。GaAs、InP、AlAs、InAs、GaP、AlP
およびこれらの２元化合物の合金、たとえばGaInAsPな
どの化合物半導体は、これらの必要条件を満足するが、
反対にZnSeは条件を満足しない。この種の化合物半導体
の結晶は、揮発性のより高い元素を抑制する能力が存在
すると、高真空の汚染源のない環境下で、局部的に侵食
され、次に同じ環境中で必要に応じて再成長する。揮発
性のより高い元素の抑制能力により、揮発性のより低い
元素の凝集（agglomeration）が防止され、精密な侵食
が行なわれる。侵食は、最小のエネルギーすなわち侵食
される表面から原子を除去するのに十分でしかもバルク
の結晶損傷を生じないような熱エネルギーにより行なわ
れる。抑制能力は、揮発性のより高い成分の十分過度の
圧力により得られる。過度の圧力は、表面上に揮発性の
より低い元素が凝集するのを防ぐのに十分な範囲内にあ
り、その最大値は、除去を根本的に抑制するのに十分な
値である。
物を構成する１つの元素は、他の成分の蒸気圧より高い
蒸気圧を有し、かつ各成分は、成分を混合した場合の融
点より低い融点を有するものである。このため、与えら
れた温度における侵食速度は、揮発性が最も低い元素の
蒸発速度により限定される。たとえば、ガリウム砒素中
のガリウムである。GaAs、InP、AlAs、InAs、GaP、AlP
およびこれらの２元化合物の合金、たとえばGaInAsPな
どの化合物半導体は、これらの必要条件を満足するが、
反対にZnSeは条件を満足しない。この種の化合物半導体
の結晶は、揮発性のより高い元素を抑制する能力が存在
すると、高真空の汚染源のない環境下で、局部的に侵食
され、次に同じ環境中で必要に応じて再成長する。揮発
性のより高い元素の抑制能力により、揮発性のより低い
元素の凝集（agglomeration）が防止され、精密な侵食
が行なわれる。侵食は、最小のエネルギーすなわち侵食
される表面から原子を除去するのに十分でしかもバルク
の結晶損傷を生じないような熱エネルギーにより行なわ
れる。抑制能力は、揮発性のより高い成分の十分過度の
圧力により得られる。過度の圧力は、表面上に揮発性の
より低い元素が凝集するのを防ぐのに十分な範囲内にあ
り、その最大値は、除去を根本的に抑制するのに十分な
値である。
侵食工程を完全に防止するには、所要の表面部分を、
侵食温度で熱的、化学的に安定なマスキング剤で被覆す
る。
侵食温度で熱的、化学的に安定なマスキング剤で被覆す
る。
この発明によれば、結晶をマスキングし、エネルギー
を通常熱の形で与える。使用する温度は、十分な数の揮
発性のより低い元素の表面原子に、結合エネルギーより
も大きなエネルギーを与えて、蒸発を起こさせるのに十
分な温度である。一方、揮発性のより高い成分に加える
圧力は、揮発性のより低い元素の凝集、すなわち小滴の
形に結合することを防ぐ。必要に応じて、同じ環境内
で、分子線エピタキシ法により、再成長が容易に行なわ
れる。
を通常熱の形で与える。使用する温度は、十分な数の揮
発性のより低い元素の表面原子に、結合エネルギーより
も大きなエネルギーを与えて、蒸発を起こさせるのに十
分な温度である。一方、揮発性のより高い成分に加える
圧力は、揮発性のより低い元素の凝集、すなわち小滴の
形に結合することを防ぐ。必要に応じて、同じ環境内
で、分子線エピタキシ法により、再成長が容易に行なわ
れる。
製造中の構造では、材料の変更および結晶方向を用い
て、侵食停止機能として作用する侵食結晶面における結
合エネルギー状態を高めることができる。
て、侵食停止機能として作用する侵食結晶面における結
合エネルギー状態を高めることができる。
E.実施例 この発明は、広範囲に研究されている半導体材料であ
るGaAsについて説明するが、当技術に熟達した者にとっ
て、この発明の原理は、容易に他の材料に転換すること
ができることは容易に理解される。
るGaAsについて説明するが、当技術に熟達した者にとっ
て、この発明の原理は、容易に他の材料に転換すること
ができることは容易に理解される。
第１図を参照すると、二元化合物半導体ABの温度、組
成、および液固平衡の状態図が示されている。ＡをGa、
ＢをAs、組成分ABをGaAsと考えると、AsのほうがGaより
融点が高く、化合物の融点が最も高い。
成、および液固平衡の状態図が示されている。ＡをGa、
ＢをAs、組成分ABをGaAsと考えると、AsのほうがGaより
融点が高く、化合物の融点が最も高い。
第２図を参照すると、化合物の成分元素の圧力間の相
互関係と、これらの圧力により、蒸発速度がどのように
制限されるかを示す関連状態図が示されている。第２図
中の線は、この系が液体、蒸気、固体の３相平衡状態に
あるときの、成分元素の圧力・温度関係を表わす。
互関係と、これらの圧力により、蒸発速度がどのように
制限されるかを示す関連状態図が示されている。第２図
中の線は、この系が液体、蒸気、固体の３相平衡状態に
あるときの、成分元素の圧力・温度関係を表わす。
GaAsの例では、１本の線はGaのものであり、もう１本
の線はAsのものである。たとえば点線で示すようにGaAs
の温度をたとえば700℃とすると、揮発性のより高い元
素（HVE）（As）の過圧の範囲ABCがあり、これは揮発性
がより低い元素（LVE）（Ga）の過圧Ａ′Ｂ′Ｃ′に相
当する。所要の動作抑制能力は点ＡとＣとの間、例に用
いた温度ではＢで示されたところにあり、点ＡとＣは含
まれない。
の線はAsのものである。たとえば点線で示すようにGaAs
の温度をたとえば700℃とすると、揮発性のより高い元
素（HVE）（As）の過圧の範囲ABCがあり、これは揮発性
がより低い元素（LVE）（Ga）の過圧Ａ′Ｂ′Ｃ′に相
当する。所要の動作抑制能力は点ＡとＣとの間、例に用
いた温度ではＢで示されたところにあり、点ＡとＣは含
まれない。
次に第３図を参照すると、この発明の蒸発化学侵食の
ための装置のチェンバの必要条件を示す略図が示されて
いる。第３図で、チェンバ１は、まずポート２およびバ
ルブ３を介して、真空ポンプにより約10-5トルに減圧し
た後ポート４およびバルブ５を介して、さらに真空ポン
プにより約10-9以下の高真空に減圧する。蒸発化学侵食
可能な結晶６を、加熱用部材７の上に置く。揮発性より
高い成分の揮発性を制御するため、特別の元素揮発性抑
制手段が設けられている。この手段は、結晶６の表面上
における成分原子の凝集を防止するのに十分なほど高
く、しかも結晶の表面上に堆積を生じないように、揮発
性のより低い原子を逸散させるのに十分なほど低い、狭
い範囲で、化合物の所望の元素の過圧を制御可能に導入
することのできる分子線エピタキシに用いられる種類の
分子線８として示されており、このため侵食が円滑に進
行する。結晶の挿入および取出し手段は、バルブ10を有
するポート９として示されている。
ための装置のチェンバの必要条件を示す略図が示されて
いる。第３図で、チェンバ１は、まずポート２およびバ
ルブ３を介して、真空ポンプにより約10-5トルに減圧し
た後ポート４およびバルブ５を介して、さらに真空ポン
プにより約10-9以下の高真空に減圧する。蒸発化学侵食
可能な結晶６を、加熱用部材７の上に置く。揮発性より
高い成分の揮発性を制御するため、特別の元素揮発性抑
制手段が設けられている。この手段は、結晶６の表面上
における成分原子の凝集を防止するのに十分なほど高
く、しかも結晶の表面上に堆積を生じないように、揮発
性のより低い原子を逸散させるのに十分なほど低い、狭
い範囲で、化合物の所望の元素の過圧を制御可能に導入
することのできる分子線エピタキシに用いられる種類の
分子線８として示されており、このため侵食が円滑に進
行する。結晶の挿入および取出し手段は、バルブ10を有
するポート９として示されている。
次に、第４図を参照すると、完全な柔軟性を有するい
くつかの製造操作がすべて制御可能な環境内で行なうこ
とのできる装置の略図が示されている。侵食された表面
の汚染を防止するため、各操作中および各操作間の移動
中に、厳密に制御された環境を必要とする。この条件
は、すべての操作を同一の真空装置中で行なうことによ
り満足される。
くつかの製造操作がすべて制御可能な環境内で行なうこ
とのできる装置の略図が示されている。侵食された表面
の汚染を防止するため、各操作中および各操作間の移動
中に、厳密に制御された環境を必要とする。この条件
は、すべての操作を同一の真空装置中で行なうことによ
り満足される。
第４図で、装置には、中央通路12の一端に、真空を破
らずに半導体結晶を導入し、操作位置から操作位置へと
移動させるための中央ロード・ロック・チェンバが設け
られている。要素13は、標準の分子線エピタキシ・チェ
ンバである。要素14はマスク、レジスト、接点、導体等
を付着させるような操作のための付着チェンバである。
要素15は、多少の損傷を生じることがあっても、特に不
浸透性のマスキング材料に有用な、反応性イオン・エッ
チング（RIE）チェンバである。要素16は、第３図に関
連して説明した種類の蒸発化学侵食チェンバである。要
素13、14、15および16はすべて、真空を破らずに、半導
体製造工程中に、工作物が反復して選択した場所13〜16
へ移動できるように、中央通路12に接続されている。
らずに半導体結晶を導入し、操作位置から操作位置へと
移動させるための中央ロード・ロック・チェンバが設け
られている。要素13は、標準の分子線エピタキシ・チェ
ンバである。要素14はマスク、レジスト、接点、導体等
を付着させるような操作のための付着チェンバである。
要素15は、多少の損傷を生じることがあっても、特に不
浸透性のマスキング材料に有用な、反応性イオン・エッ
チング（RIE）チェンバである。要素16は、第３図に関
連して説明した種類の蒸発化学侵食チェンバである。要
素13、14、15および16はすべて、真空を破らずに、半導
体製造工程中に、工作物が反復して選択した場所13〜16
へ移動できるように、中央通路12に接続されている。
次に第５図を参照すると、この発明による蒸発化学侵
食により形成した結晶面と再成長を有する構造の断面が
示されている。第５図では、付着チェンバ14で、蒸発侵
食可能な化合物結晶21の元の表面上に、窒化シリコンま
たは他の比較的不浸透性のマスク20がパターンに従って
付着している。結晶21は、層22を形成するためにチェン
バ13中で分子線エピタキシにより成長させたものであ
り、将来のデバイスに有用な種々の導電型と移動度を有
する。この構造は、第５図に示すように、チェンバ16中
で蒸発化学侵食工程にかけられ、GaAsの場合では、表面
23の100結晶面に沿って侵食は急速に進行するが、同時
に横方向の表面24では、011または111結晶面のため侵食
速度は低く、表面24はマスク20の下がアンダーカットに
なり、表面23に対して垂直でなくなる。
食により形成した結晶面と再成長を有する構造の断面が
示されている。第５図では、付着チェンバ14で、蒸発侵
食可能な化合物結晶21の元の表面上に、窒化シリコンま
たは他の比較的不浸透性のマスク20がパターンに従って
付着している。結晶21は、層22を形成するためにチェン
バ13中で分子線エピタキシにより成長させたものであ
り、将来のデバイスに有用な種々の導電型と移動度を有
する。この構造は、第５図に示すように、チェンバ16中
で蒸発化学侵食工程にかけられ、GaAsの場合では、表面
23の100結晶面に沿って侵食は急速に進行するが、同時
に横方向の表面24では、011または111結晶面のため侵食
速度は低く、表面24はマスク20の下がアンダーカットに
なり、表面23に対して垂直でなくなる。
表面23と24の与えられた時間での侵食の進行度の差
は、サブミクロンの距離であり、表面23と24の結晶品質
はチェンバ13中で同じ真空度で再成長領域25が形成でき
るほど完成なものであり、再成長領域25はこの技術で望
ましいいかなるデバイス特性を有するようにも形成する
ことができる。
は、サブミクロンの距離であり、表面23と24の結晶品質
はチェンバ13中で同じ真空度で再成長領域25が形成でき
るほど完成なものであり、再成長領域25はこの技術で望
ましいいかなるデバイス特性を有するようにも形成する
ことができる。
次に第６、７、８および９図を参照すると、この発明
による電界効果トランジスタの製造における工程と最終
の構造が示されている。
による電界効果トランジスタの製造における工程と最終
の構造が示されている。
第６図を参照すると、領域31および32の形状で付着さ
せた、たとえば窒化シリコンの、蒸発化学侵食に耐える
マスクが、GaAs結晶30に形成される。GaAs結晶の露出表
面33が、急速侵食により100結晶面を形成するように選
択される。
せた、たとえば窒化シリコンの、蒸発化学侵食に耐える
マスクが、GaAs結晶30に形成される。GaAs結晶の露出表
面33が、急速侵食により100結晶面を形成するように選
択される。
次に第７図を参照すると、露出した平面が表面34およ
び35上の111面のみになるまで、垂直方向には100面方向
に、横方向にはマスク要素31および32の縁部の下に進行
した結晶30の蒸発化学侵食が示されている。この面は原
子結合エネルギーが高く、侵食が停止する。マスク要素
31および32の反対側には、111面36および37が示されて
いる。
び35上の111面のみになるまで、垂直方向には100面方向
に、横方向にはマスク要素31および32の縁部の下に進行
した結晶30の蒸発化学侵食が示されている。この面は原
子結合エネルギーが高く、侵食が停止する。マスク要素
31および32の反対側には、111面36および37が示されて
いる。
次に第８図を参照すると、結晶30は次に再成長させら
れる。結晶を真空中に保つことによって、環境を妨害す
ることなく、表面34および35上に分子線エピタキシャル
成長38が行なわれる。
れる。結晶を真空中に保つことによって、環境を妨害す
ることなく、表面34および35上に分子線エピタキシャル
成長38が行なわれる。
半導体再成長領域38は、表面34および35上にエピタキ
シャル成長し、主として２つのマスク31と32の間の侵食
された部分を埋める。領域38中の線は、領域38が開口部
を埋めるにつれて、生成する100結晶面の層を示すため
に描いたものである。
シャル成長し、主として２つのマスク31と32の間の侵食
された部分を埋める。領域38中の線は、領域38が開口部
を埋めるにつれて、生成する100結晶面の層を示すため
に描いたものである。
次に第９図を参照すると、第８図の構造に電界効果ト
ランジスタとして使用するための回路電極が設けられ
る。マスク31および32は除去され、チャネルとして表面
に隣接する領域38の部分を使用する電界効果トランジス
タのソースおよびドレイン電極として作用する金属接点
40および41と交換し、その上にゲート金属42を取り付け
る。
ランジスタとして使用するための回路電極が設けられ
る。マスク31および32は除去され、チャネルとして表面
に隣接する領域38の部分を使用する電界効果トランジス
タのソースおよびドレイン電極として作用する金属接点
40および41と交換し、その上にゲート金属42を取り付け
る。
この発明の技術は横方向ヘテロ接合バイポーラ・トラ
ジスタの略図を示す第10図で示すように、限定されない
構造上の柔軟性を与える。第10図の構造では、基板50上
に、GaAlAs等の結晶学的に適合する一般的に高いバンド
ギャップ材料の分離層が形成される。この層は高い結合
エネルギーを有し、蒸発化学侵食を停止させる。元の結
晶は、ｐ＋導電型の層52、半絶縁材料層53、ｎ＋導電型
層54および半絶縁材料層55の一連の層からなる。層55の
上には、蒸発化学侵食マスク56がパターニングにより形
成され、蒸発化学侵食が結晶を侵食して、マクス56に対
してアンダーカットとなった、傾斜した界面57を形成す
るために用いられる。説明を容易にするため、界面57を
侵食停止層51まで点線で延長する。ただし、再成長時に
界面57の点線部分は消失する。次に再成長により界面58
を形成する。層52の部分と、界面57および58の間の部分
を含むこの再成長領域は、トランジスタのベースである
ため、再成長条件は適当なドーピングを行なうように選
択される。次に、領域59および60をさらに再成長させる
ことにより、所要のエミッタ・ドーピング水準が得られ
る。得られた構造は、ベース領域の接点として作用する
ｐ＋導電型の層52を有し、コレクタとして作用する層54
の近傍の界面57および58の間の領域がベースとなる。
ジスタの略図を示す第10図で示すように、限定されない
構造上の柔軟性を与える。第10図の構造では、基板50上
に、GaAlAs等の結晶学的に適合する一般的に高いバンド
ギャップ材料の分離層が形成される。この層は高い結合
エネルギーを有し、蒸発化学侵食を停止させる。元の結
晶は、ｐ＋導電型の層52、半絶縁材料層53、ｎ＋導電型
層54および半絶縁材料層55の一連の層からなる。層55の
上には、蒸発化学侵食マスク56がパターニングにより形
成され、蒸発化学侵食が結晶を侵食して、マクス56に対
してアンダーカットとなった、傾斜した界面57を形成す
るために用いられる。説明を容易にするため、界面57を
侵食停止層51まで点線で延長する。ただし、再成長時に
界面57の点線部分は消失する。次に再成長により界面58
を形成する。層52の部分と、界面57および58の間の部分
を含むこの再成長領域は、トランジスタのベースである
ため、再成長条件は適当なドーピングを行なうように選
択される。次に、領域59および60をさらに再成長させる
ことにより、所要のエミッタ・ドーピング水準が得られ
る。得られた構造は、ベース領域の接点として作用する
ｐ＋導電型の層52を有し、コレクタとして作用する層54
の近傍の界面57および58の間の領域がベースとなる。
エミッタの幅は、サブミクロン型デバイスにおいて容
易に制御可能な寸法であるｎ＋エミッタ層54の厚みによ
り決り、ベースの厚みはこれも容易に制御できるサブミ
クロン寸法である界面57と58の間隔に等しくなる。
易に制御可能な寸法であるｎ＋エミッタ層54の厚みによ
り決り、ベースの厚みはこれも容易に制御できるサブミ
クロン寸法である界面57と58の間隔に等しくなる。
コレクタ61、ベース62およびエミッタ63への電気的接
点が回路に形成される。
点が回路に形成される。
このように、この発明によれば、結晶および環境露出
による損傷が全く無い、サブミクロン分解リソグラフィ
技術が不必要な各種のサブミクロン寸法の構造を製造す
る能力が得られることが明らかである。
による損傷が全く無い、サブミクロン分解リソグラフィ
技術が不必要な各種のサブミクロン寸法の構造を製造す
る能力が得られることが明らかである。
第９図の構造では、100結晶面のGaAsウェーハを、厚
みが50nmのケイ化タングステンの層でマスキングし、次
にこの層を、再成長チャネルとゲート領域のための１ミ
クロンの孔を開くためにパターニングする。次にこの構
造を１時間715℃に加熱する。これは0.1eVと、好ましい
操作では、3.5×10-6トルの相当圧力の砒素の超過圧力
に相当するが、10×10-5までの変更が許容される。これ
により、第７図に示すように、111の結晶面で終了する
深さ0.7ミクロン台のＶ字型のチャンネルが形成され
る。
みが50nmのケイ化タングステンの層でマスキングし、次
にこの層を、再成長チャネルとゲート領域のための１ミ
クロンの孔を開くためにパターニングする。次にこの構
造を１時間715℃に加熱する。これは0.1eVと、好ましい
操作では、3.5×10-6トルの相当圧力の砒素の超過圧力
に相当するが、10×10-5までの変更が許容される。これ
により、第７図に示すように、111の結晶面で終了する
深さ0.7ミクロン台のＶ字型のチャンネルが形成され
る。
次にこの構造を、第８図に示すように600℃で再成長
させると、１時間当り約１ミクロンの再成長が起こる。
111面を露出し、再成長温度が十分に高い場合、再成長
は100面に優先的に生じる。
させると、１時間当り約１ミクロンの再成長が起こる。
111面を露出し、再成長温度が十分に高い場合、再成長
は100面に優先的に生じる。
マスクはオーミック接点に交換し、再成長した領域上
にゲート接点を設ける。上に述べたものは、サブミクロ
ン構造の製造技術であり、揮発性のより低い元素に耐凝
集性と侵食速度を制限する能力を与えるため、揮発性の
より高い元素を抑制することによる化合物結晶の蒸発化
学侵食のための条件が設定される。
にゲート接点を設ける。上に述べたものは、サブミクロ
ン構造の製造技術であり、揮発性のより低い元素に耐凝
集性と侵食速度を制限する能力を与えるため、揮発性の
より高い元素を抑制することによる化合物結晶の蒸発化
学侵食のための条件が設定される。
F.発明の効果 本発明を用いれば、界面に汚染不純物や結晶損傷のな
い形状パターンを作成できるので、特にサブミクロン寸
法のデバイスの作成に有利である。
い形状パターンを作成できるので、特にサブミクロン寸
法のデバイスの作成に有利である。
第１図は、化学的に蒸発侵食可能な化合物半導体の概略
状態図、第２図は、化合物半導体のもうひとつの概略状
態図で、線により固・液・気・平衡状態における蒸気圧
と温度の相互間系を示すもの、第３図は蒸発化学侵食チ
ェンバの略図、第４図は、蒸発化学侵食および再成長を
使用した一定の環境で製造された半導体構造に機能を与
える装置の略図、第５図は、交差する結晶面を示す多層
構造の断面図、第６、７、８、９図は、この発明による
電解効果トランジスタ製造工程におけるマスクを用いた
デバイスの侵食と再成長の過程を示す略図、第10図は、
この発明により製造する側方へテロ接合バイポーラ・ト
ランジスタの略図である。
状態図、第２図は、化合物半導体のもうひとつの概略状
態図で、線により固・液・気・平衡状態における蒸気圧
と温度の相互間系を示すもの、第３図は蒸発化学侵食チ
ェンバの略図、第４図は、蒸発化学侵食および再成長を
使用した一定の環境で製造された半導体構造に機能を与
える装置の略図、第５図は、交差する結晶面を示す多層
構造の断面図、第６、７、８、９図は、この発明による
電解効果トランジスタ製造工程におけるマスクを用いた
デバイスの侵食と再成長の過程を示す略図、第10図は、
この発明により製造する側方へテロ接合バイポーラ・ト
ランジスタの略図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョージ・ディビッド・ペティット アメリカ合衆国ニューヨーク州マホパッ ク、オースティン・ロード（番地なし) (72)発明者 アラン・クラーク・ウォーリン アメリカ合衆国ニューヨーク州ピークス キル、アパートメント７エイ、オーバー ロック・アヴェニュー150番地 (72)発明者 ジェリー・マック・ファーソン・ウーダ ル アメリカ合衆国ニューヨーク州ベッドフ ォード・ヒルズ、チェリー・ストリート 336番地 (56)参考文献 特開 昭59−108385（ＪＰ，Ａ) 特開 昭59−218690（ＪＰ，Ａ) 特開 昭61−288429（ＪＰ，Ａ) 特開 昭62−255948（ＪＰ，Ａ)
Claims (2)
- 【請求項１】一定の結晶配向表面を持つ化合物半導体基
板を用意するステップと、 上記基板表面が露出され上記基板の水平方向よりも垂直
方向により速く侵食されて得られる面が交差する線と平
行に縁部が並ぶようかつ下部の一部がアンダーカットさ
れるよう上記基板表面上にマスクを配置するステップ
と、 上記基板の水平方向よりも垂直方向により速く侵食され
て得られる面がＶ型チャネルの少なくとも一部分を形成
するよう、上記露出された基板表面に蒸発化学侵食によ
る異方性エッチングを行うステップと、 上記マスクを除去せずに上記Ｖ型チャネル部分に、分子
線エピタキシ法により半導体物質のエピタキシャル層を
上記一定の結晶配向を持つように再成長させるステップ
と、 を含む化合物半導体の形成方法。 - 【請求項２】上記蒸発化学侵食による異方性エッチング
を行うステップが、上記化合物半導体の揮発性が最も高
い元素の過圧中で行われる請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1246387A | 1987-02-09 | 1987-02-09 | |
| US012463 | 1987-02-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63202916A JPS63202916A (ja) | 1988-08-22 |
| JP2538965B2 true JP2538965B2 (ja) | 1996-10-02 |
Family
ID=21755091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63000802A Expired - Lifetime JP2538965B2 (ja) | 1987-02-09 | 1988-01-07 | 化合物半導体の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0278290A3 (ja) |
| JP (1) | JP2538965B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108385A (ja) * | 1982-12-14 | 1984-06-22 | Nec Corp | 光半導体装置 |
| DE3371140D1 (en) * | 1982-12-16 | 1987-05-27 | Fujitsu Ltd | Fabricating a semiconductor device by means of molecular beam epitaxy |
| JPS59218690A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Ltd | バツフア記憶装置 |
| JPH0658907B2 (ja) * | 1985-06-16 | 1994-08-03 | 日本電気株式会社 | ガリウムヒ素結晶の気相エツチング方法 |
| JPS62115831A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-01-07 JP JP63000802A patent/JP2538965B2/ja not_active Expired - Lifetime
- 1988-01-22 EP EP88100945A patent/EP0278290A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP0278290A3 (en) | 1990-07-25 |
| JPS63202916A (ja) | 1988-08-22 |
| EP0278290A2 (en) | 1988-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0232082B1 (en) | Semiconductor deposition method and device | |
| US4426767A (en) | Selective epitaxial etch planar processing for gallium arsenide semiconductors | |
| US4637129A (en) | Selective area III-V growth and lift-off using tungsten patterning | |
| US4872046A (en) | Heterojunction semiconductor device with <001> tilt | |
| EP0064370A2 (en) | High electron mobility semiconductor device | |
| US20120187418A1 (en) | Semiconductor structure and method for manufacturing the same | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4324814A (en) | Method for forming a narrow thin film line | |
| US4920069A (en) | Submicron dimension compound semiconductor fabrication using thermal etching | |
| KR20220145355A (ko) | 나노와이어 제조 방법 | |
| JP2538965B2 (ja) | 化合物半導体の形成方法 | |
| US4587709A (en) | Method of making short channel IGFET | |
| US5668023A (en) | Composition for off-axis growth sites on non-polar substrates | |
| US5643807A (en) | Method of manufacturing a semiconductor device comprising a buried channel field effect transistor | |
| CN111668101B (zh) | 一种增强型氮化镓高电子迁移率晶体管及其制备方法 | |
| JPH08264807A (ja) | 半導体共鳴トンネルトランジスタおよびその作製方法 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| JP2996715B2 (ja) | 量子井戸箱の作製方法 | |
| WO2003015145A1 (fr) | Procede de micro-usinage utilisant un faisceau ionique | |
| JPH06260427A (ja) | 半導体膜の選択成長方法 | |
| KR100517822B1 (ko) | 전계효과 트랜지스터의 제조 방법 | |
| WO2023086079A1 (en) | Method of fabricating a device having a passivating layer | |
| JP2972230B2 (ja) | 接合構造 | |
| JPH0218579B2 (ja) |