JPS63202916A - 化合物半導体の形成方法 - Google Patents
化合物半導体の形成方法Info
- Publication number
- JPS63202916A JPS63202916A JP80288A JP80288A JPS63202916A JP S63202916 A JPS63202916 A JP S63202916A JP 80288 A JP80288 A JP 80288A JP 80288 A JP80288 A JP 80288A JP S63202916 A JPS63202916 A JP S63202916A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- compound semiconductor
- compound
- evaporative
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 150000001875 compounds Chemical class 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000013078 crystal Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 35
- 239000000126 substance Substances 0.000 claims description 20
- 230000003628 erosive effect Effects 0.000 claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229940126062 Compound A Drugs 0.000 claims 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 claims 1
- 229910000673 Indium arsenide Inorganic materials 0.000 claims 1
- 239000000470 constituent Substances 0.000 claims 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 11
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 9
- 238000011109 contamination Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 238000005054 agglomeration Methods 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000010587 phase diagram Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000037230 mobility Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- -1 vapor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
この発明の技術分野は、化合物型半導体材料を用いて、
極めて小型の半導体構造を形成することにある。これら
の材料で良く知られているものは、ガリウム砒素等、周
期表の第■族および第■族の元素からなるものである。
極めて小型の半導体構造を形成することにある。これら
の材料で良く知られているものは、ガリウム砒素等、周
期表の第■族および第■族の元素からなるものである。
Ｂ、従来技術
この種の半導体構造の寸法がサブミクロン領域に入ると
、電気的および光学的特性は、ますます構造を取り囲む
表面や界面の特性の影響を受けるようになる。従来の製
造技術によれば、製造操作の残渣に汚染された表面が生
じるか、または結晶が損傷される。これらはいずれも、
デバイスがこのように小さいと、重大な欠陥となる。
、電気的および光学的特性は、ますます構造を取り囲む
表面や界面の特性の影響を受けるようになる。従来の製
造技術によれば、製造操作の残渣に汚染された表面が生
じるか、または結晶が損傷される。これらはいずれも、
デバイスがこのように小さいと、重大な欠陥となる。
サブミクロン寸法のデバイスを生産するには、一般に間
接寸法決定法が用いられる。この種の技術の一例は、米
国特許第４５８７７０９号明細書に記載された角度付き
蒸発およびエツチングであり、もうひとつの例は、米国
特許第４５３２８９８号明細書に記載された角度付き付
着およびイオン打込みである。
接寸法決定法が用いられる。この種の技術の一例は、米
国特許第４５８７７０９号明細書に記載された角度付き
蒸発およびエツチングであり、もうひとつの例は、米国
特許第４５３２８９８号明細書に記載された角度付き付
着およびイオン打込みである。
Ｃ３発明が解決しようとする問題点
理解を容易にするため、現在使用されている製造技術に
おける欠点について以下に説明する。
おける欠点について以下に説明する。
化合物半導体中のデバイス構造の侵食によらない横方向
の画定は、通常、キャリアを電気的に材料の特定部分に
閉じこめるためのパターン・ドーピングまたは材料のあ
る部分を電気的に不活性にするためのパターン非晶質化
により行なわれる。
の画定は、通常、キャリアを電気的に材料の特定部分に
閉じこめるためのパターン・ドーピングまたは材料のあ
る部分を電気的に不活性にするためのパターン非晶質化
により行なわれる。
代替方法として、キャリアを物理的に閉じこめるため、
エツチングも使用可能である。
エツチングも使用可能である。
パターン・ドーピングと、イオン打込み技術により、縁
部が電気的に良好な領域が得られるが、これらの技術は
、パターニング中にドーピング、または非晶質化イオン
が横方向に拡散するため、比較的不精密またはぼやけた
境界を形成する。このような境界は、１ミクロン未禍の
超小型デノくイス構造を製造する際、特に欠陥がある。
部が電気的に良好な領域が得られるが、これらの技術は
、パターニング中にドーピング、または非晶質化イオン
が横方向に拡散するため、比較的不精密またはぼやけた
境界を形成する。このような境界は、１ミクロン未禍の
超小型デノくイス構造を製造する際、特に欠陥がある。
エツチングを使用すると、形成された境界が明確になる
性質ををするため＼非常に小型のサブミクロン型の構造
にまで応用できる可能性があるが、この方法は、従来の
パターニング技術の制限により横方向の表面が比較的不
良になるという欠点を有する。
性質ををするため＼非常に小型のサブミクロン型の構造
にまで応用できる可能性があるが、この方法は、従来の
パターニング技術の制限により横方向の表面が比較的不
良になるという欠点を有する。
化合物半導体表面の損傷と汚染はともに重要であるが、
表面を空気に曝露するとその表面に汚染を生じるため、
半導体材料のエツチング工程と、次の材料再成長により
、得られた表面を保護する工程とを接続することにより
、通常の環境を受けない構造を生成することができる。
表面を空気に曝露するとその表面に汚染を生じるため、
半導体材料のエツチング工程と、次の材料再成長により
、得られた表面を保護する工程とを接続することにより
、通常の環境を受けない構造を生成することができる。
これらの条件下で、エツチングおよび再成長のいずれか
または両方を行なった界面の品質は、極めて重要となる
。
または両方を行なった界面の品質は、極めて重要となる
。
化合物半導体材料をエツチングする各種あ従来の方法を
、便宜上説明のため湿式エツチング法と、乾式エツチン
グ法の２種類に分類する。これらはともに、マスクのり
ソグラ□フィによるパターニングを行なった後、結晶の
保護されていない部分を選択的に除去する方法である。
、便宜上説明のため湿式エツチング法と、乾式エツチン
グ法の２種類に分類する。これらはともに、マスクのり
ソグラ□フィによるパターニングを行なった後、結晶の
保護されていない部分を選択的に除去する方法である。
化学的手段による半導体材料の湿式エツチングの一般的
方法は、材料表面における結合を破壊する比較的低エネ
ルギーの方法で、露出した表面より下の結晶は損傷しな
い。しかし、この方法は、得られた表面をエツチングで
使用する化学薬品と、中でエツチングを行なう空気また
は不活性気体の雰囲気との両方に露出する必要がある。
方法は、材料表面における結合を破壊する比較的低エネ
ルギーの方法で、露出した表面より下の結晶は損傷しな
い。しかし、この方法は、得られた表面をエツチングで
使用する化学薬品と、中でエツチングを行なう空気また
は不活性気体の雰囲気との両方に露出する必要がある。
化学薬品または環境からの残渣により、得られたパター
ニングした表面が汚染され、次に汚染物質は、あとの再
成長により生成する界面中に捕捉される。汚染度が十分
高くなると、半導体のフェルミ準位がその界面で固定さ
れ、至近の個所に電気的に不活性の材料領域を形成する
。汚染度が低い場合は、電子易動度が減少し、キャリア
の捕捉が増大する。
ニングした表面が汚染され、次に汚染物質は、あとの再
成長により生成する界面中に捕捉される。汚染度が十分
高くなると、半導体のフェルミ準位がその界面で固定さ
れ、至近の個所に電気的に不活性の材料領域を形成する
。汚染度が低い場合は、電子易動度が減少し、キャリア
の捕捉が増大する。
いずれも、１ミクロン未満の作用面積を有する半導体デ
バイス構造には、重大な問題となる。
バイス構造には、重大な問題となる。
湿式エツチング工程法も汚染度の低いいくつかの従来の
乾式エツチング法があるが、これらは深部に到るまで結
晶がかなり損傷した表面を形成する。
乾式エツチング法があるが、これらは深部に到るまで結
晶がかなり損傷した表面を形成する。
反応性イオン・エツチング（ＲＩＥ’）の技術は密閉し
たチェンバ中で行なうことが可能で、続いてＲＩＥが行
なわれたチェンバを、真空移送によって分子線エピタキ
シ（ＭＢＥ）システムに接続スることにより、エピタキ
シャル再成長が行なわれる。このように、ＲＩＥは超高
真空（ＵＨＶ）工程ではないが、パターニングした半導
体の表面汚染が湿式エツチングの場合と比較して、著し
く減少するのに十分低い真空度で行なうことができる。
たチェンバ中で行なうことが可能で、続いてＲＩＥが行
なわれたチェンバを、真空移送によって分子線エピタキ
シ（ＭＢＥ）システムに接続スることにより、エピタキ
シャル再成長が行なわれる。このように、ＲＩＥは超高
真空（ＵＨＶ）工程ではないが、パターニングした半導
体の表面汚染が湿式エツチングの場合と比較して、著し
く減少するのに十分低い真空度で行なうことができる。
しかし、ＲＩＥはエツチングのために、通常１００ない
し２０００電子ボルトを使用して、結晶表面に強力な衝
撃を与え、これにより、結晶表面より数百オングストロ
ームの深さまで、著しい結晶の点欠陥と、転位結晶損傷
を生じる。これによって、半導体材料がサブミクロンの
デバイスに使用できなくなるほど電気的品質が低下する
。
し２０００電子ボルトを使用して、結晶表面に強力な衝
撃を与え、これにより、結晶表面より数百オングストロ
ームの深さまで、著しい結晶の点欠陥と、転位結晶損傷
を生じる。これによって、半導体材料がサブミクロンの
デバイスに使用できなくなるほど電気的品質が低下する
。
イオン・ミリングはＲＩＥより高真空中で行なわれ、し
たがってＲＩＥよりも汚染が少ない。この方法は、次の
再成長のため、極端に汚染の少ない表面を生成するよう
に、密閉したチェンバ中で行なうことができるが、残念
ながら、この技術はさらに高いエネルギーを必要とする
ため、ＲＩＥよりも結晶の損傷度が高い。したがって、
再成長を含む横方向の表面と界面は、極めて汚染度を低
くすることができるが、得られる結晶の損傷の空間的範
囲は、一般に反応性イオン・エツチングの場合より大き
く、この場合、もサブミクロンの作用面積を有する半導
体デバイスでは、重大な問題を生じる。
たがってＲＩＥよりも汚染が少ない。この方法は、次の
再成長のため、極端に汚染の少ない表面を生成するよう
に、密閉したチェンバ中で行なうことができるが、残念
ながら、この技術はさらに高いエネルギーを必要とする
ため、ＲＩＥよりも結晶の損傷度が高い。したがって、
再成長を含む横方向の表面と界面は、極めて汚染度を低
くすることができるが、得られる結晶の損傷の空間的範
囲は、一般に反応性イオン・エツチングの場合より大き
く、この場合、もサブミクロンの作用面積を有する半導
体デバイスでは、重大な問題を生じる。
レーザ誘導エツチング（Ｌ Ｉ Ｅ）の技術は、イオン
・ミリングよりは汚染の傾向が大きい方法であるが、必
要とするエネルギーは低く、シたがって結晶の損傷度が
少ない。大気圧より低い反応性ガス雰囲気を使用し、必
要なエネルギーは入射するレーザ光束により与えられる
。このエネルギーは、通常放電子ボルトであり、これは
表面近くに点欠陥を起こさせるのに十分なエネルギーで
ある。
・ミリングよりは汚染の傾向が大きい方法であるが、必
要とするエネルギーは低く、シたがって結晶の損傷度が
少ない。大気圧より低い反応性ガス雰囲気を使用し、必
要なエネルギーは入射するレーザ光束により与えられる
。このエネルギーは、通常放電子ボルトであり、これは
表面近くに点欠陥を起こさせるのに十分なエネルギーで
ある。
点欠陥による損傷は、アニーリングにより、半導体結晶
から大幅に除去することができる。しかし、この方法は
かなり等方性であるため、横方向界面は正確に画定され
ない。
から大幅に除去することができる。しかし、この方法は
かなり等方性であるため、横方向界面は正確に画定され
ない。
現在行なわれている技術の限界を考慮すると、エツチン
グ工程において、超高真空度に適合し、しかも低いエネ
ルギー、好ましくは１電子ボルト未満のエネルギーを用
いて、異方性エツチングを行ない、正確に画定された水
平および横方向表面を形成するための、サブミクロン用
途に最適なパターニング技術を提供する必要がある。
グ工程において、超高真空度に適合し、しかも低いエネ
ルギー、好ましくは１電子ボルト未満のエネルギーを用
いて、異方性エツチングを行ない、正確に画定された水
平および横方向表面を形成するための、サブミクロン用
途に最適なパターニング技術を提供する必要がある。
Ｄ０問題点を解決するための手段
この発明によれば、結晶配向とともに、処理および環境
条件を選択することにより、ある種の化合物半導体の結
晶を、一定の汚染のない環境中で、蒸発化学侵食を行な
い、次、いて必要に応じて同一の、または他の材料を再
成長させ、最小の熱的、平面的、結晶的応力および損傷
状態でサブミクロン寸法のデバイスを製造することがで
きる。
条件を選択することにより、ある種の化合物半導体の結
晶を、一定の汚染のない環境中で、蒸発化学侵食を行な
い、次、いて必要に応じて同一の、または他の材料を再
成長させ、最小の熱的、平面的、結晶的応力および損傷
状態でサブミクロン寸法のデバイスを製造することがで
きる。
蒸発化学侵食（ｖａｐｏｒ ｃｈｅｍｉｃａｌ ｅｒｏ
ｓｉｏｎ）は）昇華に類似した非損傷的な操作により、
化合物半導体結晶のデバイス寸法の領域を除去する。こ
れは結晶配向によって異なる速度で進行し、半導体結晶
が同一環境で、最小厚みで平坦化するように再成長でき
るようにする。
ｓｉｏｎ）は）昇華に類似した非損傷的な操作により、
化合物半導体結晶のデバイス寸法の領域を除去する。こ
れは結晶配向によって異なる速度で進行し、半導体結晶
が同一環境で、最小厚みで平坦化するように再成長でき
るようにする。
化合物半導体材料は２種類以上の元素からなり、化合物
を構成する１つの元素は、他の成分の蒸気圧より高い蒸
気圧を有し、かつ各成分は、成分を混合した場合の融点
より低い融点を有するものである。このため、与えられ
た温度における侵食速度は、揮発性が最も低い元素の蒸
発速度により限定される。たとえば、ガリウム砒素中の
ガリウムである。ＧａＡｓｔ Ｉ ｎＰｌＡＱＡｓｌ
Ｉ ｎＡｓ１ＧａＰ１ＡＱＰおよびこれらの２元化合
物の合金、たとえばＧａＩｎＡｓＰなどの化合物半導体
は、これらの必要条件を満足するが、反対にＺｎ５ｅは
条件を満足しない。この種の化合物半導体の結晶は、揮
発性のより高い元素を抑制する能力が存在すると、高真
空の汚染源のない環境下で、局部的に侵食され、次に同
じ環境中で必要に応じて再成長する。揮発性のより高い
元素の抑制能力により、揮発性のより低い元素の凝集（
ａｇｇ ｌｏｍｅｒａｔ ｔｏｎ ）が防止され、精密
な侵食が行なわれる。侵食は、最小のエネルギーすなわ
ち侵食される表面から原子を除去するのに十分でしかも
バルクの結晶損傷を生じないような熱エネルギーにより
行なわれる。
を構成する１つの元素は、他の成分の蒸気圧より高い蒸
気圧を有し、かつ各成分は、成分を混合した場合の融点
より低い融点を有するものである。このため、与えられ
た温度における侵食速度は、揮発性が最も低い元素の蒸
発速度により限定される。たとえば、ガリウム砒素中の
ガリウムである。ＧａＡｓｔ Ｉ ｎＰｌＡＱＡｓｌ
Ｉ ｎＡｓ１ＧａＰ１ＡＱＰおよびこれらの２元化合
物の合金、たとえばＧａＩｎＡｓＰなどの化合物半導体
は、これらの必要条件を満足するが、反対にＺｎ５ｅは
条件を満足しない。この種の化合物半導体の結晶は、揮
発性のより高い元素を抑制する能力が存在すると、高真
空の汚染源のない環境下で、局部的に侵食され、次に同
じ環境中で必要に応じて再成長する。揮発性のより高い
元素の抑制能力により、揮発性のより低い元素の凝集（
ａｇｇ ｌｏｍｅｒａｔ ｔｏｎ ）が防止され、精密
な侵食が行なわれる。侵食は、最小のエネルギーすなわ
ち侵食される表面から原子を除去するのに十分でしかも
バルクの結晶損傷を生じないような熱エネルギーにより
行なわれる。
抑制能力は、揮発性のより高い成分の十分過度の圧力に
より得られる。過度の圧力は、表面上に揮発性のより低
い元素が凝集するのを防ぐのに十分な範囲内にあり、そ
の最大値は、除去を根本的に抑制するのに十分な値であ
る。
より得られる。過度の圧力は、表面上に揮発性のより低
い元素が凝集するのを防ぐのに十分な範囲内にあり、そ
の最大値は、除去を根本的に抑制するのに十分な値であ
る。
侵食工程を完全に防止するには、所要の表面部分を、侵
食温度で熱的、化学的に安定なマスキング剤で被覆する
。
食温度で熱的、化学的に安定なマスキング剤で被覆する
。
この発明によれば、結晶をマスキングし、エネルギーを
通常熱の形で与える。使用する温度は、十分な数の揮発
性のより低い元素の表面原子に、結合エネルギーよりも
大きなエネルギーを与えて、蒸発を起こさせるのに十分
な温度である。一方、揮発性のより高い成分に加える圧
力は、揮発性のより低い元素の凝集、すなわち小滴の形
に結合することを防ぐ。必要に応じて、同じ環境内で、
分子線エピタキシ法により、再成長が容易に行なわれる
。
通常熱の形で与える。使用する温度は、十分な数の揮発
性のより低い元素の表面原子に、結合エネルギーよりも
大きなエネルギーを与えて、蒸発を起こさせるのに十分
な温度である。一方、揮発性のより高い成分に加える圧
力は、揮発性のより低い元素の凝集、すなわち小滴の形
に結合することを防ぐ。必要に応じて、同じ環境内で、
分子線エピタキシ法により、再成長が容易に行なわれる
。
製造中の構造では、材料の変更および結晶方向を用いて
、侵食停止機能として作用する侵食結晶面における結合
エネルギー状態を高めることができる。
、侵食停止機能として作用する侵食結晶面における結合
エネルギー状態を高めることができる。
Ｅ、実施例
この発明は、広範囲に研究されている半導体材料である
ＧａＡｓについて説明するが、当技術に熟達した者にと
って、この発明の原理は、容易に他の材料に転換するこ
とができることは容易に理解される。
ＧａＡｓについて説明するが、当技術に熟達した者にと
って、この発明の原理は、容易に他の材料に転換するこ
とができることは容易に理解される。
第１図を参照すると、二元化合物半導体ＡＢの温度、組
成、および液固平衡の状態図が示されている。ＡをＧａ
１ＢをＡｓ１組成分ＡＢをＧａＡｓと考えると、Ａｓの
ほうがＧａより融点が高く、化合物の融点が最も高い。
成、および液固平衡の状態図が示されている。ＡをＧａ
１ＢをＡｓ１組成分ＡＢをＧａＡｓと考えると、Ａｓの
ほうがＧａより融点が高く、化合物の融点が最も高い。
第２図を参照すると、化合物の成分元素の圧力間の相互
関係と、これらの圧力により、蒸発速度がどのように制
限されるかを示す関連状態図が示されている。第２図中
の線は、この系が液体、蒸気、固体の３相平衡状態にあ
るときの、成分元素の圧力・温度関係を表わす。
関係と、これらの圧力により、蒸発速度がどのように制
限されるかを示す関連状態図が示されている。第２図中
の線は、この系が液体、蒸気、固体の３相平衡状態にあ
るときの、成分元素の圧力・温度関係を表わす。
ＧａＡｓの例では、１本の線はＧａのものであり、もう
１本の線はＡｓのものである。たとえば点線で示すよう
にＧａＡｓの温度をたとえば７００’Ｃとすると、揮発
性のより高い元素（ＨＶＥ）（Ａｓ）の超過圧の範囲Ａ
ＢＣがあり、これは揮発性がより低い元素（ＬＶＥ）（
Ｇａ）の超過圧Ａ’Ｂ’Ｃ“に相当する。所要の動作抑
制能力は点ＡとＣとの間、例に用いた温度ではＢで示さ
れたところにあり、点ＡとＣは含まれない。
１本の線はＡｓのものである。たとえば点線で示すよう
にＧａＡｓの温度をたとえば７００’Ｃとすると、揮発
性のより高い元素（ＨＶＥ）（Ａｓ）の超過圧の範囲Ａ
ＢＣがあり、これは揮発性がより低い元素（ＬＶＥ）（
Ｇａ）の超過圧Ａ’Ｂ’Ｃ“に相当する。所要の動作抑
制能力は点ＡとＣとの間、例に用いた温度ではＢで示さ
れたところにあり、点ＡとＣは含まれない。
次に第３図を参照すると、この発明の蒸発化学侵食のた
めの装置のチェンバの必要条件を示す略図が示されてい
る。第３図で、チェンバ１は、まずポート２およびバル
ブ３を介して、真空ポンプにより約１Ｏ−６トルに減圧
した後ポート４およびバルブ５を介して、さらに真空ポ
ンプにより約１０−９以下の高真空に減圧する。蒸発化
学侵食可能な結晶６を、加熱用部材７の上に置く。揮発
性のより高い成分の揮発性を制御するため、特別の元素
揮発性抑制手段が設けられている。この手段は、結晶６
の表面上における成分原子の凝集を防止するのに十分な
ほど高＜、シかも結晶の表面上に堆積を生じないように
、揮発性のより低い原子を逸散させるのに十分なほど低
い、狭い範囲で、化合物の所望の元素の超過圧を制御可
能に導入することのできる分子線エピタキシに用いられ
る種類の分子線８として示されており、このため侵食が
円滑に進行する。結晶の挿入および取出し手段は、バル
ブ１０を有するポート９として示されている。
めの装置のチェンバの必要条件を示す略図が示されてい
る。第３図で、チェンバ１は、まずポート２およびバル
ブ３を介して、真空ポンプにより約１Ｏ−６トルに減圧
した後ポート４およびバルブ５を介して、さらに真空ポ
ンプにより約１０−９以下の高真空に減圧する。蒸発化
学侵食可能な結晶６を、加熱用部材７の上に置く。揮発
性のより高い成分の揮発性を制御するため、特別の元素
揮発性抑制手段が設けられている。この手段は、結晶６
の表面上における成分原子の凝集を防止するのに十分な
ほど高＜、シかも結晶の表面上に堆積を生じないように
、揮発性のより低い原子を逸散させるのに十分なほど低
い、狭い範囲で、化合物の所望の元素の超過圧を制御可
能に導入することのできる分子線エピタキシに用いられ
る種類の分子線８として示されており、このため侵食が
円滑に進行する。結晶の挿入および取出し手段は、バル
ブ１０を有するポート９として示されている。
次に、第４図を参照すると、完全な柔軟性を有するいく
つかの製造操作がすべて制御可能な環境内で行なうこと
のできる装置の略図が示されている。侵食された表面の
汚染を防止するため、各操作中および各操作間の移動中
に、厳密に制御された環境を必要とする。この条件は、
すべての操作を同一の真空装置中で行なうことにより満
足される。
つかの製造操作がすべて制御可能な環境内で行なうこと
のできる装置の略図が示されている。侵食された表面の
汚染を防止するため、各操作中および各操作間の移動中
に、厳密に制御された環境を必要とする。この条件は、
すべての操作を同一の真空装置中で行なうことにより満
足される。
第４図で、装置には、中央通路１２の一端に、真空を破
らずに半導体結晶を導入し、操作位置から操作位置へき
移動させるための中央ロード・ロック・チェンバが設け
られている。要素１３は、標準の分子線エピタキシ・チ
ェンバである。要素１４は、マスク、レジスト、接点、
導体等を付着させるような操作のための付着チェンバで
ある。要素工５は、多少の損傷を生じることがあっても
、特に不浸透性のマスキング材料に有用な、反応性イオ
ン・エツチング（ＲＩＥ）チェンバである。
らずに半導体結晶を導入し、操作位置から操作位置へき
移動させるための中央ロード・ロック・チェンバが設け
られている。要素１３は、標準の分子線エピタキシ・チ
ェンバである。要素１４は、マスク、レジスト、接点、
導体等を付着させるような操作のための付着チェンバで
ある。要素工５は、多少の損傷を生じることがあっても
、特に不浸透性のマスキング材料に有用な、反応性イオ
ン・エツチング（ＲＩＥ）チェンバである。
要素１６は、第３図に関連して説明した種類の蒸発化学
侵食チェンバである。要素１３．１４．１５および１６
はすべて、真空を破らずに、半導体製造工程中に、工作
物が反復して選択した場所１３〜１６へ移動できるよう
に、中央通路１２に接続されている。
侵食チェンバである。要素１３．１４．１５および１６
はすべて、真空を破らずに、半導体製造工程中に、工作
物が反復して選択した場所１３〜１６へ移動できるよう
に、中央通路１２に接続されている。
次に第５図を参照すると、この発明による蒸発化学侵食
により形成した結晶面と再成長を有する構造の断面が示
されている。第５図では、付着チェンバ１４で、蒸発侵
食可能な化合物結晶２１の元の表面上に、窒化シリコン
または他の比較的不浸ゝ 透性のマスク２０がパター
ンに従って付着している。結晶２１は、層２２を形成す
るためにチェンバ１３中で分子線エピタキシにより成長
させたものであり、将来のデバイスに有用な種々の導電
型と移動度を有する。この構造は、第５図に示すように
、チェンバ１６中で蒸発化学侵食工程にかけられ、Ｇａ
Ａｓの場合では、表面２３のｉｏｏ結晶面に沿って侵食
は急速に進行するが、同時に横方向の表面２４では、０
１１または１１１結晶面のため侵食速度は低く、表面２
４はマスク２０の下がアンダーカットになり、表面２３
に対して垂直でなくなる。
により形成した結晶面と再成長を有する構造の断面が示
されている。第５図では、付着チェンバ１４で、蒸発侵
食可能な化合物結晶２１の元の表面上に、窒化シリコン
または他の比較的不浸ゝ 透性のマスク２０がパター
ンに従って付着している。結晶２１は、層２２を形成す
るためにチェンバ１３中で分子線エピタキシにより成長
させたものであり、将来のデバイスに有用な種々の導電
型と移動度を有する。この構造は、第５図に示すように
、チェンバ１６中で蒸発化学侵食工程にかけられ、Ｇａ
Ａｓの場合では、表面２３のｉｏｏ結晶面に沿って侵食
は急速に進行するが、同時に横方向の表面２４では、０
１１または１１１結晶面のため侵食速度は低く、表面２
４はマスク２０の下がアンダーカットになり、表面２３
に対して垂直でなくなる。
表面２３と２４の与えられた時間での侵食の進行度の差
は、サブミクロンの距離であり、表面２３と２４の結晶
品質はチェンバ１３中で同じ真空度で再成長領域２５が
形成できるほど完全なものであり、再成長領域２５はこ
の技術で望ましいいかなるデバイス特性を有するように
も形成することができる。
は、サブミクロンの距離であり、表面２３と２４の結晶
品質はチェンバ１３中で同じ真空度で再成長領域２５が
形成できるほど完全なものであり、再成長領域２５はこ
の技術で望ましいいかなるデバイス特性を有するように
も形成することができる。
次に第６．７．８および９図を参照すると、この発明に
よる電界効果トランジスタの製造における工程と最終の
構造が示されている。
よる電界効果トランジスタの製造における工程と最終の
構造が示されている。
第６図を参照すると、領域３１および３２の形状で付着
させた、たとえば窒化シリコンの、蒸発化学侵食に耐え
るマスクが、ＧａＡｓ結晶３０に形成される。ＧａＡｓ
結晶の露出表面３３が、−急速成長により１００結晶面
を形成するように選択される。
させた、たとえば窒化シリコンの、蒸発化学侵食に耐え
るマスクが、ＧａＡｓ結晶３０に形成される。ＧａＡｓ
結晶の露出表面３３が、−急速成長により１００結晶面
を形成するように選択される。
次に第７図を参照すると、露出した平面が表面３４およ
び３５上の１１１面のみになるまで、垂直方向には１０
０面方向に、横方向にはマスク要素３１および３２の縁
部の下に進行した結晶３０の蒸発化学侵食が示されてい
る。この面は原子結合エネルギーが高く、侵食が停止す
る。マスク要素３１および３２の反対側には、１１１面
３６および３７が示されている。
び３５上の１１１面のみになるまで、垂直方向には１０
０面方向に、横方向にはマスク要素３１および３２の縁
部の下に進行した結晶３０の蒸発化学侵食が示されてい
る。この面は原子結合エネルギーが高く、侵食が停止す
る。マスク要素３１および３２の反対側には、１１１面
３６および３７が示されている。
次に第８図を参照すると、結晶３０は次に再成長させら
れる。結晶を真空中に保つことによって、環境を妨害す
ることなく、表面３４および３５上に分子線エピタキシ
ャル成長３８が行なわれる。
れる。結晶を真空中に保つことによって、環境を妨害す
ることなく、表面３４および３５上に分子線エピタキシ
ャル成長３８が行なわれる。
半導体再成長領域３８は、表面３４および３５上にエピ
タキシャル成長し、主として２つのマスク３１と３２の
間の侵食された部分を埋める。領域３８中の線は、領域
３８が開口部を埋めるにつれて、生成する１００結晶面
の層を示すために描いたものである。
タキシャル成長し、主として２つのマスク３１と３２の
間の侵食された部分を埋める。領域３８中の線は、領域
３８が開口部を埋めるにつれて、生成する１００結晶面
の層を示すために描いたものである。
次に第９図を参照すると、第８図の構造に電界効果トラ
ンジスタとして使用するための回路電極が設けられる。
ンジスタとして使用するための回路電極が設けられる。
マスク３１および３２は除去され、チャネルとして表面
に隣接する領域３８の部分を使用する電界効果トランジ
スタのソースおよびドレイン電極として作用する金属接
点４０および４１と交換し、その上にゲート金属４２を
取り付ける。
に隣接する領域３８の部分を使用する電界効果トランジ
スタのソースおよびドレイン電極として作用する金属接
点４０および４１と交換し、その上にゲート金属４２を
取り付ける。
この発明の技術は横方向へテロ接合バイポーラ拳トラン
ジスタの略図を示す第１０図で示すように、限定されな
い構造上の柔軟性を与える。第１０図の構造では、基板
５０上に、Ｇ ａ Ａ Ｑ Ａ ｓ等の結晶学的に適合
する一般的に高いバンドギャップ材料の分離層が形成さ
れる。この層は高い結合エネルギーを有し、蒸発化学侵
食を停止させる。元の結晶は、ｐ千尋電型の層５２、半
絶縁材料層５３、ｎ千尋電型層５４および半絶縁材料層
５５の一連の層からなる。層５５の上には、蒸発化学侵
食マスク５６がパターニングにより形成され、蒸発化学
侵食が結晶を侵食して、マスク５６に対してアンダーカ
ットとなった、傾斜した界面５７を形成するために用い
られる。説明を容易にするため、界面５７を侵食停止層
５１まで点線で延長する。
ジスタの略図を示す第１０図で示すように、限定されな
い構造上の柔軟性を与える。第１０図の構造では、基板
５０上に、Ｇ ａ Ａ Ｑ Ａ ｓ等の結晶学的に適合
する一般的に高いバンドギャップ材料の分離層が形成さ
れる。この層は高い結合エネルギーを有し、蒸発化学侵
食を停止させる。元の結晶は、ｐ千尋電型の層５２、半
絶縁材料層５３、ｎ千尋電型層５４および半絶縁材料層
５５の一連の層からなる。層５５の上には、蒸発化学侵
食マスク５６がパターニングにより形成され、蒸発化学
侵食が結晶を侵食して、マスク５６に対してアンダーカ
ットとなった、傾斜した界面５７を形成するために用い
られる。説明を容易にするため、界面５７を侵食停止層
５１まで点線で延長する。
ただし、再成長時に界面５７の点線部分は消失する。次
に再成長により界面５８を形成する。層５２の部分と、
界面５７および５８の間の部分を含むこの再成長領域は
、トランジスタのベースであるため、再成長条件は適当
なドーピングを行なうように選択される。次に、領域５
９および６ｏをさらに再成長させることにより、所要の
エミッタ・ドーピング水準が得られる。得られた構造は
、ベース領域の接点として作用するｐ千尋電型の層５２
を有し、コレクタとして作用する層５４の近傍の界面５
７および５８の間の領域がベースとなる。
に再成長により界面５８を形成する。層５２の部分と、
界面５７および５８の間の部分を含むこの再成長領域は
、トランジスタのベースであるため、再成長条件は適当
なドーピングを行なうように選択される。次に、領域５
９および６ｏをさらに再成長させることにより、所要の
エミッタ・ドーピング水準が得られる。得られた構造は
、ベース領域の接点として作用するｐ千尋電型の層５２
を有し、コレクタとして作用する層５４の近傍の界面５
７および５８の間の領域がベースとなる。
エミッタの幅は、サブミクロン型デバイスにおいて容易
に制御可能な寸法であるｎ十エミッタ層５４の厚みによ
り決り、ベースの厚みはこれも容易に制御できるサブミ
クロン寸法である界面５７と５８の間隔に等しくなる。
に制御可能な寸法であるｎ十エミッタ層５４の厚みによ
り決り、ベースの厚みはこれも容易に制御できるサブミ
クロン寸法である界面５７と５８の間隔に等しくなる。
コレクタ６１、ベース６２およびエミッタ６３への電気
的接点が回路に形成される。
的接点が回路に形成される。
このように、この発明によれば、結晶および環境露出に
よる損傷が全く無い、サブミクロン分解りソグラフィ技
術が不必要な各種のサブミクロン寸法の構造を製造する
能力が得られることが明らかである。
よる損傷が全く無い、サブミクロン分解りソグラフィ技
術が不必要な各種のサブミクロン寸法の構造を製造する
能力が得られることが明らかである。
第９図の構造では、１００結晶面のＧａＡｓウェーハを
、厚みが５０ｎｍのケイ化タングステンの層でマスキン
グし、次にこの層を、再成長チャネルとゲート領域のた
めの１ミクロンの孔を開くためにパターニングする。次
にこの構造を１時間７１５℃に加熱する。これは０．１
ｅＶと、好ましい操作では、３．５Ｘ１０−６トルの相
当圧力の砒素の超過圧力に相当するが、１’ＯＸ Ｉ
Ｑ−５までの変更が許容される。これにより、第７図に
示すように、１１１の結晶面で終了する深さ０．７ミク
ロン台のＶ字型のチャンネルが形成される。
、厚みが５０ｎｍのケイ化タングステンの層でマスキン
グし、次にこの層を、再成長チャネルとゲート領域のた
めの１ミクロンの孔を開くためにパターニングする。次
にこの構造を１時間７１５℃に加熱する。これは０．１
ｅＶと、好ましい操作では、３．５Ｘ１０−６トルの相
当圧力の砒素の超過圧力に相当するが、１’ＯＸ Ｉ
Ｑ−５までの変更が許容される。これにより、第７図に
示すように、１１１の結晶面で終了する深さ０．７ミク
ロン台のＶ字型のチャンネルが形成される。
次にこの構造を、第８図に示すようにｅ ｏ ｏ ’ｃ
で再成長させると、１時間当り約１ミクロンの再成長が
起こる。１１１面を露出し、再成長温度が十分に高い場
合、再成長は１００面に優先的に生じる。
で再成長させると、１時間当り約１ミクロンの再成長が
起こる。１１１面を露出し、再成長温度が十分に高い場
合、再成長は１００面に優先的に生じる。
マスクはオーミック接点に交換し、再成長した領域上に
ゲート接点を設ける。上に述べたものは、サブミクロン
構造の製造技術であり、揮発性のより低い元素に耐凝集
性と侵食速度を制限する能力を与えるため、揮発性のよ
り高い元素を抑制することによる化合物結晶の蒸発化学
侵食のための条件が設定される。
ゲート接点を設ける。上に述べたものは、サブミクロン
構造の製造技術であり、揮発性のより低い元素に耐凝集
性と侵食速度を制限する能力を与えるため、揮発性のよ
り高い元素を抑制することによる化合物結晶の蒸発化学
侵食のための条件が設定される。
Ｆ０発明の効果
本発明を用いれば、界面に汚染不純物や結晶損傷のない
形吠パターンを作成できるので、特にサブミクロン寸法
のデバイスの作成に有利である。
形吠パターンを作成できるので、特にサブミクロン寸法
のデバイスの作成に有利である。
第１図は、化学的に蒸発侵食可能な化合物半導 ２１一
体の概略状態図、第２図は、化合物半導体のもうひとつ
の概略状態図で、線により固・液・気Φ平衡状態におけ
る蒸気圧と温度の相互関係を示すもの、第３図は蒸発化
学侵食チェンバの略図、第４図は、蒸発化学侵食および
再成長を使用した一定の環境で製造された半導体構造に
機能を与える装置の略図、第５図は、交差する結晶面を
示す多層構造の断面図、第６．７．８．９図は、この発
明による電解効果トランジスタ製造工程におけるマスク
を用いたデバイスの侵食と再成長の過程を示す略図、第
１０図は、この発明により製造する側方ヘテロ接合バイ
ポーラ・トランジスタの略図である。 出願人 インターナショナル・ビジネス・マシーンズ
・コーボレーシロン 代理人 弁理士 頓 宮 孝 −（外１名） ＦＩＧ、 ４ ＦＩＧ、３ モ三伝６ ＦＩＧ、２ ＩＩ／五度 ００６Ｃ
の概略状態図で、線により固・液・気Φ平衡状態におけ
る蒸気圧と温度の相互関係を示すもの、第３図は蒸発化
学侵食チェンバの略図、第４図は、蒸発化学侵食および
再成長を使用した一定の環境で製造された半導体構造に
機能を与える装置の略図、第５図は、交差する結晶面を
示す多層構造の断面図、第６．７．８．９図は、この発
明による電解効果トランジスタ製造工程におけるマスク
を用いたデバイスの侵食と再成長の過程を示す略図、第
１０図は、この発明により製造する側方ヘテロ接合バイ
ポーラ・トランジスタの略図である。 出願人 インターナショナル・ビジネス・マシーンズ
・コーボレーシロン 代理人 弁理士 頓 宮 孝 −（外１名） ＦＩＧ、 ４ ＦＩＧ、３ モ三伝６ ＦＩＧ、２ ＩＩ／五度 ００６Ｃ
Claims (6)
- （１）化合物半導体の構成成分のうちより揮発性の高い
成分の蒸気圧を高めた雰囲気中で上記化合物半導体結晶
を加熱して、上記結晶の少なくとも一部を蒸発させる工
程を含む化合物半導体デバイスの製造方法。 - （２）蒸発化学侵食可能な化合物半導体結晶の一部を侵
食の速い結晶学的方位において蒸発化学侵食する工程を
含む化合物半導体デバイスの製造方法。 - （３）蒸発化学侵食可能な化合物半導体結晶の一部を侵
食の速い結晶学的方位において蒸発化学侵食し、上記侵
食工程と同じ環境内で侵食面上にデバイス部分を再成長
させる工程を含む化合物半導体デバイスの製造方法。 - （４）上記化合物半導体が、ＧａＡｓ、ＩｎＰ、ＡｌＡ
ｓ、ＩｎＡｓ、ＧａＰ、ＡｌＰ及びそれらの合金から成
る群から選ばれた半導体である特許請求の範囲第２項記
載の化合物半導体デバイスの製造方法。 - （５）上記化合物半導体が、ＧａＡｓであり、上記蒸発
化学侵食が、７１５℃の温度において、高揮発性成分の
過剰圧力が３．５×１０＾−＾６トルにおいて行なわれ
る特許請求の範囲第２項記載の化合物半導体デバイスの
製造方法。 - （６）基板と、上記基板表面に平行で且つ上記基板表面
から離隔した少なくとも１つの高導電領域と、上記基板
上に形成され且つ略水平な結晶面及び略垂直な結晶面を
有する凹部と、上記凹部の略水平な結晶面及び略垂直な
結晶面に接触するように形成され且つ直接上記各結晶面
に接触する第１のドーピング条件の部分及び上記各結晶
面から離隔した第２のドーピング条件の部分を有するエ
ピタキシャル層と、上記高導電領域並びに上記第１及び
第２のドーピング条件の部分に電気接続を与える手段と
を含む半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1246387A | 1987-02-09 | 1987-02-09 | |
| US012463 | 1987-02-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63202916A true JPS63202916A (ja) | 1988-08-22 |
| JP2538965B2 JP2538965B2 (ja) | 1996-10-02 |
Family
ID=21755091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63000802A Expired - Lifetime JP2538965B2 (ja) | 1987-02-09 | 1988-01-07 | 化合物半導体の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0278290A3 (ja) |
| JP (1) | JP2538965B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108385A (ja) * | 1982-12-14 | 1984-06-22 | Nec Corp | 光半導体装置 |
| JPS59218690A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Ltd | バツフア記憶装置 |
| JPS61288429A (ja) * | 1985-06-16 | 1986-12-18 | Nec Corp | ガリウムヒ素結晶の気相エツチング方法 |
| JPS62115831A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0113983B1 (en) * | 1982-12-16 | 1987-04-22 | Fujitsu Limited | Fabricating a semiconductor device by means of molecular beam epitaxy |
-
1988
- 1988-01-07 JP JP63000802A patent/JP2538965B2/ja not_active Expired - Lifetime
- 1988-01-22 EP EP88100945A patent/EP0278290A3/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108385A (ja) * | 1982-12-14 | 1984-06-22 | Nec Corp | 光半導体装置 |
| JPS59218690A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Ltd | バツフア記憶装置 |
| JPS61288429A (ja) * | 1985-06-16 | 1986-12-18 | Nec Corp | ガリウムヒ素結晶の気相エツチング方法 |
| JPS62115831A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0278290A2 (en) | 1988-08-17 |
| JP2538965B2 (ja) | 1996-10-02 |
| EP0278290A3 (en) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758534A (en) | Process for producing porous refractory metal layers embedded in semiconductor devices | |
| EP0430280B1 (en) | Selective and non-selective deposition of Si1-x Gex on a Si substrate that is partially masked with Si O2 | |
| US4637129A (en) | Selective area III-V growth and lift-off using tungsten patterning | |
| EP0232082B1 (en) | Semiconductor deposition method and device | |
| CA2014285C (en) | Device fabrication and resulting devices | |
| US4920069A (en) | Submicron dimension compound semiconductor fabrication using thermal etching | |
| JP3188728B2 (ja) | 原位置におけるエピタキシャル成長中の光誘導蒸発増進による量子細線の製造方法 | |
| US4587709A (en) | Method of making short channel IGFET | |
| JPS63202916A (ja) | 化合物半導体の形成方法 | |
| US5643807A (en) | Method of manufacturing a semiconductor device comprising a buried channel field effect transistor | |
| JP3216354B2 (ja) | オーミック電極およびその形成方法ならびに半導体装置 | |
| JP4803513B2 (ja) | イオンビーム微細加工方法 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| US11798808B1 (en) | Method of chemical doping that uses CMOS-compatible processes | |
| WO2023086079A1 (en) | Method of fabricating a device having a passivating layer | |
| JP2996715B2 (ja) | 量子井戸箱の作製方法 | |
| US20230210018A1 (en) | Vertical silicon josephson junction device for qubit applications | |
| WO2024037710A1 (en) | Method of fabricating a semiconductor device | |
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| JPH06209018A (ja) | 微細ゲート電極の形成方法 | |
| JPH02189978A (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| ISHIKAWA et al. | Electron Beam Lithography Using GaAs Oxidized Resist for GaAs/AlGaAs Ultrafine Structure Fabrication | |
| JPH02306668A (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| JP2972230B2 (ja) | 接合構造 | |
| JPH0218579B2 (ja) |