JP2728176B2 - 成膜処理装置及び方法 - Google Patents

成膜処理装置及び方法

Info

Publication number
JP2728176B2
JP2728176B2 JP1182101A JP18210189A JP2728176B2 JP 2728176 B2 JP2728176 B2 JP 2728176B2 JP 1182101 A JP1182101 A JP 1182101A JP 18210189 A JP18210189 A JP 18210189A JP 2728176 B2 JP2728176 B2 JP 2728176B2
Authority
JP
Japan
Prior art keywords
film
reaction gas
semiconductor wafer
processing chamber
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1182101A
Other languages
English (en)
Other versions
JPH0347968A (ja
Inventor
公裕 松瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BARIAN JAPAN KK
Tokyo Electron Ltd
Original Assignee
BARIAN JAPAN KK
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BARIAN JAPAN KK, Tokyo Electron Ltd filed Critical BARIAN JAPAN KK
Priority to JP1182101A priority Critical patent/JP2728176B2/ja
Publication of JPH0347968A publication Critical patent/JPH0347968A/ja
Application granted granted Critical
Publication of JP2728176B2 publication Critical patent/JP2728176B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体ウェハ等の被処理基板に金属膜を形
成するための成膜処理装置及び方法に関する。
[従来の技術] デバイスの高密度化、高速化の中で配線構造の多層化
及び低抵抗化が重要度を増し、ゲート配線しとて金属又
は金属シリサイドを用いる技術が開発されている。この
ような金属膜を形成する手法としてメタルCVDがある。
すなわち、メタルCVD装置においては、処理室用のサ
セプタに保護された半導体ウェハを高温に加熱し、処理
室内に反応ガスとしてWF6(六フッ化タングステン)やS
iH4(シラン)を供給すると共に真空排気する。これに
より例えばSi、Al等の基板21に酸化膜22を形成した半導
体ウェハ20表面においては、第4図に示すようにSiO
2等、反応ガスに対し成膜速度が遅く、即ち選択的に成
膜が起こらない、所謂反応ガスに対し非選択性の酸化膜
22との間の孔部分に選択的にW(タングステン)膜40が
形成される。
ところで、このようなメタルCVD装置においては、CVD
処理に先立って処理室内の自然酸化膜をエッチングによ
り除去するセルフクリーニングが行われる。このためメ
タルCVD装置ではサセプタとしてSiC(炭化ケイ素)、金
属等の電極材料を用い、このサセプタに高周波電圧を印
加してまずエッチング用ガスにより自然酸化膜を除去し
た後、次いで前述のCVD反応が行なわれる。
[課題が解決しようとする課題] しかしながら、このようなエッチングのためにサセプ
タに必要とされる電極材料(SiC、金属等)は、かた金
属膜形成用の反応ガス(WF6等)に対し非選択性材料で
はないため、第4図に示すように成膜反応時にサセプタ
30のウェハ20が設置される部分以外の周辺部にタングス
テン等が付着する。このようなサセプタ30へのデポ41
は、はがれやすくパーティクル発生の原因となりやす
い。特に、成膜工程の前工程として自然酸化膜を除去す
るエッチングを行う装置においては、エッチング時これ
らがパーティクルとしてウェハ汚染の大きな原因とな
る。
[発明の目的] 本発明は上記従来の成膜処理装置における問題点を解
決し、パーティクルの発生を最小限に押え、極めてクリ
ーンな状態で成膜を行うことのできる成膜処理装置を提
供することを目的とする。
[課題を解決するための手段] このような目的を達成する本発明の成膜処理装置は、
処理室内に配置した被処理基板に所定の反応ガスを供給
して金属膜を形成する装置において、前記被処理基板の
設置台は前記反応ガスに対し選択的に成膜を抑制する材
料で被覆されているものであり、好ましくは、材料が石
英(SiO2)であるものである。また、本発明の成膜処理
方法は、処理室内で配置した被処理基板に所定の反応ガ
スを供給して金属膜を形成する方法において、被処理基
板の設置台として反応ガスに対し選択的に成膜を抑制す
る材料で被覆された設置台を用いるものである。
[実施例] 以下、本発明の成膜処理装置をメタルCVD装置に適用
した一実施例につき図面に基き説明する。
第1図に示すCVD装置の処理室1は、例えばAl(アル
ミニウム)から成る円筒状の反応室で、内部を気密に保
持するとともに図示しない冷却機構により壁面は冷却可
能に構成されている。
また、上記処理室1内の上部には、被処理基板である
半導体ウェハ2を被処理面が下向きになるように設置す
る設置台3が設けられている。
この設置台3には、半導体ウェハ2の外周縁部を係止
して設置台3に固定するための支持体5が設けられてお
り、支持体5は例えばエアシリンダ等の昇降機構4によ
って駆動される。
更に、設置台3の上方には、設置台に設置された半導
体ウェハを所定の温度例えば200〜400℃に加熱するため
のIRランプ6が設けられている。
又、設置台3周囲の処理室1上壁には複数本の排気管
7が接続されており、これら排気管7は排気のコンダク
タンスが高くならないように一つの排気管に集合された
排気口に接続されている。
また、処理室1内の下部には、反応ガス例えばWF
6(六フッ化タングステン)とキャリアガスであるAr
(アルゴン)との混合気体、SiH4(シラン)とArとの混
合気体及びH2ガス又はN2ガスを処理室内1に供給するた
めのガス導入機構8、9が設けられており、更にこれら
反応ガスのガス流を制御するためのガス流制御板10が設
置台3と対向して設けられている。ガス流制御板10は駆
動機構11によって上下に移動可能で、最適な位置に調整
することで半導体ウェハ2の被処理面に、より均一に反
応ガスが接するようにその流れを制御する。又、設置台
3は図示しない高周波電源に接続されており、エッチン
グの際の平板電極を兼ねている。尚、処理室1、ガス流
制御板10等はすべてグランドレベルになっている。
このように電極を兼ねる設置台3はSiC(炭化ケイ
素)、金属などの電極を構成する材料から成り、更に、
第2図(a)、(b)に示すように半導体ウェハ2が設
置される部分を除く外周部分3aは反応ガスに対し非選択
性の材料3aによって被覆されている。尚、図では設置台
3の外周部分のみを非選択性の材料で被覆した場合を例
示したが、設置台3全体がこのような材料で被覆されて
いてもよい。
このような材料は、反応ガスによってデポを生じない
材料であり、反応ガスとして前述のWF6、SiH4を用いた
場合、例えば石英(SiO2)が好適である。
被覆3aは設置台3を半導体ウェハ2よりわずかに大き
い、同形のマスク材でマスクした上で成膜することによ
り形成することができる。
被覆しない部分の大きさ、すなわちマスク材の大きさ
は、設置台3の中央に半導体ウェハ2を設置する際の位
置合わせの精度を考慮し、被覆3aとウェハ2との間隙d
が例えば3〜5mm程度となるようにする。間隙dが大き
すぎると、この部分に反応ガスによるデポが生じ好まし
くない。又、間隙dが狭すぎると、半導体ウェハ2を設
置する際、高精度な位置合わせが必要となり、実用的で
ない。
以上のような構成において、本実施例のメタルCVD装
置の動作を説明する。
まず、CVD工程に先立ってセルフクリーニングを行
う。すなわち、設置台3に所定の周波数の高周波電源の
電圧を印加し、ガス導入機構8、9より例えばNF3(三
フッ化窒素)のようなエッチングガスをAr(アルゴ
ン)、He(ヘリウム)、N2(窒素)、H2(水素)等のキ
ャリアガスと共に供給し、所定の減圧下、例えば0.05〜
0.3Torr下常温〜500℃でエッチングすることにより処理
室内の自然酸化膜を除去する。次いで高周波電源をOFF
にすると共にエッチングガスの供給を停止し、処理室内
のエッチングガスを排気し次のCVD工程に入る。
次に図示しない搬送系において処理すべき半導体ウェ
ハ2を取り出し、公知の光学手段等によりオリフラ合わ
せ及びセンタ合わせを行う。このように位置決めされた
半導体ウェハ2をロボットアーム等の搬送手段で、設置
台3に設置すると共に、昇降機構4の駆動により支持体
5を上昇させて半導体ウェハ2を設置台3に固定する。
ここで、半導体ウェハ2は予めオリフラ合わせ及びセ
ンタ合わせがされているので設置台3の被覆3aがない中
央部に設置される。
このように半導体ウェハ2を固定した後、設置台3上
の半導体ウェハ2をIRランプ6により予め加熱し、半導
体ウェハ2をCVD反応に適当な温度例えば200〜400℃に
設定する。しかる後にガス流制御板10の高さを所定位置
に調整し、ガス導入機構8、9より所定の反応ガスを導
入すると共に排気管8より所定の真空排気を行う。
これにより例えば第3図に示すように半導体ウェハ2
のシリコン2a上に形成されたオキサイド2bとオキサイド
2bの間にある配線間接続穴に選択的にタングステン膜2c
を形成することができる。
この場合、設置台3の表面は石英等の反応ガスに対す
る非選択材料で被覆されているので、この部分3aへのデ
ポを防止することができる。
従って、前工程であるエッチング工程で自然酸化膜を
エッチングする際にも、デポ材のエッチングによるパー
ティクルの発生が防止でき、処理室1内での半導体ウェ
ハへのパーティクル付着を極力少なくすることができ
る。
尚、本実施例は設置台3が処理室1の上方にあって処
理室1の下部から反応ガスを供給し上側から排気する形
式のメタルCVD装置について述べたが、メタルCVD装置と
しては例示するものとは逆に設置台3が処理室1の下方
にあって処理室1の上部から反応ガスを供給し下側から
排気する形式のメタルCVD装置に適用でき、更に本発明
はメタルCVD装置のみならず、チッ化シリコン(SiN4
膜、酸化膜等を形成する各種成膜処理装置に適用できる
のはいうまでもない。
[発明の効果] 以上の説明からも明らかなように、本発明の成膜処理
装置によれば、被処理体の設置される設置台の表面を反
応ガスに対し非選択性の材料で保護しているのでその部
分への膜形成物質のデポ、それによるパーティクルの発
生を防止することでき、極めてクリーン度の高い処理を
行うことができる。
特に本発明の成膜処理装置はエッチング等の異種工程
を統合したプロセス用の装置として最適である。
【図面の簡単な説明】
第1図は本発明の成膜処理装置の一実施例を示す全体構
成図、第2図(a)、(b)はそれぞれ同装置の要部を
示す平面図及び断面図、第3図は被処理基板における成
膜の状態を示す断面図、第4図は従来の成膜処理装置に
おける成膜の状態を示す図である。 1……処理室 2……被処理基板 3……設置台 3a……被覆

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】処理室内に配置した被処理基板に所定の反
    応ガスを供給して金属膜を形成する装置において、前記
    被処理基板の設置台は前記反応ガスに対し選択的に成膜
    を抑制する材料で被覆されていることを特徴とする成膜
    処理装置。
  2. 【請求項2】前記材料が石英(SiO2)であることを特徴
    とする請求項第1項記載の成膜処理装置。
  3. 【請求項3】処理室内で配置した被処理基板に所定の反
    応ガスを供給して金属膜を形成する方法において、前記
    被処理基板の設置台として前記反応ガスに対し選択的に
    成膜を抑制する方法で被覆された設置台を用いることを
    特徴とする成膜処理方法。
JP1182101A 1989-07-14 1989-07-14 成膜処理装置及び方法 Expired - Fee Related JP2728176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1182101A JP2728176B2 (ja) 1989-07-14 1989-07-14 成膜処理装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1182101A JP2728176B2 (ja) 1989-07-14 1989-07-14 成膜処理装置及び方法

Publications (2)

Publication Number Publication Date
JPH0347968A JPH0347968A (ja) 1991-02-28
JP2728176B2 true JP2728176B2 (ja) 1998-03-18

Family

ID=16112362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1182101A Expired - Fee Related JP2728176B2 (ja) 1989-07-14 1989-07-14 成膜処理装置及び方法

Country Status (1)

Country Link
JP (1) JP2728176B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322429A (ja) * 1989-06-19 1991-01-30 Matsushita Electron Corp 化学的気相成長装置

Also Published As

Publication number Publication date
JPH0347968A (ja) 1991-02-28

Similar Documents

Publication Publication Date Title
US4985372A (en) Method of forming conductive layer including removal of native oxide
US5972114A (en) Film deposition apparatus with anti-adhesion film and chamber cooling means
US20050224181A1 (en) Method and apparatus for in-situ film stack processing
JP2001023966A (ja) 半導体装置の製造方法及び処理装置
JPH10247627A (ja) 成膜方法及びその装置
JP3258885B2 (ja) 成膜処理装置
KR100605884B1 (ko) 표면 처리 방법 및 장치
EP0945896B1 (en) Plasma etching method
JP2000208498A (ja) 表面処理方法及びその装置
WO1997020340A1 (fr) Procede et dispositif pour traiter un semi-conducteur au moyen d'un gaz de traitement, pendant que le substrat est chauffe
JP3131860B2 (ja) 成膜処理装置
JP3636864B2 (ja) 処理装置およびステージ装置
JP2728176B2 (ja) 成膜処理装置及び方法
JPH10321556A (ja) 成膜方法
JP2007221165A (ja) プラズマcvd成膜方法及びプラズマcvd成膜装置
JP3131855B2 (ja) 成膜処理方法及びその装置
US6283273B1 (en) Substrate processing apparatus
JPH0582450A (ja) 半導体装置製造用気相反応装置
JP2922910B2 (ja) 低温成膜装置
JP2003158081A (ja) 基板処理装置
JP2509820B2 (ja) 成膜装置
JP2963145B2 (ja) Cvd膜の形成方法及び形成装置
JP3123494B2 (ja) 半導体装置及びその製造方法
JPS59181622A (ja) 半導体装置の製造方法
JP3261795B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees