JPS5922323A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5922323A JPS5922323A JP13265982A JP13265982A JPS5922323A JP S5922323 A JPS5922323 A JP S5922323A JP 13265982 A JP13265982 A JP 13265982A JP 13265982 A JP13265982 A JP 13265982A JP S5922323 A JPS5922323 A JP S5922323A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- microwave
- heated
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 19
- 238000010438 heat treatment Methods 0.000 abstract description 18
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 238000002844 melting Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法のうち、特にスパッタに
より薄膜を被着する形成工程の熱処理方法に関する。
より薄膜を被着する形成工程の熱処理方法に関する。
（ｂ） 従来技術と問題点
半導体装置を製造する際、半導体基板（以下ウェハーと
略称する）の表面に絶縁膜や導電膜を被着して、配線層
や層間絶縁層あるいは保護層が形成される。その被着方
法としては化学気相成長（ＣＶＤ）法、蒸着法、スパッ
タ方法があり、ＣＶＤ法は多結晶シリコン膜、あるいは
窒化シリコン（ＳｉｓＮｔ）膜、酸化シリコン（ＳｉＯ
７）膜などの絶縁膜被着に良く用いられ、また蒸着法は
金（Ａｕ）。
略称する）の表面に絶縁膜や導電膜を被着して、配線層
や層間絶縁層あるいは保護層が形成される。その被着方
法としては化学気相成長（ＣＶＤ）法、蒸着法、スパッ
タ方法があり、ＣＶＤ法は多結晶シリコン膜、あるいは
窒化シリコン（ＳｉｓＮｔ）膜、酸化シリコン（ＳｉＯ
７）膜などの絶縁膜被着に良く用いられ、また蒸着法は
金（Ａｕ）。
アルミニウム（Ａｔ）などの金属膜被着に良く用いられ
ている。スパッタ法は上記の５１３Ｎ４膜、５ｉ０２膜
などの絶縁膜や導電金属膜の何れにも使用でき、自動化
処理にはスパッタ法の方が適しているため最近はスパッ
タ法が用いられることが多い。しかしながら、かかるス
パッタ法による薄膜の被着時には電子衝撃によってウェ
ハーが損傷を受けることがある。そのため、高温熱処理
をおこない回復させることが必要である。通常窒素ガス
を主としたガス雰囲気中で熱処理を４３こなっているが
、その時に被着膜の表面が窒化されるなどして変質する
問題がある。一方、変質を避さるため真空中で高温熱処
理する場合、石英炉芯管を用いる通常の処理方法では操
作性が悪く、かつ処理時間が長くかかり、電力損失も大
きくなる。
ている。スパッタ法は上記の５１３Ｎ４膜、５ｉ０２膜
などの絶縁膜や導電金属膜の何れにも使用でき、自動化
処理にはスパッタ法の方が適しているため最近はスパッ
タ法が用いられることが多い。しかしながら、かかるス
パッタ法による薄膜の被着時には電子衝撃によってウェ
ハーが損傷を受けることがある。そのため、高温熱処理
をおこない回復させることが必要である。通常窒素ガス
を主としたガス雰囲気中で熱処理を４３こなっているが
、その時に被着膜の表面が窒化されるなどして変質する
問題がある。一方、変質を避さるため真空中で高温熱処
理する場合、石英炉芯管を用いる通常の処理方法では操
作性が悪く、かつ処理時間が長くかかり、電力損失も大
きくなる。
（Ｃン 発明の目的
本発明の目的は、上記のような問題点を除去し工、自動
化処理に適したスパッタ蒸着法により薄膜を形成した後
、効率よくダメージを回復させるための高温熱処理が行
える製造方法を提供することにある。
化処理に適したスパッタ蒸着法により薄膜を形成した後
、効率よくダメージを回復させるための高温熱処理が行
える製造方法を提供することにある。
（ｄ） 発明の構成
その目的は、ウェハー表面にスパッタ法により薄膜を被
着させた後、１Ｏ−２Ｔｏｒｒ以上の高真空中例えば１
０””〜１Ｏ−ＡＴｏｒｒで、ウェハー裏面よりヌイク
ロ波を印加して、ウェハーを熱処理する製造方法で達成
される。
着させた後、１Ｏ−２Ｔｏｒｒ以上の高真空中例えば１
０””〜１Ｏ−ＡＴｏｒｒで、ウェハー裏面よりヌイク
ロ波を印加して、ウェハーを熱処理する製造方法で達成
される。
（ｅ） 発明の実施例
以下、実施例により詳細に説明する。ウェハー上に公知
の直流−スパッタ法で、膜ＪＧ（数１００（ｌ大ないし
数μｍのＡ／、膜を被着した後、第１図に示すような熱
処理室に搬入する。本例は表面にＡ７膜ｌが被着したウ
ェハー２を裏がえして、薄膜が水冷された金属ステージ
３に接するように載置したちのである。熱処理室の容器
４は金属製で、透過窓５を介してウェハーの真上にマイ
クロ波導波管６が設けられ、排気系７によってｌｏ″ｆ
ｆｉ〜１ｏ−３Ｔｏｒｒ以下の真空度になれば、約５０
０Ｗのマイクロ波電力（周波数２．４５ Ｇ）ｉＺ）を
印加して、ウェハー２を高温度に加熱する。ウェハー２
は誘電体であるから、マイクロ波を吸収して加熱される
が、金）＃Ｍ：容器や金属ステージはマイクロ波で加熱
されず、また薄膜も加熱されないから、ウェハー２が約
９００℃に加熱されても、薄膜を溶融点（６６αＣ）以
下に保つことができる。約９００℃は、スパッタより受
けたダメージを回復し、素子機能を正常にする熱処理温
度であり、その温度に昇温するため僅か４分弱を要する
のみで、熱処理は極めて効率的である。またウェハーの
直接加熱方式であるから、消費１Ｅ力は少なく、熱処理
室も簡易となる。
の直流−スパッタ法で、膜ＪＧ（数１００（ｌ大ないし
数μｍのＡ／、膜を被着した後、第１図に示すような熱
処理室に搬入する。本例は表面にＡ７膜ｌが被着したウ
ェハー２を裏がえして、薄膜が水冷された金属ステージ
３に接するように載置したちのである。熱処理室の容器
４は金属製で、透過窓５を介してウェハーの真上にマイ
クロ波導波管６が設けられ、排気系７によってｌｏ″ｆ
ｆｉ〜１ｏ−３Ｔｏｒｒ以下の真空度になれば、約５０
０Ｗのマイクロ波電力（周波数２．４５ Ｇ）ｉＺ）を
印加して、ウェハー２を高温度に加熱する。ウェハー２
は誘電体であるから、マイクロ波を吸収して加熱される
が、金）＃Ｍ：容器や金属ステージはマイクロ波で加熱
されず、また薄膜も加熱されないから、ウェハー２が約
９００℃に加熱されても、薄膜を溶融点（６６αＣ）以
下に保つことができる。約９００℃は、スパッタより受
けたダメージを回復し、素子機能を正常にする熱処理温
度であり、その温度に昇温するため僅か４分弱を要する
のみで、熱処理は極めて効率的である。またウェハーの
直接加熱方式であるから、消費１Ｅ力は少なく、熱処理
室も簡易となる。
このような熱処理室を自動インライン工程に紹み入れる
ことによって、薄膜などの金属膜をスパッタ法で被着し
、そのダメージを回復させることができる。自動的にウ
ェハーを裏かえずハンドリングも可能であるが、複雑な
ハンドリングとなるため現実的゛には裏返しすることな
く、ウェハー裏面からマイクロ波を加える方が簡単であ
る。
ことによって、薄膜などの金属膜をスパッタ法で被着し
、そのダメージを回復させることができる。自動的にウ
ェハーを裏かえずハンドリングも可能であるが、複雑な
ハンドリングとなるため現実的゛には裏返しすることな
く、ウェハー裏面からマイクロ波を加える方が簡単であ
る。
第２図は、スパッタ室１１とロードロック室１２と上記
の熱処理室１３とを連結した自動・１ンライン工程の概
要図を示している。スパッタ室１１でハ公知の方法によ
ってステージに載せたウェハー２の上方にターゲット１
４を対向させておき、アルゴンガスを導入して室内の真
空度を１０−２〜１ｏ−３”ｒｏｒｒに保って、直流電
力を印加しアルゴンガスをプラズマ化して、ターゲット
材料（例えばアルミニウム）を叩き出し、ウェハー２」
二に被着させる。次いでスパッタ室とロードロツタ室と
の間のゲートパルプＧを開き、ロードロック室１２に設
けられたハンドリング機構１５を用いて、薄膜を形成し
たウェハー２をロードロック室１２に移し、次にロード
ロック室と熱処理室との間のゲートパルプＧを開いて、
ウェハー２を熱処理室１３に移す。本例では熱処理室１
３は下部よりマイクロ波を印加する方式で４゛１ｑ成さ
れ、透過窓５上にウェハー２を載せて、冷却ステージ３
を上下動させる構造であり、この例ではウェハーを裏か
えす必要はない。透過窓５は石英あるいはアルミナで作
成されるため、高温度に充分耐えることができる。尚、
第２図では排気系を図示していない力へ各室ともに１０
−２〜ＩＩＪ−’Ｔｏｒｒ程度の真空度に保持され、ま
た各室は金属製の容器で作製されたものである。
の熱処理室１３とを連結した自動・１ンライン工程の概
要図を示している。スパッタ室１１でハ公知の方法によ
ってステージに載せたウェハー２の上方にターゲット１
４を対向させておき、アルゴンガスを導入して室内の真
空度を１０−２〜１ｏ−３”ｒｏｒｒに保って、直流電
力を印加しアルゴンガスをプラズマ化して、ターゲット
材料（例えばアルミニウム）を叩き出し、ウェハー２」
二に被着させる。次いでスパッタ室とロードロツタ室と
の間のゲートパルプＧを開き、ロードロック室１２に設
けられたハンドリング機構１５を用いて、薄膜を形成し
たウェハー２をロードロック室１２に移し、次にロード
ロック室と熱処理室との間のゲートパルプＧを開いて、
ウェハー２を熱処理室１３に移す。本例では熱処理室１
３は下部よりマイクロ波を印加する方式で４゛１ｑ成さ
れ、透過窓５上にウェハー２を載せて、冷却ステージ３
を上下動させる構造であり、この例ではウェハーを裏か
えす必要はない。透過窓５は石英あるいはアルミナで作
成されるため、高温度に充分耐えることができる。尚、
第２図では排気系を図示していない力へ各室ともに１０
−２〜ＩＩＪ−’Ｔｏｒｒ程度の真空度に保持され、ま
た各室は金属製の容器で作製されたものである。
（ｆ） 発明の効果
以上の実施例から判るように、本発明は薄膜、特に金属
薄膜をスパッタ法で形成した後、容易に行える熱処↓ｑ
、方法であり、自動化処理工程にｌ１ｉＪ 簡に組み入
れることができて、半導体装置の製造歩留や品質・信頼
度の向上に極めて役立つものである。特に、低抵抗で、
低融点のＡｔ膜ヌパック法で被着し、熱処理ができる効
果は太きい。
薄膜をスパッタ法で形成した後、容易に行える熱処↓ｑ
、方法であり、自動化処理工程にｌ１ｉＪ 簡に組み入
れることができて、半導体装置の製造歩留や品質・信頼
度の向上に極めて役立つものである。特に、低抵抗で、
低融点のＡｔ膜ヌパック法で被着し、熱処理ができる効
果は太きい。
第１図は本発明にがかる一実施例の熱処理室１υを面図
、第２図は他の実施例で、インライン工程の概要断面図
である。図中、１はＡｇＮ＋ ２はウェハー、３は水
冷ステージ、４は金属容器、５は透過窓、６はマイクロ
波導波管、７は排気系、 １１はスパッタ室、 １２
はロードロック室、１３はス；１ヲ処理室を示す。
、第２図は他の実施例で、インライン工程の概要断面図
である。図中、１はＡｇＮ＋ ２はウェハー、３は水
冷ステージ、４は金属容器、５は透過窓、６はマイクロ
波導波管、７は排気系、 １１はスパッタ室、 １２
はロードロック室、１３はス；１ヲ処理室を示す。
Claims (1)
- 半導体基板表面に、スパッタ法により薄膜を被着さぜた
後、１ｏ−” Ｔｏｒｒ以下の圧力下において上記半導
体基板の裏面よりマイクロ波を印加して該半導体基板を
熱処理する工程が含まれてなることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13265982A JPS5922323A (ja) | 1982-07-28 | 1982-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13265982A JPS5922323A (ja) | 1982-07-28 | 1982-07-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922323A true JPS5922323A (ja) | 1984-02-04 |
Family
ID=15086488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13265982A Pending JPS5922323A (ja) | 1982-07-28 | 1982-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922323A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129321A (en) * | 1980-03-14 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS57178316A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Manufacture of semiconductor element and device therefor |
| JPS5861635A (ja) * | 1981-09-17 | 1983-04-12 | アイテイ−テイ−・インダストリ−ズ・インコ−ポレ−テツド | 半導体の処理方法 |
-
1982
- 1982-07-28 JP JP13265982A patent/JPS5922323A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129321A (en) * | 1980-03-14 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS57178316A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Manufacture of semiconductor element and device therefor |
| JPS5861635A (ja) * | 1981-09-17 | 1983-04-12 | アイテイ−テイ−・インダストリ−ズ・インコ−ポレ−テツド | 半導体の処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139793B1 (ko) | 막형성 방법 | |
| US5294572A (en) | Method and apparatus for depositing a layer on a substrate | |
| US4517026A (en) | Method of backside heating a semiconductor substrate in an evacuated chamber by directed microwaves for vacuum treating and heating a semiconductor substrate | |
| JPH06283430A (ja) | 単一チャンバー内で多層ｃｖｄを行なう方法 | |
| JPH0874028A (ja) | 薄膜形成装置および薄膜形成方法 | |
| EP0477990B1 (en) | A method of enhancing the properties of a thin film on a substrate | |
| JP5334984B2 (ja) | スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法 | |
| JPH08264618A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP3793273B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3054186B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPS5922323A (ja) | 半導体装置の製造方法 | |
| US6224942B1 (en) | Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon | |
| JPS6147645A (ja) | 薄膜形成方法 | |
| JPS58102521A (ja) | 半導体装置の製造方法 | |
| JPH01258444A (ja) | ドライ前処理装置 | |
| JP3282204B2 (ja) | アルミニウム系合金膜の成膜方法 | |
| JPH05331619A (ja) | 薄膜作製方法および薄膜作製装置 | |
| JP2780838B2 (ja) | 半導体装置の製造方法 | |
| JPH08288219A (ja) | 半導体処理装置及び半導体処理方法 | |
| JPH05331618A (ja) | 薄膜作製方法および薄膜作製装置 | |
| JPH0376021B2 (ja) | ||
| JP2782797B2 (ja) | 半導体装置の製造方法 | |
| JPH03184329A (ja) | 半導体装置の製造方法 | |
| JPH0629234A (ja) | 半導体装置の製造方法 | |
| JPS6381933A (ja) | 枚葉式薄膜形成方法 |