JPH0845905A - Pt膜のエッチング方法 - Google Patents

Pt膜のエッチング方法

Info

Publication number
JPH0845905A
JPH0845905A JP6175364A JP17536494A JPH0845905A JP H0845905 A JPH0845905 A JP H0845905A JP 6175364 A JP6175364 A JP 6175364A JP 17536494 A JP17536494 A JP 17536494A JP H0845905 A JPH0845905 A JP H0845905A
Authority
JP
Japan
Prior art keywords
film
etching
gas
ptcl
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6175364A
Other languages
English (en)
Other versions
JP3122579B2 (ja
Inventor
Seiichi Yokoyama
誠一 横山
Yasuyuki Ito
康幸 伊藤
Shigeo Onishi
茂夫 大西
Atsushi Kudo
淳 工藤
Keizo Sakiyama
恵三 崎山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06175364A priority Critical patent/JP3122579B2/ja
Priority to US08/377,405 priority patent/US5515984A/en
Priority to KR1019950001884A priority patent/KR0177047B1/ko
Publication of JPH0845905A publication Critical patent/JPH0845905A/ja
Application granted granted Critical
Publication of JP3122579B2 publication Critical patent/JP3122579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【構成】 Pt膜5上にPZT膜6を成膜し、次にPZ
T膜6上にマスクとなるSOG膜8をパターニングし、
PZT膜6のエッチングを行う。そして、ECRプラズ
マエッチング装置を用いて、酸素ガスと塩素ガスとの混
合ガスでPt膜5をエッチングした後、HCl水溶液の
ウエットエッチングにより、PZT膜6及びPt膜に堆
積した側壁デポ膜9を除去する。 【効果】 テーパのない高い異方性を有するエッチング
ができ、寸法シフトもなく高精度にPt膜の微細加工が
可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、不揮発性メモリ素子、
揮発性メモリ用キャパシタ、光変調素子、圧電素子、焦
電型赤外線センサ等に用いられる強誘電体膜の電極材料
の微細構造の形成方法に関し、特にPt(白金)のエッ
チング方法に関するものである。
【0002】
【従来の技術】近年、自発分極を有する強誘電体膜をキ
ャパシタに用いた強誘電体不揮発性メモリデバイスが活
発に開発されている。そして、強誘電体材料としては、
PZT(Pb(Zr,Ti)O3、チタン酸ジルコン酸
鉛)、PbTiO3(チタン酸鉛)、BaTiO3(チタ
ン酸バリウム)、PLZT((Pb,La)(Zr,T
i)O3(チタン酸ジルコン酸ランタン鉛))等の酸化
物が主である。そして、強誘電体膜を強誘電体不揮発性
メモリに応用する場合、電極として、薄膜の成長に適し
たPtが用いられ、このPt膜の微細加工が重要となっ
てくる。
【0003】従来、Pt膜のエッチングには、王水によ
るウエットエッチング、アルゴンを用いたイオンミリン
グ、Cl2ガスによる化学エッチングやHBガスを用い
た化学エッチング等が行われていた。
【0004】
【発明が解決しようとする課題】しかし、集積度の高い
強誘電体不揮発性メモリを形成する場合、非常に微細な
加工が要求されるので、ウエットエッチングでは対応が
困難である。また、アルゴン等の不活性ガスを用いたイ
オンミリングでは、エッチングレートが遅く、エッチン
グされた物質の再付着による汚染の問題や、マスク側壁
への再付着による寸法シフトの問題等があり、これらの
問題を改善するために、チャンバー内の圧力を高くする
必要があるが、テーパーが発生し、線幅の正確な制御が
できないという問題が生じる。更に、レジストを用いた
ケミカルエッチングでは、レジストとPtとの選択比が
悪く、レジストの後退によりテーパが生じ、寸法シフト
が起こる。図4は従来技術の問題点の説明に供する図で
あり、21はシリコン基板、22はNSG膜、23はT
i膜、24はTiN膜、25はPt/Ti膜、26はP
t膜、27はPZT膜、28は側壁デポ膜、29はPt
残り、30は残渣を示している。例えば、図4(a)に
示すように、PZT膜27をパターニングした後、Cl
2を用いた化学エッチングを行った場合、図4(b)に
示すように、Pt膜の状態によるエッチングむらとして
Pt残り29が生じ、更にエッチングを進めた場合、図
4(c)に示すように、Pt残り29がエッチングマス
クとなり、残渣30が残る。
【0005】本発明は、高いエッチングレートで寸法シ
フトの生じない、Pt膜のエッチング方法を提供するも
のである。
【0006】
【課題を解決するための手段】請求項1記載の本発明
の、Pt膜のエッチング方法は、Pt膜上に耐エッチン
グ膜をパターニングし、耐エッチング膜に覆われていな
い領域の上記Pt膜をエッチングする、Pt膜のエッチ
ング方法において、上記Pt膜を成膜後、該Pt膜上に
上記耐エッチング膜としてシリコン酸化膜を成膜し、パ
ターニングする工程と、エッチングガスとして、酸素ガ
スと塩素ガス又塩化物ガスとの混合ガスを用いて、上記
シリコン酸化膜及び上記Pt膜の側壁にPtClxy
は、PtClxとPtOyとの混合物を形成させながら、
上記シリコン酸化膜をエッチングマスクとしてエッチン
グする工程と、上記エッチング後、酸によるウエットエ
ッチングにより、上記PtClxy又は、PtClx
PtOyとの混合物を除去する工程とを有することを特
徴とするものである。
【0007】また、請求項2記載の本発明のPt膜のエ
ッチング方法は、基板上に層間絶縁膜、Ti膜、TiN
膜,Ti膜、Pt膜及び強誘電体膜を順次成膜し、該強
誘電体膜上に耐エッチング膜としてシリコン酸化膜を成
膜、パターニングし、該パターニングされたシリコン酸
化膜をエッチングマスクとして、上記強誘電体膜をエッ
チングする工程と、温度を100℃乃至400℃の範囲
で、エッチングガスとして、酸素ガスと塩素ガス又塩化
物ガスとの混合ガスを用い、該混合ガスの総流量に対す
る酸素の流量比を50%未満とし、上記シリコン酸化
膜、上記強誘電体膜及び上記Pt膜の側壁にPtClx
y又は、PtClxとPtOyとの混合物を形成させな
がら、エッチングする工程と、上記エッチング後、酸に
よるウエットエッチングにより、上記PtClxy
は、PtClxとPtOyとの混合物を除去する工程とを
有することを特徴とする
【0008】
【作用】上記エッチングガスに酸素ガスと塩素ガス又は
塩化物ガスとを用いることにより、耐エッチングマスク
であるシリコン酸化膜及び被エッチング膜であるPt膜
の側壁にPtClxy又は、PtClxとPtOyとの混
合物を形成することによって、上記側壁を保護すること
ができ、テーパのない高い異方性を有するエッチングが
でき、側壁に混合物は酸のウエットエッチングにより除
去される。
【0009】また、上記酸素ガスの総流量に対する流量
比を50%より小さくすることによって、Pt膜の下地
にTiN膜が形成されていた場合、Pt及び共晶部分と
TiNとの選択性が向上し、Pt膜とTiN膜間に形成
されている共晶部分をもエッチングすることができる。
【0010】
【実施例】以下、一実施例に基づいて本発明について詳
細に説明する。
【0011】図1は本発明の実施例の強誘電体膜のエッ
チング工程の断面図であり、図2は本実施例に用いたE
CR(電子サイクロトロン共鳴)プラズマエッチング装
置の概要図であり、図3はRF出力とエッチングレート
の関係を示す図である。図1において、1はシリコン基
板、2はNSG膜、3はTi膜、4はTiN膜、5はP
t膜、6はPZT膜、7はPt/Ti膜、8はSOG
膜、9は側壁デポ膜であり、図2において、10はマイ
クロ波、11は高周波電源、12はソレノイドコイル、
13はウエハ、14は電極、15はCl2ガス導入口、
16はArガス導入口である。尚、本発明は、ECRプ
ラズマエッチング装置で発生するような低圧力下で高密
度プラズマ(例えば、HWP(ヘリコン波)、ICP
(誘導結合)プラズマ)を発生できるような装置を用い
れば実施可能である。
【0012】以下に、図1を用いて本発明の実施例の強
誘電体膜のエッチング方法を説明する。
【0013】まず、シリコン基板1上にCVD法によ
り、NSG膜2を約300nm程度成膜し、その上に、
NSG膜2とTiN膜4との密着性を向上させるため、
スパッタ法を用いてTi膜3を約20nm程度成膜す
る。該スパッタはアルゴンの流量=85SCCM、RF
=3kW、圧力=2.5mTorrの条件で行った。そ
の後、バリア層として、スパッタ法を用いてTiN膜4
を約200nm程度成膜した。該スパッタはアルゴンの
流量=58SCCM、窒素の流量=76SCCM、RF
=5kW、圧力=4mTorrの条件で行った。
【0014】その後、TiN膜4とPt膜5との密着性
を向上させるために、上述の条件でTi膜3を成膜し、
続いて、強誘電体膜キャパシタの下部電極としてスパッ
タ法によりPt膜5を約100nm程度成膜した。該ス
パッタはアルゴンの流量=120SCCM、RF=2k
W、圧力=4mTorrの条件で行った。その後、強誘
電体膜であるPZT膜6をゾル−ゲル法を用いて成膜し
た。該成膜方法はPZTのゾル−ゲル液をスピンコータ
ーでPt膜5上に成膜し、400℃で1時間の仮焼成を
行った(図1(a))。
【0015】その後、PZT膜6の本焼成として、60
0℃で30秒のアニールとしてRTA(Rapid T
hermal Anneal)を行った。本焼成後のP
ZT膜6の膜厚は約250nmである。また、Pt膜5
とTiN膜4間のPtとTiとが共晶し、Pt/Ti膜
7が形成される。更に電極としてのPt膜5はグレイン
の集合体のような状態になる。
【0016】次に、まず、PZT膜6上に耐エッチング
膜として、SOG(Spin OnGrass)膜8を
スピンコーターで1μm成膜し、焼成して形成する。マ
スクとして用いるためには、成膜時にジリコン酸化膜と
PZT膜との反応を抑えなければならないため、基板温
度を100℃乃至400℃の範囲にする。
【0017】その後、レジストを用いたフォトリソグラ
フィーにより、0.8μm〜2.5μm角のパターニン
グを実施し、SOG膜8をエッチングすることにより、
SOG膜8をマスクとした。SOG膜8のエッチング条
件は、μ波プラズマエッチング装置を用い、CF4の流
量を50SCCMとし、圧力を5mTorr、μ波出力
を200mA、RF出力を40Wとした。その後、アッ
シング工程によりレジストを剥離した(図1(c))。
【0018】次に、図2に示すようなECRプラズマエ
ッチング装置を用いて、エッチングガスとして、Arを
流量63SCCM、Cl2を流量27SCCMで導入
し、圧力=1.4mTorr、μ波出力を1000W、
RF出力を100W、基板表面温度を300℃として、
PZT膜6のエッチングを行った(図1(d))。
【0019】尚、基板表面温度は、鉛のハロゲン化物を
揮発させるためには、100℃以上が適当であり、エッ
チングマスクとPZTとの界面で反応を起こさず、且
つ、PZT膜6の膜質を変えない程度の温度とする必要
があることから、400℃以下が適当である。また、ハ
ロゲンガスとして、他のハロゲンガスよりも揮発し易
い、塩素(Cl2)ガス又は塩化物を用いるのが適当で
ある。また、エッチング時の真空度に関しては、μ波
(ECR)にて安定なプラズマが得られる範囲として1
〜10mTorrである。また、RF出力を大きくする
と、エッチングレートは上昇し、RF出力の範囲として
100〜200(W)が適用可能であるが、選択性を考
慮すると100〜150(W)が適当である。
【0020】次に、図2に示すようなECRプラズマエ
ッチング装置を用いて、エッチングガスとして、O2
流量9SCCM、Cl2を流量81SCCMで導入し、
圧力=1.4mTorr、μ波出力を1000W、RF
出力を100W、基板表面温度を300℃として、Pt
膜5のエッチングを行った(図1(e))。尚、エッチ
ング時の真空度に関しては、μ波(ECR)にて安定な
プラズマが得られる範囲として1〜10mTorrであ
る。また、O2の含有量については、50%含有の場
合、Pt膜とTiN膜との間の共晶部分7が十分にエッ
チングされないため、Pt膜5及び共晶部分7が下地の
TiN膜4と十分な選択比を持つ条件として、O2の総
流量に対する流量比を50%より小さくした。この場
合、PZT成膜時に生じた共晶部分7及びPt膜5とT
iN膜4の選択比が10を越え、Ptを完全に取り除く
ことができる。また、基板温度は、側壁デポ膜であるP
tClxy又は、PtClxとPtOyとの混合物の生成
を促進するため、100℃以上が望ましいが、PZT膜
6のSOG膜8とPZT膜6との界面で反応を起こさ
ず、且つ、PZT膜6の膜質を変えない程度の温度とす
る必要があることから、400℃以下が望ましい。
【0021】また、側壁にPtClxy又は、PtCl
xとPtOyとの混合物が堆積しており、マスクとして被
エッチング膜であるPt膜及びPZT膜の側壁が保護さ
れる。尚、実施例では、Cl2ガスを用いたが、その代
わりにCCl4やCHCl3等の塩化物ガスを用いること
も可能である。
【0022】次に、側壁に堆積したPtClxy又は、
PtClxとPtOyとの混合物を濃度が35%のHCl
水溶液を用いた10分間のウエットエッチングにより、
除去する。尚、HCl水溶液の代わりに、硫酸水溶液
(H2SO4)、リン酸水溶液、硝酸水溶液等が適用可能
である。
【0023】寸法シフトに関して従来のArスパッタ
や、ケミカルエッチングにおいては、膜厚1000Åの
Pt膜をエッチングする場合、テーパ角度45°で寸法
シフトが0.1μm生じていたが、本発明により正確な
線幅加工が可能になった。
【0024】
【発明の効果】以上詳細に説明したように、本発明を用
いることにより、耐エッチングマスクであるシリコン酸
化膜及び被エッチング膜であるPt膜の側壁にPtCl
xy又は、PtClxとPtOyとの混合物を形成するこ
とによって、上記側壁を保護することができ、テーパの
ない高い異方性を有するエッチングができ、また、側壁
に堆積した混合物は酸のウエットエッチングにより除去
され、寸法シフトもなく高精度にPt膜の微細加工が可
能となる。
【0025】また、エッチングガスとしての酸素ガスの
エッチングガスの総流量に対する流量比を50%より小
さくすることにより、Ptの下地にTiN膜が形成され
ている場合、選択性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施例の強誘電体膜のエッチング工程
の断面図である。
【図2】本実施例に用いたECR(電子サイクロトロン
共鳴)プラズマエッチング装置の概要図である。
【図3】RF出力とエッチングレートの関係を示す図で
ある。
【図4】従来のエッチング方法の問題の説明に供する図
である。
【符号の説明】
1 半導体基板 2 NSG膜 3 Ti膜 4 TiN膜 5 Pt膜 6 PZT膜 7 共晶部分 8 SOG膜 9 側壁デポ膜 10 マイクロ波 11 高周波電源 12 ソレノイルドコイル 13 ウエハ 14 電極 15 Cl2ガス導入管 16 Arガス導入管
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/306 S (72)発明者 工藤 淳 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 崎山 恵三 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 Pt膜上に耐エッチング膜をパターニン
    グし、耐エッチング膜に覆われていない領域の上記Pt
    膜をエッチングする、Pt膜のエッチング方法におい
    て、 上記Pt膜を成膜後、該Pt膜上に上記耐エッチング膜
    としてシリコン酸化膜を成膜し、パターニングする工程
    と、 エッチングガスとして、酸素ガスと塩素ガス又塩化物ガ
    スとの混合ガスを用いて、上記シリコン酸化膜及び上記
    Pt膜の側壁にPtClxy又は、PtClxとPtOy
    との混合物を形成させながら、上記シリコン酸化膜をエ
    ッチングマスクとしてエッチングする工程と、 上記エッチング後、酸によるウエットエッチングによ
    り、上記PtClxy又は、PtClxとPtOyとの混
    合物を除去する工程とを有することを特徴とする、Pt
    膜のエッチング方法。
  2. 【請求項2】 基板上に層間絶縁膜、Ti膜、TiN
    膜,Ti膜、Pt膜及び強誘電体膜を順次成膜し、該強
    誘電体膜上に耐エッチング膜としてシリコン酸化膜を成
    膜、パターニングし、該パターニングされたシリコン酸
    化膜をエッチングマスクとして、上記強誘電体膜をエッ
    チングする工程と、 基板温度を100℃乃至400℃の範囲で、エッチング
    ガスとして、酸素ガスと塩素ガス又塩化物ガスとの混合
    ガスを用い、該混合ガスの総流量に対する酸素の流量比
    を50%未満とし、上記シリコン酸化膜、上記強誘電体
    膜及び上記Pt膜の側壁にPtClxy又は、PtCl
    xとPtOyとの混合物を形成させながら、エッチングす
    る工程と、 上記エッチング後、酸によるウエットエッチングによ
    り、上記PtClxy又は、PtClxとPtOyとの混
    合物を除去する工程とを有することを特徴とする、Pt
    膜のエッチング方法。
JP06175364A 1994-07-27 1994-07-27 Pt膜のエッチング方法 Expired - Fee Related JP3122579B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06175364A JP3122579B2 (ja) 1994-07-27 1994-07-27 Pt膜のエッチング方法
US08/377,405 US5515984A (en) 1994-07-27 1995-01-24 Method for etching PT film
KR1019950001884A KR0177047B1 (ko) 1994-07-27 1995-01-28 Pt막의 에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06175364A JP3122579B2 (ja) 1994-07-27 1994-07-27 Pt膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPH0845905A true JPH0845905A (ja) 1996-02-16
JP3122579B2 JP3122579B2 (ja) 2001-01-09

Family

ID=15994800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06175364A Expired - Fee Related JP3122579B2 (ja) 1994-07-27 1994-07-27 Pt膜のエッチング方法

Country Status (3)

Country Link
US (1) US5515984A (ja)
JP (1) JP3122579B2 (ja)
KR (1) KR0177047B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024743A (ko) * 1996-09-20 1998-07-06 가나이 쯔도무 반도체 집적 회로 장치의 제조 방법
JP2000004010A (ja) * 1999-04-28 2000-01-07 Matsushita Electron Corp 容量素子の製造方法
KR20010112086A (ko) * 2000-06-07 2001-12-20 가네꼬 히사시 반도체 장치의 제조 방법
US6533948B2 (en) 2000-02-25 2003-03-18 Fujitsu Limited Method of manufacturing semiconductor device having ferro-dielectric material film
US6682944B2 (en) 2002-02-28 2004-01-27 Fujitsu Limited Semiconductor device manufacturing method
KR100440888B1 (ko) * 1997-12-27 2004-09-18 주식회사 하이닉스반도체 백금 식각 공정에서의 식각 잔유물 제거 방법
KR100461506B1 (ko) * 2002-03-09 2004-12-14 한국전자통신연구원 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법
KR100513363B1 (ko) * 1998-06-30 2005-11-03 주식회사 하이닉스반도체 반도체소자의 전하저장전극 제조방법
KR100546275B1 (ko) * 1998-06-15 2006-04-21 삼성전자주식회사 반도체 장치의 백금막 식각방법
US7763545B2 (en) 2002-02-28 2010-07-27 Fujitsu Semiconductor Limited Semiconductor device manufacturing method

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884054B2 (ja) * 1995-11-29 1999-04-19 工業技術院長 微細加工方法
US5930639A (en) * 1996-04-08 1999-07-27 Micron Technology, Inc. Method for precision etching of platinum electrodes
KR100224660B1 (ko) 1996-06-17 1999-10-15 윤종용 백금-폴리실리콘 게이트 형성방법
KR100224730B1 (ko) * 1996-12-17 1999-10-15 윤종용 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
TW365691B (en) * 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
DE19728474A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Elektrodenanordnung
DE19728472A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
US20010050267A1 (en) * 1997-08-26 2001-12-13 Hwang Jeng H. Method for allowing a stable power transmission into a plasma processing chamber
KR100252047B1 (ko) * 1997-11-13 2000-04-15 윤종용 하드마스크를 이용한 금속층 식각방법
KR100252889B1 (ko) * 1997-11-14 2000-04-15 김영환 백금식각방법
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
KR100269323B1 (ko) * 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
US6958295B1 (en) * 1998-01-20 2005-10-25 Tegal Corporation Method for using a hard mask for critical dimension growth containment
WO1999046810A1 (fr) * 1998-03-12 1999-09-16 Hitachi, Ltd. Procede permettant de traiter la surface d'un echantillon
JP2000114245A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
JP2003529914A (ja) * 1999-02-17 2003-10-07 アプライド マテリアルズ インコーポレイテッド 高密度ramキャパシタの電極をパターン化する改良マスキング法及びエッチング配列
JP3415487B2 (ja) * 1999-06-14 2003-06-09 Necエレクトロニクス株式会社 半導体素子の製造方法
US6548414B2 (en) * 1999-09-14 2003-04-15 Infineon Technologies Ag Method of plasma etching thin films of difficult to dry etch materials
TW440992B (en) * 2000-03-06 2001-06-16 United Microelectronics Corp Manufacturing method for wide-bottom box capacitor with semi-spherical silicon grains
US6350699B1 (en) 2000-05-30 2002-02-26 Sharp Laboratories Of America, Inc. Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
JP2001347499A (ja) * 2000-06-05 2001-12-18 Sony Corp 微細装置の製造方法
US6444479B1 (en) * 2001-04-18 2002-09-03 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
US6835665B2 (en) * 2002-03-06 2004-12-28 Hitachi High-Technologies Corporation Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method
US20030176073A1 (en) * 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
JP2004023078A (ja) * 2002-06-20 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
US20040166678A1 (en) * 2003-02-24 2004-08-26 Hall Lindsey H. Wet clean method for PZT capacitors
US6762064B1 (en) * 2003-04-17 2004-07-13 Infineon Technologies Ag Process for fabrication of a ferrocapacitor
US7230292B2 (en) * 2003-08-05 2007-06-12 Micron Technology, Inc. Stud electrode and process for making same
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack
US9583356B1 (en) 2015-09-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
US10504733B2 (en) 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer
US11177438B2 (en) * 2019-05-23 2021-11-16 Tetramen Inc. Patterning oxidation resistant electrode in crossbar array circuits
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0510828A (ja) * 1991-07-03 1993-01-19 Murata Mfg Co Ltd 白金温度センサの製造方法
JPH05109668A (ja) * 1991-10-21 1993-04-30 Seiko Epson Corp 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024743A (ko) * 1996-09-20 1998-07-06 가나이 쯔도무 반도체 집적 회로 장치의 제조 방법
KR100440888B1 (ko) * 1997-12-27 2004-09-18 주식회사 하이닉스반도체 백금 식각 공정에서의 식각 잔유물 제거 방법
KR100546275B1 (ko) * 1998-06-15 2006-04-21 삼성전자주식회사 반도체 장치의 백금막 식각방법
KR100513363B1 (ko) * 1998-06-30 2005-11-03 주식회사 하이닉스반도체 반도체소자의 전하저장전극 제조방법
JP2000004010A (ja) * 1999-04-28 2000-01-07 Matsushita Electron Corp 容量素子の製造方法
US6533948B2 (en) 2000-02-25 2003-03-18 Fujitsu Limited Method of manufacturing semiconductor device having ferro-dielectric material film
KR20010112086A (ko) * 2000-06-07 2001-12-20 가네꼬 히사시 반도체 장치의 제조 방법
US6682944B2 (en) 2002-02-28 2004-01-27 Fujitsu Limited Semiconductor device manufacturing method
KR100832683B1 (ko) * 2002-02-28 2008-05-27 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
US7763545B2 (en) 2002-02-28 2010-07-27 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
KR100461506B1 (ko) * 2002-03-09 2004-12-14 한국전자통신연구원 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법

Also Published As

Publication number Publication date
JP3122579B2 (ja) 2001-01-09
KR0177047B1 (ko) 1999-04-15
US5515984A (en) 1996-05-14

Similar Documents

Publication Publication Date Title
JP3122579B2 (ja) Pt膜のエッチング方法
US6254792B1 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
US6436838B1 (en) Method of patterning lead zirconium titanate and barium strontium titanate
US20030077843A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
US5776356A (en) Method for etching ferroelectric film
JP2000138349A (ja) 半導体記憶装置の製造方法
JPH11126779A (ja) 構造化方法
JP2003257942A (ja) 半導体装置の製造方法
US20030047532A1 (en) Method of etching ferroelectric layers
JP2004023078A (ja) 半導体装置の製造方法
JP3246707B2 (ja) 強誘電体膜のエッチング方法
JP2006060203A (ja) FeRAM用途のためのPt/PGOエッチングプロセス
JP3367600B2 (ja) 誘電体薄膜素子の製造方法
JP3717383B2 (ja) 強誘電体膜のエッチング方法
JP2003224207A (ja) 半導体装置およびその製造方法
JPH11111695A (ja) 白金薄膜パターンの形成方法及び半導体装置の製造方法
JP3390340B2 (ja) 誘電体素子の形成方法
JP4551725B2 (ja) 半導体装置の製造方法
JP3901949B2 (ja) 半導体装置およびその製造方法
JP3678771B2 (ja) ドライエッチング方法
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置
JP3403031B2 (ja) 半導体装置の製造方法
JPH1131682A (ja) ドライエッチング方法および強誘電体メモリ素子の製造方法
JP2005303323A (ja) 強誘電体膜のエッチング方法
JP2001267302A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071020

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees