JP2001267302A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001267302A
JP2001267302A JP2000079431A JP2000079431A JP2001267302A JP 2001267302 A JP2001267302 A JP 2001267302A JP 2000079431 A JP2000079431 A JP 2000079431A JP 2000079431 A JP2000079431 A JP 2000079431A JP 2001267302 A JP2001267302 A JP 2001267302A
Authority
JP
Japan
Prior art keywords
etching
thin film
semiconductor device
manufacturing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000079431A
Other languages
English (en)
Inventor
Hitoshi Urashima
仁 浦島
Kazuya Ishihara
数也 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000079431A priority Critical patent/JP2001267302A/ja
Publication of JP2001267302A publication Critical patent/JP2001267302A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 金属薄膜上に製膜した強誘電体薄膜をドライ
エッチングしようとする時、生成物が、パターン側面や
表面に付着した。 【解決手段】 エッチングガスとしてAr、C26およ
びCl2からなる混合ガスを用いて強誘電体膜をエッチ
ングした後、基板を40℃以上、且つ、90℃以下のH
2O中に浸漬処理することにより、付着した生成物を除
去できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、不揮発性メモリー
素子やDRAM用キャパシター等に用いられる誘電体薄
膜素子の微細構造の形成方法に関し、特に誘電体薄膜の
エッチング方法に関するものである。
【0002】
【従来の技術】自発分極を有する強誘電体薄膜をキャパ
シターに用いたメモリーデバイスの研究開発が活発であ
る。強誘電体材料としては、PZT(Pb(Zr,T
i)O3/チタン酸ジルコン酸鉛)、PLZT((P
b,La)(Zr,Ti)O3/チタン酸ジルコン酸ラ
ンタン鉛)、BTO(Bi4Ti312/チタン酸ビスマ
ス)や、ビスマス系ぺロブスカイト化合物等の酸化物が
多く用いられている。中でもビスマス系ぺロブスカイト
化合物材料の一つであるSBT(SrBi2Ta29
は自発分極の疲労が小さいという特長を有している。
【0003】強誘電体薄膜を不揮発性メモリに応用する
場合、微細加工が重要である。この微細加工用強誘電体
薄膜のドライエッチング方法としては、Ar等の不活性
ガスを用いたスパッタエッチや、Cl系,F系等のハロ
ゲン元素の単体または化合物ガスを用いたプラズマエッ
チング、またそれらのガスを混合したガスによるプラズ
マエッチング等の方法が用いられてきた。例えば、Ar
とCl2とを用いたECRプラズマエッチングがある。
【0004】しかし、前述のエッチング方法では、強誘
電体薄膜のエッチング時に、強誘電体とエッチングガス
とが反応して生成した物質がパターン側面や表面に付着
し、これがマスクの除去後も残るという問題があった。
エッチング後に付着物が残った様子は図3のようにな
る。このような付着物は、下部電極と上部電極との間を
ショートさせたり、下部電極の微細加工を妨げるなどの
弊害がある。このため、付着物の軽減もしくは除去が、
強誘電体キャパシタ素子製造の上で大きな課題となって
いた。例えば、SrBi2Ta29から成る強誘電体薄
膜をArおよびC26ガスを用いてプラズマエッチング
する場合、パターンの側壁に厚さ10nm以下の生成物
が付着する。この生成物は、H2Oによる処理で除去す
ることはできず、エッチング後に約3.5重量%の濃度
の塩酸に5分間浸し、そのあと水洗することによって除
去できる。しかし、塩酸で処理するため強誘電体キャパ
シタの耐圧やヒステリシス特性の劣化が見られる。この
ように、付着物の除去にはドライエッチング後塩酸で処
理する方法がとられているが十分ではなかった。
【0005】これらを低減するため、種々の強誘電体薄
膜のエッチング方法が提案されている。特開平9−26
6200号公報では酸化されやすい金属膜をマスクとし
てパターン形成することによって、マスクと被エッチ膜
との選択比を大きくし、強誘電体薄膜および白金薄膜の
微細加工を容易化するとともに酸化されやすい金属の付
着がないので素子特性の劣化をさけている。特開平10
−12836号公報では、エッチング後の洗浄を大気に
暴露することなく不活性ガス中でおこなうことにより、
エッチング時の反応生成物を除去している。
【0006】
【発明が解決しようとする課題】特開平9−26620
0号公報に記載のようにハードマスクを用いる場合に
は、レジストマスクを用いてエッチングを行う場合と比
較して、マスク形成時と除去時において、余分な工程数
が発生するという問題点があった。
【0007】また前述の特開平10−12836号公報
では、エッチング後の洗浄処理を、大気に暴露すること
なく行う必要があるため、処理装置が複雑なものになる
という問題点があった。
【0008】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面に下部電極層を具備した基板上に成膜さ
れた誘電体薄膜の加工方法で、該誘電体薄膜上にフォト
レジストから成るマスクパターンを形成するパターニン
グ工程と、該マスクパターンに被覆されない領域を除去
するエッチング工程と、該エッチング工程後の基板を薬
液に浸漬する洗浄工程とを含む半導体装置の製造方法に
おいて、該エッチング工程で使用するガスが、Cl2
フッ化化合物とを有する混合ガスであり、前記薬液がH
2Oであることを特徴とするものである。
【0009】また、本発明の半導体装置の製造方法は、
前記誘電体膜がSrBi2Ta29であることが望まし
い。
【0010】また、本発明の半導体装置の製造方法は、
前記フッ化化合物がC26、SF6、CF4及びCHF3
のうちいずれかから選択されることが望ましい。
【0011】また、本発明の半導体装置の製造方法は、
前記洗浄工程でのH2Oの温度が40℃以上、且つ、9
0℃以下であることが望ましい。
【0012】本発明の半導体装置の製造方法は、前記エ
ッチング工程で使用する全ガス流量に対するCl2の流
量が5%以上、且つ、15%以下であることが望まし
い。
【0013】本発明の半導体装置の製造方法は、エッチ
ング工程で使用するガスに不活性ガスが含まれているこ
とが望ましい。更に、不活性ガスとしてはアルゴンが望
ましい。
【0014】
【発明の実施の形態】以下、一実施の形態に基づいて、
本発明を詳細に説明する。
【0015】図1は本発明を用いた場合の下部電極エッ
チング後のウェハーの断面図であり、図2はエッチング
前のウエハーの膜構造を示す図であり、図3は強誘電体
薄膜をエッチングした後のウェハーの断面図であり、図
4は本発明を用いて、強誘電体薄膜をエッチングし、H
2Oによる付着物処理を行った後のウェハーの断面図で
あり、図5はArとC26との混合ガスによるSBTの
エッチングにおける、C26/(Ar+C26)の流量
比とエッチング速度との関係を示した図であり、図6は
ArとC26との混合ガスによるSBTのエッチングに
おける、C26/(Ar+C26)の流量比とレジスト
マスク厚さの減少量との関係を示した図である。
【0016】図1〜図6を用いて、本発明の一実施の形
態の半導体装置の製造工程を説明する。図2に示すよう
に、Si基板5の表面に熱酸化によりSiO2膜4を製
膜する。SiO2膜4の形成はCVD法またはその他の
方法でもよい。次に、このSiO2膜4上に下部電極層
2を形成する。本実施例では、SiO2膜4上に、Ta
Si膜4をスパッタ法により約100nm製膜し、N2
雰囲気中でアニールしてTaSiN膜を得、TaSi膜
とTaSiN膜から成る接着層3を形成した。そして、
この接着層3上に、スパッタ法によりIr金属の薄膜を
約100〜200nm製膜し下部電極2を形成した。
【0017】次に、下部電極2上に、強誘電体薄膜1を
製膜する。強誘電体薄膜1の材料には、例えばSBT
(SrBi2Ta29)を用い、製膜方法として、一例
としてMOD法を用いた。すなわち、Sr、Bi、Ta
を含むアルコキシドまたは有機酸塩と有機溶媒とからな
る混合溶液を基板上に塗布し、約200℃でベークして
乾燥させた後、電気炉を用いてO2またはN2雰囲気中、
600〜800℃で30〜60分間アニールを行う。こ
の塗布〜アニール工程を何回か繰り返し、厚さ120n
m程度の膜を得る。
【0018】この強誘電体薄膜1上にフォトレジストパ
ターン6を形成し、ドライエッチングにより、フォトレ
ジストパターン6で覆われていない部分の強誘電体薄膜
1を除去する。ドライエッチングの方法として公知のエ
ッチング方式であるECRプラズマエッチングを用い
た。エッチングガスにはAr、C26及びCl2を、流
量がそれぞれ56SCCM、14SCCM、8SCCM
となるように導入し、トータル圧力を0.18Paとし
た。マイクロ波パワー1000W、RFパワー150W
で、エッチングする。この時、約18〜25nm/分の
エッチング速度が得られた。そこで、例えば強誘電体薄
膜の初期厚さが120nmの場合、エッチング時間は約
4分30秒であった。
【0019】このエッチングにより、パターン形成され
た強誘電体薄膜1の側面および表面には、図3に示す不
要な付着物7が生じている。これを除去するために基板
を水洗する。水洗に用いるH2Oの温度は80℃とし、
水洗時間は30分間とする。基板をH2O中から取り出
した後、スピンドライヤーを用いて乾燥させる。この処
理の結果、基板の断面構造は図4のように、パターン形
成された強誘電体薄膜1の表面および側面の付着物が除
去されるが、これは、エッチングガスとしてArとC2
6とに加えCl2を用いると、強誘電体がエッチングさ
れる時、強誘電体を構成する元素の塩化物が生成し、こ
れがH2Oに溶解するため、HClを用いずして生成物
の除去が可能となるためである。
【0020】また薬液処理においてHClのような酸が
不要であるため、強誘電体キャパシタの耐圧やヒステリ
シス特性の劣化が避けられる。仮に、ArとCl2との
混合ガスをエッチングガスを用いた場合は、付着物がH
2Oでの水洗では除去できないほど、大量に付着する。
【0021】本実施の形態において、水洗するためのH
2Oの温度は、40℃〜90℃の範囲にあることが好ま
しい。水温が低い場合には付着物が除去されにくく、水
温が高い場合にはフォトレジストパターン6が変質して
アッシングによる除去が困難になるためである。
【0022】また、フォトレジストパターン6を保った
ままで下部の金属電極もエッチングし、図1に示したよ
うな断面パターンを得ようとする場合、90℃を超える
水温ではフォトレジストパターン6が変質変形してしま
うため、金属膜のエッチングにおいて、微細加工が困難
になる。尚、水温を40℃より下げた場合、付着物を除
去するために要する水洗時間は、水温が40℃以上の場
合と比較して同じまたは長くする、例えば60分である
ことが好ましかった。
【0023】また本実施の形態において、SBTのエッ
チング速度の、ArとC26との流量比に対する依存性
は図5に示された様な傾向が見られる。また、フォトレ
ジストパターンの厚さの減少量の、ArとC26との流
量比に対する依存性は図6に示された様な傾向が見られ
る。
【0024】更に、Cl2流量を増大させた場合には、
パターン表面や側面の付着物量が増大する。従ってA
r、C26、Cl2ガス流量の、全流量に占める比は、
各々0.55〜0.85、0.1〜0.3、0.05〜
0.15の範囲にあることが好ましいが、特に、Cl2
のガス流量がエッチングガス全流量の5%以上、且つ、
15%以下であることが好ましい。
【0025】強誘電体膜の厚さがより厚い場合は、C2
6流量のは小さい方が好ましことは図5及び図6から
自明である。
【0026】以上の実施の形態では下部電極としてIr
/TaSiN積層構造を用いたが、それ以外の構造、た
とえばPt(100〜200nm)と接着層としてのT
iOx(約25nm)又は、Ti、TiNとの積層膜を
用いても、強誘電体膜のエッチングおよびその後の反応
生成物の除去に関しては全く同じ効果を得ることができ
た。
【0027】上述のいずれの本発明の実施の形態におい
て、ECRプラズマエッチングに用いるRFの出力は、
60W〜200Wの範囲内にあることが好ましかった。
これによりエッチングのためのプラズマが安定的に発生
しエッチング速度の精度が上がり、かつ、基板および基
板ホルダーの過熱を避けることができるという効果が得
られた。同じ理由から、マイクロ波の出力は600W〜
2000Wの範囲内にあることが好ましかった。
【0028】ECRプラズマエッチングにおけるエッチ
ング室内の全圧は、0.13〜0.33Paの範囲内に
あることが好ましかった。これによりエッチングのため
のプラズマが安定的に発生するとともに、安定したエッ
チング速度が得られた。
【0029】ECRエッチング中の基板ホルダーの温度
は、−5℃〜25℃の範囲にあることが望ましく、特に
5℃であることが好ましかった。基板ホルダーを高温に
した場合には、レジストマスクが変質・変形して微細加
工が困難になった。また基板ホルダー温度が低い場合に
は、強誘電体とエッチングガスが反応して生成した物質
が揮発しにくくなり、付着物の除去がしにくくなるため
である。
【0030】
【発明の効果】以上のように、本発明を用いることによ
り、フォトレジストパターン除去後に付着物がなく、高
精度な強誘電体薄膜の微細加工が可能となる。エッチン
グガスとしてフッ化化合物とCl2とを用いることによ
り、エッチング後の付着物処理にH2Oを用いることが
でき、塩酸等の酸を用いる必要がないため強誘電体特性
の劣化を避けることが可能となるからである。
【0031】また、付着物処理にH2Oを用いるので、
大気中で行うことができ、特開平10−12836号公
報に記載の方法によるのと異なり、特別な装置や機構が
不要である。
【0032】また、エッチングマスクとしてフォトレジ
ストを用いることから、金属や金属酸化物などの他のマ
スク材料を用いた場合と比較して、マスクを除去するこ
とが容易で、かつ必要となる工程数が少なくて済むとい
う利点がある。
【0033】また、洗浄工程でのH2Oの温度を40℃
以上、且つ、90℃以下とすることにより、水洗時間の
増加を抑制し、且つ、レジストパターンを変質させるこ
と無く洗浄することができ、且つ、レジストをアッシン
グで除去できる。
【0034】また、エッチング工程で使用する全ガス流
量に対するCl2の流量を5%以上、且つ、15%以下
とすることで、付着物の量の増加を抑制することができ
る。
【0035】また、エッチングマスクとしてフォトレジ
ストを用いることから、金属や金属酸化物などの他のマ
スク材料を用いた場合と比較して、マスクを除去するこ
とが容易で、かつ必要となる工程数が少なくて済むとい
う利点がある。
【図面の簡単な説明】
【図1】本発明を用いた場合の下部電極エッチング後の
ウェハーの断面図である。
【図2】エッチング前のウエハーの膜構造を示す図であ
る。
【図3】本発明の実施の形態で強誘電体薄膜をエッチン
グした後のウェハーの断面図である。
【図4】本発明の実施の形態で強誘電体薄膜をエッチン
グし、H2Oによる付着物処理を行った後のウェハーの
断面図である。
【図5】ArとC26との混合ガスによるSBTのエッ
チングにおける、C26/(Ar+C26)の流量比と
エッチング速度との関係を示した図である。
【図6】ArとC26との混合ガスによるSBTのエッ
チングにおける、C26/(Ar+C26)の流量比と
フォトレジストパターンの厚さの減少量との関係を示し
た図である。
【符号の説明】
1 強誘電体膜 2 下部電極 3 接着層 4 酸化膜 5 Si基板 6 パターニングされたマスク 7 不要な付着物
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA09 BA14 DA00 DA01 DA02 DA04 DA16 DA18 DA23 DB13 EA10 FA08 5F058 BA11 BC03 BD05 BF46 BH01 BH12 5F083 FR01 GA21 JA14 JA35 JA38 JA39 JA40 PR03 PR21 PR22 PR33

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 表面に下部電極層を具備した基板上に成
    膜された誘電体薄膜の加工方法で、該誘電体薄膜上にフ
    ォトレジストから成るマスクパターンを形成するパター
    ニング工程と、該マスクパターンに被覆されない領域を
    除去するエッチング工程と、該エッチング工程後の基板
    を薬液に浸漬する洗浄工程とを含む半導体装置の製造方
    法において、該エッチング工程で使用するガスが、Cl
    2とフッ化化合物とを有する混合ガスであり、前記薬液
    がH2Oであることを特徴とする、半導体装置の製造方
    法。
  2. 【請求項2】 前記誘電体膜がSrBi2Ta29であ
    ることを特徴とする、請求項1に記載の半導体装置の製
    造方法。
  3. 【請求項3】 前記フッ化化合物がC26、SF6、C
    4及びCHF3のうちいずれかから選択されることを特
    徴とする、請求項1又は請求項2記載の半導体装置の製
    造方法。
  4. 【請求項4】 前記洗浄工程でのH2Oの温度が40℃
    以上、且つ、90℃以下であることを特徴とする、請求
    項1〜請求項3のいずれかに記載の半導体装置の製造方
    法。
  5. 【請求項5】 前記エッチング工程で使用する全ガス流
    量に対するCl2の流量が5%以上、且つ、15%以下
    であることを特徴とする、請求項1〜請求項4のいずれ
    かに記載の半導体装置の製造方法。
  6. 【請求項6】 前記エッチング工程で使用するガスに不
    活性ガスが含まれていることを特徴とする、請求項1〜
    請求項5のいずれかに記載の半導体装置の製造方法。
  7. 【請求項7】 前記不活性ガスがアルゴンであることを
    特徴とする、請求項6に記載の半導体装置の製造方法。
JP2000079431A 2000-03-22 2000-03-22 半導体装置の製造方法 Pending JP2001267302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000079431A JP2001267302A (ja) 2000-03-22 2000-03-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079431A JP2001267302A (ja) 2000-03-22 2000-03-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001267302A true JP2001267302A (ja) 2001-09-28

Family

ID=18596681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000079431A Pending JP2001267302A (ja) 2000-03-22 2000-03-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001267302A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159952A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159952A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5258093A (en) Procss for fabricating a ferroelectric capacitor in a semiconductor device
US5515984A (en) Method for etching PT film
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
EP1195803B1 (en) Post-etch cleaning treatment
JP2954877B2 (ja) 容量素子の製造方法
US5776356A (en) Method for etching ferroelectric film
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
JP2003257942A (ja) 半導体装置の製造方法
KR100629021B1 (ko) 반도체기판에서의층구조화방법
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
KR100464305B1 (ko) 에챈트를이용한pzt박막의청소방법
JPH11126778A (ja) 構造化方法
US20030047532A1 (en) Method of etching ferroelectric layers
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
JP3367600B2 (ja) 誘電体薄膜素子の製造方法
JP2001267302A (ja) 半導体装置の製造方法
JP2006060203A (ja) FeRAM用途のためのPt/PGOエッチングプロセス
JP2006005152A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置
JP3246707B2 (ja) 強誘電体膜のエッチング方法
JP3390340B2 (ja) 誘電体素子の形成方法
JP3717383B2 (ja) 強誘電体膜のエッチング方法
JP3403031B2 (ja) 半導体装置の製造方法
JP3570903B2 (ja) 半導体装置の製造方法
JP3039461B2 (ja) 容量素子の製造方法