JP2000232096A - 配線形成法 - Google Patents

配線形成法

Info

Publication number
JP2000232096A
JP2000232096A JP11034074A JP3407499A JP2000232096A JP 2000232096 A JP2000232096 A JP 2000232096A JP 11034074 A JP11034074 A JP 11034074A JP 3407499 A JP3407499 A JP 3407499A JP 2000232096 A JP2000232096 A JP 2000232096A
Authority
JP
Japan
Prior art keywords
film
forming
gas
resist layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11034074A
Other languages
English (en)
Other versions
JP4123620B2 (ja
Inventor
Takashi Tawara
傑 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP03407499A priority Critical patent/JP4123620B2/ja
Publication of JP2000232096A publication Critical patent/JP2000232096A/ja
Application granted granted Critical
Publication of JP4123620B2 publication Critical patent/JP4123620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】Al系膜及びTi系膜を含む配線の形成法にお
いて、側壁保護膜除去とコロージョン防止とを共に達成
する。 【解決手段】基板10を覆う絶縁膜12の上にTiN
膜、Al合金膜及びTiN膜を順次に重ねた積層を形成
した後、レジスト層16をマスクとし且つハロゲン系ガ
スを用いるドライエッチングにより積層をパターニング
して配線層14Aを得る。ドライエッチングは、側壁保
護膜18a,18bを形成しつつ行なう。18a等の膜
は、Ti含有膜/Al含有膜/Ti含有膜の3層構造を
なす。O及び/又はHOガスにF系ガスを添加した
ガスのプラズマで層16をアッシングして除去する。1
8a等の膜中のAl,Tiはフッ化される。冷水(30
℃より低温)、温水(30℃以上)及び冷水を順次に用
いる水洗により18a等の膜及びハロゲン系残留物を除
去する。冷水はTiフッ化物を、温水はAlフッ化物及
びハロゲン系残留物をそれぞれ除去し易い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、Al(アルミニ
ウム)系導電膜とTi(チタン)系導電膜とを含む積層
からなる配線の形成法に関し、特にレジストアッシング
の後冷水洗浄によりTiのフッ化物を除去すると共に温
水洗浄によりAlのフッ化物及びハロゲン系残留物を除
去することにより側壁保護膜除去とコロージョン(配線
腐食)防止とを共に達成可能としたものである。
【0002】
【従来の技術】従来、Al系(Al又はAl合金)配線
の形成法としては、レジスト層をマスクとする選択的ド
ライエッチングによりAl系配線材層をパターニングし
て配線層を形成した後、レジスト層をアッシングして除
去するものが知られている。
【0003】このような配線形成法において、選択的ド
ライエッチング工程では、エッチングマスクとしてのレ
ジスト層の寸法及び形状に忠実に配線層を形成するため
に、異方性が高いエッチング技術が求められる。このよ
うなエッチング技術としては、Cl2、BCl3等のハロ
ゲン系ガスをエッチングガスとして用いて配線層の側壁
に側壁保護膜を形成しつつドライエッチング(例えば反
応性イオンエッチング)を行なう方法が用いられる。側
壁保護膜は、被エッチング材であるAl等を含むもの
で、配線層の側壁でのエッチング進行を抑制するように
作用する。
【0004】エッチングガスとしてハロゲン系ガスを用
いた場合、レジスト層を除去した後も配線層の表面にC
l等のハロゲン系残留物が存在する。Cl等の残留物
は、コロージョンを引き起こすので、除去する必要があ
る。従来、コロージョン防止策としては、次の(a)〜
(e)のような方法が知られている。
【0005】(a)選択的エッチングの後、基板を大気
にさらすことなくレジストアッシングを行なう方法(例
えば、特開平3−83337号公報、特開平4−159
19号公報、特開平6−84840号公報等参照)。
【0006】(b)レジストアッシングの前又は後にH
(水素)成分を含むプラズマによりCl等の残留物をH
Clの形で除去する方法(例えば特開平3−83337
号公報、特開平4−15919号公報等参照)。
【0007】(c)レジストアッシングの際にO(酸
素)成分及びH成分を含むプラズマを用いることにより
レジスト除去と同時にCl等の残留物をHClの形で除
去する方法(例えば、特開平3−83337号公報、特
開平6−84840号公報等参照)。
【0008】(d)O2+CF4の混合ガスのプラズマに
よりレジスト層をアッシング除去した後、水洗処理によ
りCl等の残留物を除去する方法(例えば、特開平6−
84840号公報に記載の「従来の技術」参照)。
【0009】(e)選択的ドライエッチングの後、F
(フッ素)原子源としてのCF4+O2の混合ガスにH2
Oガスを添加したガスのプラズマによりレジスト層をア
ッシングして除去し、さらに基板を水洗する方法(例え
ば、S. Jimbo, K. Shimomura,T. Ohiwa, M. Sekine, H.
Mori, K. Horioka and H. Okano, “Resist and Sidew
all Film Removal after Al Reactive Ion Etching (RI
E) Employing F + H2ODownstream Ashing", Jpn. J. Ap
pl. Phys. Vol.32 (1993) pp.3045-3050参照)。この方
法では、Alのハロゲン化物をアッシングの際に水溶性
のAlのフッ化物に変換した後、水洗処理によりAlの
フッ化物を除去する。
【0010】
【発明が解決しようとする課題】上記した(a)〜
(e)の方法によると、コロージョンの発生を低減可能
である。しかしながら、上記(a)〜(d)項で引用し
た文献では、側壁保護膜の形成乃至除去については特に
言及されていない。
【0011】一方、上記(e)項で引用した文献には、
Alの酸化物を水溶性のAlのフッ化物に変換して水洗
処理により除去することで側壁保護膜の除去が可能にな
る旨記載されている。しかしながら、Al系導電膜及び
Ti系導電膜を含む積層からなる配線の形成法に上記
(e)の方法を応用することについては何等記載されて
いない。
【0012】この発明の目的は、Al系導電膜及びTi
系導電膜を含む積層からなる配線を形成する際に側壁保
護膜除去とコロージョン防止とを共に達成することがで
きる新規な配線形成法を提供することにある。
【0013】
【課題を解決するための手段】この発明に係る配線形成
法は、基板を覆う絶縁膜の上にTi系導電膜及びAl系
導電膜を順次に重ねた積層を形成する工程と、所定の配
線パターンに従って前記積層の上にレジスト層を形成す
る工程と、前記レジスト層をマスクとし且つハロゲン系
ガスを用いるドライエッチングにより前記積層をパター
ニングして前記積層の残存部からなる配線層を形成する
工程であって、前記配線層の側壁に側壁保護膜を形成し
つつ前記ドライエッチングを行なうものと、前記配線層
を形成した後、酸素を含むガスにフッ素系ガスを添加し
たガスのプラズマにより前記レジスト層をアッシングし
て除去する工程と、前記レジスト層を除去した後、30
℃より低温の冷水及び30℃以上の温水を順次に用いる
水洗処理により前記配線層から前記側壁保護膜及びハロ
ゲン系残留物を除去する工程とを含むものである。
【0014】この発明の配線形成法において、Ti系導
電膜としては、Ti膜、TiN膜、TiON膜又はTi
合金膜等を用いることができ、Al系導電膜としては、
Al膜又はAl合金膜等を用いることができる。ハロゲ
ン系ガスとしては、Cl2、BCl3、Br2等のガスを
用いることができる。酸素(O)を含むガスとしては、
2ガス及び/又はH2Oガスを用いることができる。フ
ッ素系ガスとしては、CF4ガス又はCHF3ガスを用い
ることができる。ハロゲン系残留物としては、Cl、B
r等が生成される。
【0015】この発明の配線形成法によれば、Ti系導
電膜にAl系導電膜を重ねた積層をドライエッチングす
るので、側壁保護膜としては、Al含有膜にTi含有膜
を重ねた積層膜が形成される。アッシング処理では、酸
素を含むガスにフッ素系ガスを添加したガスのプラズマ
を用いるので、側壁保護膜中のAlのハロゲン化物及び
Tiのハロゲン化物は、それぞれAlのフッ化物及びT
iのフッ化物に変換される。
【0016】Tiのフッ化物は、冷水には溶解するもの
の、温水には溶けにくい。また、Alのフッ化物やCl
等のハロゲン系残留物は、冷水より温水の方が除去効率
が高い。そこで、この発明では、側壁保護膜中の上層を
構成するTiフッ化物を冷水洗浄により除去した後、側
壁保護膜中の下層を構成するAlフッ化物を温水洗浄に
より除去することにより側壁保護膜の効率的な除去を可
能にしている。また、Cl等のハロゲン系残留物を温水
洗浄に効率的に除去することによりコロージョン発生を
防止している。
【0017】この発明の配線形成法において、積層形成
工程では、Al系導電膜にTi系導電膜を重ねた積層を
形成してもよい。この場合、側壁保護膜としては、Ti
含有膜にAl含有膜を重ねた積層膜が形成されるので、
水洗処理では、温水洗浄の後冷水洗浄を行なう。このよ
うにすると、側壁保護膜除去とコロージョン防止とを共
に達成することができる。
【0018】この発明の配線形成法において、積層形成
工程では、第1のTi系導電膜、Al系導電膜及び第2
のTi系導電膜を順次に重ねた積層を形成してもよい。
この場合、側壁保護膜としては、第1のTi含有膜、A
l含有膜及び第2のTi含有膜を順次に重ねた積層膜が
形成されるので、水洗処理では、冷水洗浄、温水洗浄及
び冷水洗浄の順に洗浄を行なう。このようにすると、側
壁保護膜除去とコロージョン防止とを共に達成すること
ができる。
【0019】この発明の配線形成法において、水洗処理
では、冷水の温度を20℃以下とすると共に温水の温度
を60℃以上とするのが好ましい。このようにすると、
洗浄効率が一層向上する。
【0020】
【発明の実施の形態】図1〜4は、この発明の一実施形
態に係る配線形成法を示すもので、各々の図に対応する
工程(1)〜(4)を順次に説明する。
【0021】(1)例えばシリコンからなる半導体基板
の10の表面にシリコンオキサイドからなる絶縁膜12
を形成する。絶縁膜12の上には、配線材層14を形成
する。配線材層14は、一例として、下から順にTiN
膜、Al合金膜及びTiN膜を重ねた構成とする。配線
材層14の上には、周知のフォトリソグラフィ処理によ
り所定の配線パターンに従ってレジスト層16を形成す
る。
【0022】(2)レジスト層16をマスクとし且つハ
ロゲン系ガスを用いる選択的ドライエッチングにより配
線材層14をパターニングして層14の残存部からなる
配線層14Aを形成する。このとき、レジスト層16及
び配線層14Aの積層の側壁に側壁保護膜18a,18
bを形成しつつドライエッチングを行なう。この結果、
レジスト層16のパターンに忠実なパターンを有する配
線層14Aが得られる。
【0023】選択的ドライエッチングは、一例として図
5に示すような誘導結合型プラズマエッチング装置を用
いて行なった。図5の装置において、処理室20の底部
には、被処理ウエハWとしての基板10を保持する底部
電極BEが設けられている。処理室20の上部開口は、
誘電体プレートDPで閉じられており、誘電体プレート
DPの近傍には誘導コイルCLが設けられている。誘導
コイルCLには、第1の高周波電源RFから13.5
6〔MHz〕のプラズマ形成用高周波電力が供給され、
底部電極BEには、第2の高周波電源RFから13.
56〔MHz〕のバイアス用高周波電力が供給される。
処理室20内において、被処理ウエハWの上方には、プ
ラズマPが形成される。プラズマエッチング条件は、一
例として、 圧力:10〔mTorr〕 RFのパワー:350〔W〕 RFのパワー:150〔W〕 ガス流量:Cl/BCl/CHF3=60/60/
5〔sccm〕 とした。
【0024】側壁保護膜18a,18bは、配線材層1
4がTi/Al合金/Tiの3層構造であるため、Ti
含有膜/Al含有膜/Ti含有膜の3層構造をなす。基
板10の配線形成面には、エッチングに用いたCl等の
ガス成分が残留している。側壁保護膜18a,18b及
びCl等のハロゲン系残留物は、図3のレジストアッシ
ングの後、図4の水洗処理により除去される。
【0025】(3)Oガス及び/又はHOガスにF
系ガスを添加したガスのプラズマによりレジスト層16
をアッシングして除去する。このアッシングは、コロー
ジョンの発生を低減するため、図2のドライエッチング
の後、基板10を大気にさらすことなく行なうのが望ま
しい。
【0026】アッシングは、一例として図6に示すよう
なマイクロ被プラズマアッシング装置を用いて行なっ
た。図6の装置において、処理室30の底部には、ヒー
タを有するウエハホルダWHが設けられており、ウエハ
ホルダWH上には、被処理ウエハWとしての基板10が
載置される。処理室30の上部には、プラズマ発生部P
Gが設けられている。プラズマ発生部PGには、アッシ
ングガスGSと2.45〔GHz〕のマイクロ波電力M
Wとが供給される。処理室30の下部に設けられた排気
管ENは、図示しない排気装置に接続される。プラズマ
発生部PGで発生されたプラズマは、被処理ウエハWに
向けて降下する。アッシング条件は、一例として、 圧力:700〔mTorr〕 マイクロ波電力:600〔W〕 ガス流量:O/CF(又はCHF)/HO=1
30/30/400〔sccm〕 とした。
【0027】側壁保護膜18a,18b中のAlの酸化
物及びハロゲン化物は、アッシングの際に水溶性のAl
のフッ化物に変換される。また、側壁保護膜18a,1
8b中のTiのハロゲン化物は、アッシングの際に水溶
性のTiのフッ化物に変換される。コロージョンの発生
を低減するためには、レジストアッシングの後、基板1
0を大気にさらすことなく図4の工程に移るのが好まし
い。
【0028】(4)冷水、温水及び冷水を順次に用いる
水洗処理により側壁保護膜18a,18b及びCl等の
ハロゲン系残留物を配線層14A及び基板上面から除去
する。冷水は、主としてTiフッ化物を除去するための
もので、30℃より低温であり、実用的な除去効率を得
るには20℃より低温とするのが好ましい。温水は主と
して、Alのフッ化物及びCl等のハロゲン化残留物を
除去するためのもので、30℃以上であり、実用的な除
去効率を得るには60℃以上とするのが好ましく、更に
高い除去効率を得るには80℃以上とするのが好まし
い。水洗処理の後は、基板10に乾燥処理を施す。
【0029】発明者の実験によれば、コロージョンの発
生状況及びTiフッ化物の残留状況が洗浄水温に応じて
次の表1に示すように変化することが判明した。
【0030】
【表1】 図4の工程では、18a等の側壁保護膜がTiフッ化物
含有膜/Alフッ化物含有膜/Tiフッ化物含有膜の3
層構造になっていることに着目すると共に表1の実験結
果に基づいて20℃の冷水洗浄、80℃の温水洗浄及び
20℃の冷水洗浄を順次に行なうことにより側壁保護膜
18a,18b及びCl等のハロゲン化残留物を効率的
に除去することができた。この結果、コロージョンの発
生が低減され、高信頼の配線を歩留りよく形成可能とな
った。
【0031】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、図1の工程で配線材層14を形成する場
合、配線材層14としては、第1のTi系導電膜、Al
系導電膜及び第2のTi系導電膜を順次に重ねた積層を
形成することができる。第1のTi系導電膜としては、
TiN(又はTiON)/Ti膜又はTi/TiN(又
はTiON)/Ti膜等を形成することができる。第2
のTi系導電膜としては、TiN(又はTiON)/T
i膜又はTiON/TiN/Ti膜等を形成することが
できる。ここで、A/B/Cのような表記は、下から順
にC膜、B膜及びA膜を重ねた積層であることを表わ
す。
【0032】
【発明の効果】以上のように、この発明によれば、配線
パターニング及びレジストアッシングの後、冷水洗浄に
よりTiのフッ化物を除去すると共に温水洗浄によりA
lのフッ化物及びハロゲン系残留物を除去することによ
り側壁保護膜除去とコロージョン防止とを共に達成する
ようにしたので、Al系導電膜及びTi系導電膜を含む
積層からなる高信頼の配線を歩留りよく形成可能となる
効果が得られる。
【図面の簡単な説明】
【図1】 この発明の一実施形態に係る配線形成法にお
けるレジストパターニング工程を示す基板断面図であ
る。
【図2】 図1の工程に続く配線パターニング工程を示
す基板断面図である。
【図3】 図2の工程に続くレジストアッシング工程を
示す基板断面図である。
【図4】 図3の工程に続く水洗工程を示す基板断面図
である。
【図5】 図2の工程で使用されるエッチング装置の一
例として誘導結合型プラズマエッチング装置を示す断面
図である。
【図6】 図3の工程で使用されるアッシング装置の一
例としてマイクロ波プラズマアッシング装置を示す断面
図である。
【符号の説明】
10:半導体基板、12:絶縁膜、14:配線材層、1
4A:配線層、16:レジスト層、18a,18b:側
壁保護膜、20,30:処理室。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA05 AA16 BA20 BB13 BB14 CA09 DA00 DA01 DA04 DA11 DA16 DA26 DB12 EA13 EB02 FA08 5F033 HH09 HH18 HH33 MM08 QQ08 QQ12 QQ15 QQ93 QQ95 WW03 XX18

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板を覆う絶縁膜の上にTi系導電膜及び
    Al系導電膜を順次に重ねた積層を形成する工程と、 所定の配線パターンに従って前記積層の上にレジスト層
    を形成する工程と、 前記レジスト層をマスクとし且つハロゲン系ガスを用い
    るドライエッチングにより前記積層をパターニングして
    前記積層の残存部からなる配線層を形成する工程であっ
    て、前記配線層の側壁に側壁保護膜を形成しつつ前記ド
    ライエッチングを行なうものと、 前記配線層を形成した後、酸素を含むガスにフッ素系ガ
    スを添加したガスのプラズマにより前記レジスト層をア
    ッシングして除去する工程と、 前記レジスト層を除去した後、30℃より低温の冷水及
    び30℃以上の温水を順次に用いる水洗処理により前記
    配線層から前記側壁保護膜及びハロゲン系残留物を除去
    する工程とを含む配線形成法。
  2. 【請求項2】基板を覆う絶縁膜の上にAl系導電膜及び
    Ti系導電膜を順次に重ねた積層を形成する工程と、 所定の配線パターンに従って前記積層の上にレジスト層
    を形成する工程と、 前記レジスト層をマスクとし且つハロゲン系ガスを用い
    るドライエッチングにより前記積層をパターニングして
    前記積層の残存部からなる配線層を形成する工程であっ
    て、前記配線層の側壁に側壁保護膜を形成しつつ前記ド
    ライエッチングを行なうものと、 前記配線層を形成した後、酸素を含むガスにフッ素系ガ
    スを添加したガスのプラズマにより前記レジスト層をア
    ッシングして除去する工程と、 前記レジスト層を除去した後、30℃以上の温水及び3
    0℃より低温の冷水を順次に用いる水洗処理により前記
    配線層から前記側壁保護膜及びハロゲン系残留物を除去
    する工程とを含む配線形成法。
  3. 【請求項3】基板を覆う絶縁膜の上に第1のTi系導電
    膜、Al系導電膜及び第2のTi系導電膜を順次に重ね
    た積層を形成する工程と、 所定の配線パターンに従って前記積層の上にレジスト層
    を形成する工程と、 前記レジスト層をマスクとし且つハロゲン系ガスを用い
    るドライエッチングにより前記積層をパターニングして
    前記積層の残存部からなる配線層を形成する工程であっ
    て、前記配線層の側壁に側壁保護膜を形成しつつ前記ド
    ライエッチングを行なうものと、 前記配線層を形成した後、酸素を含むガスにフッ素系ガ
    スを添加したガスのプラズマにより前記レジスト層をア
    ッシングして除去する工程と、 前記レジスト層を除去した後、30℃より低温の冷水、
    30℃以上の温水及び30℃より低温の冷水を順次に用
    いる水洗処理により前記配線層から前記側壁保護膜及び
    ハロゲン系残留物を除去する工程とを含む配線形成法。
  4. 【請求項4】 前記冷水の温度を20℃以下とすると共
    に前記温水の温度を60℃以上とする請求項1〜3のい
    ずれかに記載の配線形成法。
JP03407499A 1999-02-12 1999-02-12 配線形成法 Expired - Fee Related JP4123620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03407499A JP4123620B2 (ja) 1999-02-12 1999-02-12 配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03407499A JP4123620B2 (ja) 1999-02-12 1999-02-12 配線形成法

Publications (2)

Publication Number Publication Date
JP2000232096A true JP2000232096A (ja) 2000-08-22
JP4123620B2 JP4123620B2 (ja) 2008-07-23

Family

ID=12404126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03407499A Expired - Fee Related JP4123620B2 (ja) 1999-02-12 1999-02-12 配線形成法

Country Status (1)

Country Link
JP (1) JP4123620B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112086A (ko) * 2000-06-07 2001-12-20 가네꼬 히사시 반도체 장치의 제조 방법
JP2003229250A (ja) * 2001-11-16 2003-08-15 Semiconductor Energy Lab Co Ltd 発光装置
KR100399354B1 (ko) * 2001-08-14 2003-09-26 삼성전자주식회사 금속 배선을 갖는 반도체 소자의 애싱 방법
KR20040045801A (ko) * 2002-11-25 2004-06-02 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US7267127B2 (en) * 2004-12-02 2007-09-11 Matsushita Electric Inductrial Co., Ltd. Method for manufacturing electronic device
US7629617B2 (en) 2001-11-16 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9964824B2 (en) 2014-07-14 2018-05-08 Japan Display Inc. Display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112086A (ko) * 2000-06-07 2001-12-20 가네꼬 히사시 반도체 장치의 제조 방법
KR100399354B1 (ko) * 2001-08-14 2003-09-26 삼성전자주식회사 금속 배선을 갖는 반도체 소자의 애싱 방법
JP2003229250A (ja) * 2001-11-16 2003-08-15 Semiconductor Energy Lab Co Ltd 発光装置
US7629617B2 (en) 2001-11-16 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4515022B2 (ja) * 2001-11-16 2010-07-28 株式会社半導体エネルギー研究所 発光装置
KR20040045801A (ko) * 2002-11-25 2004-06-02 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US7267127B2 (en) * 2004-12-02 2007-09-11 Matsushita Electric Inductrial Co., Ltd. Method for manufacturing electronic device
US9964824B2 (en) 2014-07-14 2018-05-08 Japan Display Inc. Display device

Also Published As

Publication number Publication date
JP4123620B2 (ja) 2008-07-23

Similar Documents

Publication Publication Date Title
US6964928B2 (en) Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6984585B2 (en) Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
TW540114B (en) Substrate cleaning apparatus and method
JP2003518328A5 (ja)
JPH0855839A (ja) 窒化チタンのエッチング
JPH11260785A (ja) フォトレジスト材料とエッチング残留物の除去方法
JPH05226299A (ja) 半導体装置の製造方法
JPS6353268B2 (ja)
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
JP2012023385A (ja) 残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程
JP5713808B2 (ja) プラズマ処理方法及び半導体装置の製造方法
JP2002531932A (ja) 半導体製造法における乾式法によるフォトレジストの剥離方法と組成
JP4123620B2 (ja) 配線形成法
JPH10163127A (ja) 半導体装置の製造方法
JP2003023072A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP3667493B2 (ja) 半導体装置の製造方法
JPH1092793A (ja) エッチング方法
JP2002299315A (ja) 半導体装置の製造方法
JP2003298049A (ja) 半導体装置の製造方法
JP2001210648A (ja) 電子デバイスの製造方法
JPH05326515A (ja) 半導体装置の製造方法
JPH07249607A (ja) 半導体装置の製造方法
JPH09186137A (ja) 半導体製造装置
JP2003332304A (ja) ドライエッチング装置のクリーニング方法
JP3104840B2 (ja) 試料の後処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees