JP2002531932A - 半導体製造法における乾式法によるフォトレジストの剥離方法と組成 - Google Patents

半導体製造法における乾式法によるフォトレジストの剥離方法と組成

Info

Publication number
JP2002531932A
JP2002531932A JP2000525912A JP2000525912A JP2002531932A JP 2002531932 A JP2002531932 A JP 2002531932A JP 2000525912 A JP2000525912 A JP 2000525912A JP 2000525912 A JP2000525912 A JP 2000525912A JP 2002531932 A JP2002531932 A JP 2002531932A
Authority
JP
Japan
Prior art keywords
rate
photoresist
etching
gas
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000525912A
Other languages
English (en)
Other versions
JP2002531932A5 (ja
Inventor
チャンフン リー,
ユン−イェン, ジャック ヤン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2002531932A publication Critical patent/JP2002531932A/ja
Publication of JP2002531932A5 publication Critical patent/JP2002531932A5/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 半導体集積回路(IC)の製造法における下方マイクロ波による乾式剥離工程における基材材料に対するフォトレジトのエッチングレートの選択性を改善する方法および組成が提供された。選択性に関する重大な改善は、OとCFのエッチング用混合ガスにNを添加することによって得られた。

Description

【発明の詳細な説明】
【0001】 発明の分野 本発明は、半導体集積回路(IC)の製造法における下方マイクロ波による乾
式剥離工程における基材材料に対するフォトレジトのエッチングレートの選択性
を改善する一般的方法に関するものである。選択性に関する重大な改善は、O とCFのエッチング用混合ガスにNを添加することによって得られた。
【0002】 関連技術の背景 半導体IC製造方法において、構成するトランジスタのような素子は、半導体
ウェーハまたは、典型的にはシリコンによって作られる基材の上に形成される。
金属製の接続線は、ウェーハの上に配置された金属層からエッチングされ、それ
から、所望の回路を形成するためにその素子間を連結するために使用される。
【0003】 これらの金属層は、典型的には、アルミニウム、銅またはアルミニウム合金か
ら作られている。一般的に使用される金属エッチング液は、通常アルミニウムに
対する選択性が高い塩素(Cl)を含み、エッチング液は、例えば、BCl /Cl、HCl/Cl、BCl/Cl/SFを含んでいる。
【0004】 このエッチングされたスタックは、次に、エッチングされないスタックの領域
を覆うために金属エッチングに先だって使用されるフォトレジストを除去する剥
離工程にさらされる。剥離は、プラズマ・アッシャーを用いて行われる。この装
置の中で、Oはプラズマ中で励起され、フォトレジトを酸化(灰化)する種々
の酸素ラジカルとイオン種に解離される。
【0005】 酸素プラズマ中へ高反応性のフッ素を含むガスの導入は、フォトレジストの灰
化レートを増加させるばかりでなく、ポリマー除去も高める。灰化レート(速度
)は、酸素ベースプラズマに少量のCFを添加することでさえ明白に速くなる
。その理由は、CFがフォトレジストの灰化レートを速める原子状の酸素濃度
を著しく増加させるからである。
【0006】 原子状のフッ素もまた、金属エッチング工程で形成されるポリマーを除去する
ために非常に有効な化学種として知られている。こうした複合ポリマーは、非常
に不揮発性で耐エッチング性が高いので、酸素ベースプラズマで用いられるエッ
チング用ガス、例えば、O、O/N、O/HO、O/N/H
は、これらのポリマー除去には有効ではない。しばしば、それらは、攻撃的な化
学的溶剤を用いてさえ、完全には除去されない。
【0007】 複合ポリマーすなわち側壁ポリマーは、典型的にエッチングされたスタックの
垂直壁の上に形成される。これらのポリマーは、炭素(例えば、フォトレジスト
から)、金属、酸化物、珪酸アルミニウム、フッ化炭素からなる複合物の副生成
物である。複合物ポリマーは、壁の回りでフェンスを形成し、除去するのが困難
である。
【0008】 利点があるにもかかわらず、フッ素化学と関連づけられる大きな欠点がある。
非常に反応性に富むフッ素種の攻撃的な性質によって、CFが添加された酸素
プラズマは、目標とされたフォトレジストばかりでなく、バリアや下層の材料、
例えば、Ti,TiN,TiW,SiOもまた攻撃する。
【0009】 これらの材料の過剰な損失は、フォトレジストのエッチング選択性をかなり低
下させる。こうして、下部の切り取りを最小限に抑えつつフォトレジストと複合
物ポリマーを除去することは、プロセス開発を成功させるためのキーファクター
として残されている。
【0010】 発明の要約 本発明は、O、フッ素を含むガスおよびNガスを有するエッチング用混合
ガスを用いるフォトレジストと側壁ポリマーの乾式エッチングは、マイクロ波に
基づく剥離機に対して例外的に高い選択性を有している、ということの発見にあ
る程度基づいている。
【0011】 もっと正確に言えば、O/CFプラズマへのNガスの添加は、バリアや
下層の材料に対するフォトレジストの選択性を劇的に増加することが見いだされ
た。
【0012】 本発明の特徴は、フォトレジストを含むウェーハをチャンバーの中に配置す
る工程と、O、フッ素を含むガスおよびNを有するエッチング用混合ガスの
有効量をチャンバー内に導入する工程と、前記エッチング用混合ガスをマイクロ
波放射を用いて分解し、前記分解されたガスを前記フォトレジストとプラズマ相
が反応させる工程とを有することを特徴とする半導体ウェーハからフォトレジス
トを除去する方法が導かれていることである。
【0013】 本発明の別の特徴は、金属エッチングの後に、フォトレジスト層と、複合物ポ
リマーと有する半導体ウェーハの処理方法であって、前記金属エッチングの後に
、プラズマ反応チャンバー中に半導体ウェーハを配置する工程と、前記半導体ウ
ェーハをO、フッ素を含むガスおよびNを有するエッチング用混合ガスで処
理する工程とを有することを特徴とする半導体ウェーハの処理方法が導かれてい
ることである。
【0014】 本発明の更なる特徴は、真空チャンバーと、マイクロ波放射源と、エッチング
ガス組成とを有し、前記組成は、必須のO、フッ素を含むガス、Nを含み、
金属バリアおよび酸化物層の下層を最小量削り取りながら、半導体ウェーハスタ
ックからフォトレジストを乾式でエッチングすることを特徴とするプラズマ処理
システムが導かれていることである。
【0015】 好ましい実施形態においては、前記半導体ウェーハは、下層の酸化物層と金属
バリア層とを有し、前記下層の酸化物とバリア層とがエッチングされるレートを
低減するためにNが導入される。
【0016】 好適な実施の形態に関する詳細な説明 図1は、スタック100の断面図であり、典型的な基材、例えば、ICあるい
は平板ディスプレイを製造するために用いられる基材、の処理中に形成された層
を示している。
【0017】 図1は、通常の金属エッチングが完全に遂行された後で、不活性化処理と剥離
処理前のスタックを描写したものである。
【0018】 他の付加された層が、示された層の上層、下層あるいは層間に存在することは
銘記されるべきである。さらに、示された層の全ては、必ずしも出現する必要が
無く、少量または全部が他の異なる層によって代用されることもある。 スタック100の底部には、典型的にはシリコンからなる基材102が示され
ている。酸化物層104は、典型的にはSiOからなり、基材102の上に形
成される。上述のように、付加された層(図示せず)は、基材102と酸化物層
104の間に挿入される。1つ以上のバリア106は、典型的には、Ti、Ti
N、TiWあるいは他の適切なバリア材料から形成され、酸化物層104と次に
沈積される金属層108の間に配置される。
【0019】 バリア層106は、提供される場合には、酸化物層104から金属層108へ
のシリコン原子の拡散を防ぐ機能を果たす。
【0020】 金属層108は、典型的には、タングステン、アルミニウム、アルミニウム合
金の1つ、例えば、Al−Cu、Al−Si、Al−Cu−Siからなる。金属
層108は、前記アルミニウム合金のいずれでも使用可能であると理解されるが
、この文中では、便宜上、アルミニウム層として参照される。
【0021】 反射防止膜(ARC)110とオーバーレイフォトレジスト(PR)層112
とを含むスタックの残された2層は、金属層108の上に形成される。 ARC膜110は、典型的には、TiN、TiWまたは他の適当な金属からなり
、光(例えば、フォトレジストにパターン形成するリソグラフィー工程から)が
反射されたり、金属層108の表面から散乱されるのを防ぐ手助けをする。
【0022】 フォトレジスト層112は、一般的に用いられる正のフォトレジスト材料の層
(典型的には、Iライン)、例えば、紫外線照射によりエッチングされるために
パターン形成されている層を表している。
【0023】 複合体すなわち側壁ポリマーの副生成物は、素子の壁にフェンス構造物12を
形成する。典型的には、酸化物層102は約500〜1000nmの厚さを有し
、バリア層106は約30〜300nmの厚さを有し、金属層108は約300
〜1000nmの厚さを有し、反射防止層110は約30〜200nmの厚さを
有し、フォトレジスト層は約1〜2μmの厚さを有する。
【0024】 スタック100の層は、熟練した技術でそれらをたやすく見分けられ、スパッ
タリング、化学蒸着(CVD)、プラズマで強化された化学蒸着(PECVD)
、物理蒸着(PVD)を含む、たくさんの適切で公知の蒸着プロセスのいずれか
を使用して形成される。
【0025】 前記金属製の連結線を形成するために、スタックの層の位置(矢印115で示
される)は、金属層108を含めて、適当なプラズマ源を用いてエッチングされ
る。
【0026】 例えば、このプロセスは、リソグラフィーシステムにおいてフォトレジスト材
料を露光することによるフォトレジスト層112のパターン形成を行う工程、お
よび、次に行われるエッチングを容易にするマスクを形成するフォトレジスト材
料の現像工程を有する。
【0027】 次に、適切なエッチング液を用いることにより、マスクによって保護されてい
ない金属層の領域は、エッチングされて除去され、金属製の連結線すなわち形体
が後ろに残る。
【0028】 金属エッチングに続いて、エッチングされた副生成物である塩素残査は、スタ
ックの金属の形体上に残っている。塩素残査は、除去されなければ、スタックが
空気にさらされたときに金属層の腐食を引き起こす。
【0029】 それゆえ、スタックは、塩素残査を除去するために、好ましくは、プラズマ環
境中にHOあるいはHO/Oを用いる不活性化処理がなされる。
【0030】 典型的な一般に行われている不活性化処理は、塩素エッチング液残査を30〜
60秒間で除去する。剥離工程でフォトレジストが除去されるレートは、"剥離
レート"として呼ばれる。
【0031】 フォトレジストおよび/または複合物ポリマーをスタックから除去する本発明
の乾式エッチングプロセスは、プラズマを発生させるマイクロ波放射を使用する
【0032】 図2に例示したような適切なマイクロ波剥離機は、使用可能である。一般的に
例示されたマイクロ波剥離機200は、例えば、2.45GHzの周波数で作動
し、500―1500Wの範囲のパワーを有し、更に好ましくは、1000―1
500Wの範囲のパワーを有し、最も好ましくは約1250Wのパワーを有する
マイクロ波発生機202を含んでいる。
【0033】 矢印205で描かれたマイクロ波は、発生器202で生成し、プラズマ導波管
204を経由してプラズマアプリケータ206まで伝達される。矢印208で描
かれたプロセスガス源は、出入り口210を通り、プラズマアプリケータ206
中に流れ、マイクロ波205で励起されてプラズマ212を形成し、プロセスチ
ャンバー216の中に出入り口214を通って流れる。
【0034】 プロセスガス源の全流量レートは、好ましくは、500―6000cm3/m
in(sccm)、より好ましくは、2000―6000sccm、最も好まし
くは、約4000sccmである。プロセスガス源の組成は、本発明の種々の実
施形態の中に記載されている。 チャンバー216中において、プラズマは、好ましくは、基材220上に流れる
前にバッフル218によって分流され、スタックを不活性化し、および/または
、スタックを剥離する(図示せず)。
【0035】 基材は、プロセスチャンバー216内の底部電極222の上に配置され、約1
80―300℃の範囲でチャック温度を維持するように抵抗が加熱され、より好
ましくは、約225―275℃の範囲で、最も好ましくは、約240―250℃
の範囲で加熱される。
【0036】 プロセスチャンバーの圧力は、好ましくは、約0.5−6Torrの範囲に、
より好ましくは、約1−3Torrの範囲に、最も好ましくは、約2Torrに
維持される。
【0037】 不活性化および剥離によって発生した廃棄される生成物は、廃棄口224から
排出される。好ましいマイクロ波源は、化学プラズマ源"CPS"であり、ウォー
バーン、MAのアプライド・サイエンス・アンドテクノロジー社によって製造さ
れている。
【0038】 本発明に関する1つの好ましい手段については上記で説明したが、技術上の種
々の技法は、本発明が他のマイクロ波プラズマシステムにおいて実行されること
を認めるであろう。
【0039】 乾式エッチングに対する適切なプロセスガス源は、O、Nおよびフッ素含
有成分、好ましくはCFである、からなるエッチング用混合ガスである。他の
適切なフッ素含有成分としては、例えば、フッ化炭素、例えば、C2F6および
多分NF3を含むことが期待される。 Nの存在は、バリアや下層材料に比較したときのフォトレジスト材料の選択
性を高める。第2材料と比較したときのフォトレジスト材料の"選択性"という語
は、第2材料のエッチングレートに対するフォトレジストエッチングレートの比
と定義される。
【0040】 Oは、典型的にはエッチング用混合ガス中の約40―99容積%からなり、
好ましくは約60―95容積%、より好ましくは、約70―90容積%である。
フッ素含有成分は、典型的にはエッチング用混合ガス中の0.5―30容積%か
らなり、好ましくは、2.5―20容積%、より好ましくは、5―15容積%で
ある。Nは、典型的にはエッチング用混合ガス中の約0.5―30容積%から
なり、好ましくは、約2.5―20容積%、より好ましくは、約5―15容積%
である。
【0041】 マイクロ波剥離機に使用されるエッチング用混合ガスの全流量レートは、素子
の大きさおよび操作変数に依存するのは明白である。
【0042】 表面上に形成された異なる成分を有するシリコンウェーハが製造され、本発明
のプロセスの選択性を実証するために同じ条件下でエッチングされた。具体的に
いうと、各シリコンウェーハに対して、次の物質の1つを有する層がその上に形
成された。すなわち、SiO(800nm厚さ)、TiN(80nm)、Ti
(80nm)、TiW(80nm)、W(100nm)およびフォトレジスト(
1.6μm)である。
【0043】 スタックの形成に続いて、スタックは、2Torrの圧力、100Wで作動さ
れる上記のマイクロ波剥離機中に配置された。エッチング用混合ガスの流速は、
4l/mであり、スタックは250℃に維持された。OとCF(5%)を含
みN(または、比較としての水)の量を変化させたエッチング用混合ガスが使
用された。
【0044】 図3および図4は、乾式エッチングにおけるフォトレジスト剥離レートと金属
および酸化物のエッチングレートにおける変化が、O/CFエッチング用混
合ガスへのNまたは水蒸気の添加によって引き起こされることを示すテスト結
果である。
【0045】 Nの影響を示す図3より明白なように、TiNのエッチングレートは比較的
に一定であるという例外を除いて、N添加によって、金属層および酸化珪素の
エッチングレートは減少する。フォトレジスト剥離レートは、初期に増加し、N が約5容積%で最大レートとなり、それ以上Nを添加するとしだいに減少す
る。
【0046】 比較用の水蒸気がNの代わりに添加された時の、別の全く同じ剥離工程にお
ける結果が図4に示されている。フォトレジスト剥離レートおよびTiNのエッ
チングレートは、N添加の場合と同様の傾向を示しているが、他の下層材料、
すなわち、Ti、TiW、W、その酸化物のエッチングレートは、水の添加とと
もに同様の傾向を示さない。
【0047】 具体的にいうと、TiおよびWは、初期にエッチングレートが減少し、続いて
エッチングレートが増加する。その反対に、TiWは、初期にエッチングレート
が増加し、続いてエッチングレートが減少する。最後に、酸化物のエッチングレ
ートは、テスト範囲全域でしだいに増加する。
【0048】 図5は、上記の比較テストで、エッチング用混合ガス中に存在するNまたは
水の量がフォトレジストの酸化物に対する選択性に及ぼす影響を示している。
【0049】 フォトレジストの酸化物に対する選択性は、Nの添加によりかなり劇的に改
善したが、その選択性は、水の添加によりわずかしか増加しない。
【0050】 同様に、図6は、エッチング用混合ガス中に存在するNまたは水の量がフォ
トレジストのTiNに対する選択性に及ぼす影響を示している。フォトレジスト
のTiNに対する選択性は初期に急激に改善し、Nを更に追加すると、レート
は小さくなるが改善は継続される。この選択性は水の添加により、わずかに初期
に増加し、続いて急激に増加する。
【0051】 図1に示される構造を有するスタック層は、シリコンウェーハ上に形成される
。具体的にいうと、酸化物、バリア、金属、ARCおよびフォトレジストは、次
の材料と厚さを有する、すなわち、SiO(800nm)/Ti(20nm)
,TiN(50nm)/Al(800nm)/TiN(60nm)/PR(1.
2μm)である。
【0052】 この場合において、バリア層は、Ti層およびTiN層を有する。上記材料を
有するスタックの形成に続いて、スタックは、図1のものと同様な構造体を形成
するために、フレモント、CAのラム・リサーチ社のLAM9600トランスフ
ォーマー・カップルド・プラズマ(TCP)TM反応器の中で、メタルエッチン
グされる。
【0053】 その後、フォトレジストと複合体ポリマー除去は、上述のマイクロ波剥離機を
用いて、(1)OおよびCFまたは(2)O、CFおよびNからなる
エッチング用混合ガスを用いて行われる。
【0054】 走査電子顕微鏡は、Nの添加によって下層の剥ぎ取りが、すなわちTi/T
iNバリア金属の攻撃が、かなり低減されたことを示している。 本発明の方法は、典型的に、少なくとも約2μm/分の剥離レートで、好ましく
は、約3〜6μm/分の剥離レートで除去する。
【0055】 さらに、下層の酸化物層と比較された時のフォトレジストの選択性は、少なく
とも80:1であり、SiOからなる下層に対しては、その比は、好ましくは
、約80:1から約200:1の範囲である。
【0056】 さらに、金属バリア層に比較された時のフォトレジストの選択性は、少なくと
も280:1であり、Ti、TiN、TiWとそれらの混合物からなるグループ
から選択された金属からなるバリア層に対しては、その比は、好ましくは、約2
80:1から約350:1の範囲である。
【0057】 本発明の好ましい実施形態だけは、具体的に開示され上述のように記載された
が、上記の教えの観点および発明の意図された趣旨と範囲から外れないで付加さ
れた請求項の範囲以内で、本発明の多くの変更や変形が可能であるということは
よく理解できる。
【図面の簡単な説明】
【図1】 スタックの断面図を示したものであり、次に金属エッチングが行われる剥離前
のものであり、典型的な半導体ICの製造の間に形成された層を示している。
【図2】 本発明の剥離技術が適切に使用されているマイクロ波プラズマ剥離機の簡略化
された概念図である。
【図3】 フォトレジストの剥離レートおよびバリアと下層材料のエッチングレートに対
する、O/CFエッチング用混合ガスへのNの添加効果を示すグラフであ
る。
【図4】 フォトレジストの剥離レートおよびバリアと下層材料のエッチングレートに対
する、O/CFエッチング用混合ガスへのHOの添加効果を示すグラフで
ある。
【図5】 フォトレジスト/酸化物とフォトレジスト/TiNの選択性に対する、O
CFエッチング用混合ガスへのNの添加効果を示すグラフである。
【図6】 フォトレジスト/酸化物とフォトレジスト/TiNの選択性に対する、O
CFエッチング用混合ガスへのHOの添加効果を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヤン, ユン−イェン, ジャック アメリカ合衆国 カリフォルニア州 95120, サン ホセ, モジェイヴ ド ライブ 6486 Fターム(参考) 5F004 AA03 BA20 BB14 BB18 BD01 DA00 DA01 DA25 DA26 DB26 EA22

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 フォトレジストを含むウェーハをチャンバーの中に配置する
    工程と、 O、フッ素を含むガスおよびNを有するエッチング用混合ガスの有効量を
    チャンバー内に導入する工程と、 前記エッチング用混合ガスをマイクロ波放射を用いて分解し、前記分解された
    ガスと前記フォトレジストとをプラズマ相が反応させる工程と、 を有することを特徴とする半導体ウェーハからフォトレジストを除去する方法。
  2. 【請求項2】 前記半導体ウェーハは、下層の酸化物層を有し、前記エッチ
    ング用混合ガスを導入する工程は、前記下層の酸化物層がエッチングされるレー
    トを低減するために、十分な量のNを導入することを特徴とする請求項1に記
    載の方法。
  3. 【請求項3】 前記分解されたガスとフォトレジストとを反応させる工程が
    、第1のレートで前記フォトレジストを除去し、第2のレートで前記下層の酸化
    物層を除去し、前記第1のレートに対する前記第2のレートの比が少なくとも8
    0:1に等しいことを特徴とする請求項2に記載の方法。
  4. 【請求項4】 下層の酸化物層は、SiOを有し、前記比は、約80:1
    から約200:1の範囲であることを特徴とする請求項3に記載の方法。
  5. 【請求項5】 前記半導体ウェーハは、金属バリア層を有し、前記エッチン
    グ用混合ガスを導入する工程では、前記金属バリア層がエッチングされるレート
    を低減するために十分な量のNを導入することを特徴とする請求項1に記載の
    方法。
  6. 【請求項6】 前記分解ガスをフォトレジストと反応させる前記工程は、第
    1のレートで前記フォトレジストを除去し、第2のレートで前記金属バリア層を
    除去し、前記第1のレートに対する前記第2のレートの比が少なくとも280:
    1に等しいことを特徴とする請求項5に記載の方法。
  7. 【請求項7】 前記金属バリア層は、Ti,TiN,TiW,およびそれら
    の混合物からなるグループから選択された材料を有し、前記比は、約280:1
    から約350:1の範囲であることを特徴とする請求項6に記載の方法。
  8. 【請求項8】 前記Oが前記エッチング用混合ガスの約40〜99容積%
    を有し、前記フッ素を含むガスが前記エッチング用混合ガスの約0.5〜30容
    積%を有し、前記Nが前記エッチング用混合ガスの約0.5〜30容積%を有
    することを特徴とする請求項1に記載の方法。
  9. 【請求項9】 前記フッ素を含むガスがCFであることを特徴とする請求
    項8に記載の方法。
  10. 【請求項10】 前記フォトレジストが少なくとも2μm/分のレートでエ
    ッチングされることを特徴とする請求項8に記載の方法。
  11. 【請求項11】 前記エッチング用混合ガスの分解工程は、約0.5〜6T
    orrの圧力に維持されているチャンバー中でプラズマを発生させることを特徴
    とする請求項1に記載の方法。
  12. 【請求項12】 金属エッチングの後に行うフォトレジスト層と、複合物ポ
    リマーとを有する半導体ウェーハの処理方法であって、 前記金属エッチングの後にプラズマ反応チャンバー中に半導体ウェーハを配置
    する工程と、 前記半導体ウェーハをO、フッ素を含むガスおよびNエッチング用混合ガ
    スで処理する工程と、 を有することを特徴とする半導体ウェーハの処理方法。
  13. 【請求項13】 前記半導体ウェーハは、下層の酸化物層を有し、前記半導
    体ウェーハの処理工程では、前記下層の酸化物層がエッチングされるレートを低
    減するために十分なN量を導入することを特徴とする請求項12に記載の方法
  14. 【請求項14】 前記半導体ウェーハの処理工程は、第1のレートで前記フ
    ォトレジストを除去し、第2のレートで前記下層の酸化物層を除去し、前記第1
    のレートに対する前記第2のレートの比が少なくとも80:1に等しいことを特
    徴とする請求項13に記載の方法。
  15. 【請求項15】 下層の酸化物層は、SiOを有し、前記比は、約80:
    1から約200:1の範囲であることを特徴とする請求項3に記載の方法。
  16. 【請求項16】 前記半導体ウェーハは、金属バリア層を有し、前記半導体
    ウェーハの処理工程は、前記金属バリア層がエッチングされるレートを低減する
    ために十分なN量を導入することを特徴とする請求項12に記載の方法。
  17. 【請求項17】 前記半導体ウェーハの処理工程は、第1のレートで前記フ
    ォトレジストを除去し、第2のレートで前記金属バリア層を除去し、前記第1の
    レートに対する前記第2のレートの比が少なくとも280:1に等しいことを特
    徴とする請求項16に記載の方法。
  18. 【請求項18】 前記金属バリア層は、Ti,TiN,TiW,およびそれ
    らの混合物からなるグループから選択された材料を有し、前記比は、約280:
    1から約350:1の範囲であることを特徴とする請求項17に記載の方法。
  19. 【請求項19】 前記Oが前記エッチング用混合ガスの約40〜99容積
    %を有し、前記フッ素を含むガスが前記エッチング用混合ガスの約0.5〜30
    容積%を有し、前記Nが前記エッチング用混合ガスの約0.5〜30容積%を
    有することを特徴とする請求項12に記載の方法。
  20. 【請求項20】 前記フッ素を含むガスがCFであることを特徴とする請
    求項19に記載の方法。
  21. 【請求項21】 前記半導体ウェーハの処理工程は、前記フォトレジストを
    少なくとも2μm/分のレートでエッチングすることを特徴とする請求項12に
    記載の方法。
  22. 【請求項22】 前記プラズマ反応チャンバーが約0.5〜6Torrの圧
    力に維持されていることを特徴とする請求項1に記載の方法。
  23. 【請求項23】 真空チャンバーと、マイクロ波放射源と、エッチングガス
    組成とを有し、 前記組成は、必須のO、フッ素を含むガス、Nを含み、金属バリアおよび
    酸化物層の下層を最小量削り取りながら、半導体ウェーハスタックからフォトレ
    ジストを乾式でエッチングすることを特徴とするプラズマ処理システム。
JP2000525912A 1997-12-19 1998-12-01 半導体製造法における乾式法によるフォトレジストの剥離方法と組成 Pending JP2002531932A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/994,552 US6080680A (en) 1997-12-19 1997-12-19 Method and composition for dry etching in semiconductor fabrication
US08/994,552 1997-12-19
PCT/US1998/025194 WO1999033096A1 (en) 1997-12-19 1998-12-01 Method and composition for dry photoresist stripping in semiconductor fabrication

Publications (2)

Publication Number Publication Date
JP2002531932A true JP2002531932A (ja) 2002-09-24
JP2002531932A5 JP2002531932A5 (ja) 2006-03-23

Family

ID=25540792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000525912A Pending JP2002531932A (ja) 1997-12-19 1998-12-01 半導体製造法における乾式法によるフォトレジストの剥離方法と組成

Country Status (7)

Country Link
US (1) US6080680A (ja)
EP (1) EP1053566B1 (ja)
JP (1) JP2002531932A (ja)
AT (1) ATE354176T1 (ja)
DE (1) DE69837112T2 (ja)
TW (1) TW494492B (ja)
WO (1) WO1999033096A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252780B2 (ja) * 1998-01-16 2002-02-04 日本電気株式会社 シリコン層のエッチング方法
JP2000232107A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 半導体装置のパターン形成方法
JP3844413B2 (ja) * 1999-08-23 2006-11-15 東京エレクトロン株式会社 エッチング方法
JP2001077086A (ja) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
US6431182B1 (en) * 1999-10-27 2002-08-13 Advanced Micro Devices, Inc. Plasma treatment for polymer removal after via etch
US6727185B1 (en) * 1999-11-29 2004-04-27 Texas Instruments Incorporated Dry process for post oxide etch residue removal
US6440874B1 (en) * 2000-03-24 2002-08-27 Advanced Micro Devices, Inc. High throughput plasma resist strip process for temperature sensitive applications
US6461974B1 (en) * 2000-10-06 2002-10-08 Lam Research Corporation High temperature tungsten etching process
US6548231B1 (en) 2000-11-13 2003-04-15 Chartered Semiconductor Manufacturing Ltd. Enhanced passivation scheme for post metal etch clean process
DE10220586A1 (de) * 2002-05-08 2003-11-27 Infineon Technologies Ag Verfahren zum Entfernen von Resistschichten von einer Wolframoberfläche
US7229930B2 (en) * 2003-01-13 2007-06-12 Applied Materials, Inc. Selective etching of low-k dielectrics
US7112534B2 (en) * 2003-09-25 2006-09-26 Intel Corporation Process for low k dielectric plasma etching with high selectivity to deep uv photoresist
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
US7022620B2 (en) * 2003-11-18 2006-04-04 Micron Technology, Inc. Conditioning of a reaction chamber
KR100641952B1 (ko) * 2004-02-06 2006-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US20050284573A1 (en) * 2004-06-24 2005-12-29 Egley Fred D Bare aluminum baffles for resist stripping chambers
US20060011578A1 (en) * 2004-07-16 2006-01-19 Lam Research Corporation Low-k dielectric etch
US20060228889A1 (en) * 2005-03-31 2006-10-12 Edelberg Erik A Methods of removing resist from substrates in resist stripping chambers
US20070269975A1 (en) * 2006-05-18 2007-11-22 Savas Stephen E System and method for removal of photoresist and stop layer following contact dielectric etch
US8815745B2 (en) * 2008-02-01 2014-08-26 Lam Research Corporation Reducing damage to low-K materials during photoresist stripping

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102232A (ja) * 1986-10-17 1988-05-07 Tokuda Seisakusho Ltd ドライエツチング装置
JPS63152126A (ja) * 1986-12-16 1988-06-24 Fujitsu Ltd アツシング方法
JPH08288255A (ja) * 1995-04-12 1996-11-01 Fujitsu Ltd 半導体装置の製造方法
JPH0969525A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp 金属配線の処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699689A (en) * 1985-05-17 1987-10-13 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US4673456A (en) * 1985-09-17 1987-06-16 Machine Technology, Inc. Microwave apparatus for generating plasma afterglows
JPH0773104B2 (ja) * 1986-02-14 1995-08-02 富士通株式会社 レジスト剥離方法
US5298112A (en) * 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
JPH01112733A (ja) * 1987-10-27 1989-05-01 Fujitsu Ltd レジストのアッシング方法
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
DE68926855T2 (de) * 1988-11-18 1997-02-13 Shibaura Eng Works Ltd Trockenätzverfahren
JP2890432B2 (ja) * 1989-01-10 1999-05-17 富士通株式会社 有機物の灰化方法
US5174856A (en) * 1991-08-26 1992-12-29 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from previous metal etch
US5658425A (en) * 1991-10-16 1997-08-19 Lam Research Corporation Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5221424A (en) * 1991-11-21 1993-06-22 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corosion-forming materials remaining from previous metal etch
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
US5824604A (en) * 1996-01-23 1998-10-20 Mattson Technology, Inc. Hydrocarbon-enhanced dry stripping of photoresist
US5882489A (en) * 1996-04-26 1999-03-16 Ulvac Technologies, Inc. Processes for cleaning and stripping photoresist from surfaces of semiconductor wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102232A (ja) * 1986-10-17 1988-05-07 Tokuda Seisakusho Ltd ドライエツチング装置
JPS63152126A (ja) * 1986-12-16 1988-06-24 Fujitsu Ltd アツシング方法
JPH08288255A (ja) * 1995-04-12 1996-11-01 Fujitsu Ltd 半導体装置の製造方法
JPH0969525A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp 金属配線の処理方法

Also Published As

Publication number Publication date
EP1053566B1 (en) 2007-02-14
DE69837112D1 (de) 2007-03-29
TW494492B (en) 2002-07-11
DE69837112T2 (de) 2007-10-31
WO1999033096A1 (en) 1999-07-01
US6080680A (en) 2000-06-27
EP1053566A1 (en) 2000-11-22
ATE354176T1 (de) 2007-03-15

Similar Documents

Publication Publication Date Title
US6080680A (en) Method and composition for dry etching in semiconductor fabrication
JP4435797B2 (ja) 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法
KR100676995B1 (ko) 금속 라인들의 사후 에칭 부식을 감소시키기 위한 금속배선 에칭 기술
US5925577A (en) Method for forming via contact hole in a semiconductor device
JP3412173B2 (ja) 半導体装置の製造方法
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
US5851302A (en) Method for dry etching sidewall polymer
JPH09251989A (ja) 水素ガスを用いた集積回路のプラズマ洗浄方法
WO2001004936A1 (en) Method of cleaning a semiconductor device processing chamber after a copper etch process
EP0647163A1 (en) A plasma cleaning method for removing residues in a plasma treatment chamber
JP2002509353A (ja) 有機マスク積層体を用いたパターン層の高温エッチング方法
JP2008078678A (ja) プラズマ処理方法
JP2005109492A (ja) 処理室の清掃方法
EP1143498A2 (en) Post etch photoresist and residue removal process
KR100524450B1 (ko) 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
JP2002500441A (ja) 有機反射防止膜のエッチングプロセス
JP4123620B2 (ja) 配線形成法
JPH06104227A (ja) ドライエッチング方法
JPH0341728A (ja) 半導体装置の製造方法
JP2001196377A (ja) 半導体装置の製造方法
US6399509B1 (en) Defects reduction for a metal etcher
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
JPH1041308A (ja) ドライエッチング方法
JP3995215B6 (ja) 半導体ウェハー表面からフォトレジストをクリーニングし、ストリッピングする方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100402