JPH0341728A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0341728A
JPH0341728A JP17681189A JP17681189A JPH0341728A JP H0341728 A JPH0341728 A JP H0341728A JP 17681189 A JP17681189 A JP 17681189A JP 17681189 A JP17681189 A JP 17681189A JP H0341728 A JPH0341728 A JP H0341728A
Authority
JP
Japan
Prior art keywords
chamber
film
alloy film
wafer
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17681189A
Other languages
English (en)
Inventor
Toshiyuki Ishida
石田 利幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17681189A priority Critical patent/JPH0341728A/ja
Publication of JPH0341728A publication Critical patent/JPH0341728A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (概 要〕 半導体装置の製造方法に関し、更に詳しく言えば、ドラ
イエンチングにより形成された^I膜又はAl合金膜か
らなる配線層のアフタコロ−ジョンを防止するための半
導体装置の製造方法に関し、特に、^LCu含Cuから
なる配線層のアフタコロ−ジョンの防止に有効な半導体
装置の製造方法を提供することを目的とし、 半導体基板上のAl膜又はAl合金膜を塩素系の反応ガ
スによりドライエツチングする工程と、前記半導体基板
を減圧雰囲気中で水茶気にさらす工程とを含み構成する
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、ドライエツチングにより形成されたAl膜又はA
l合金膜からなる配線層のアフタコロ−ジョンを防+h
するための半導体装置の!lI造方法に関する。
エレクトロマイグレーションの発生を防止するため、半
導体装置の配線層としてAl合金膜、特にAl−Cu合
金膜が用いられている。
これを用いて配線層を形成する場合、この合金膜を半導
体基板上に堆積し、この合金膜を塩素系の反応ガスによ
りドライエツチングしている。この場合にもアフタコロ
−ジョンを防止することが要望されている。
(従来の技術) Al−Cu合金膜を塩素系の反応ガスによりドライエン
チングした後では、 八l+cI”  −+AlCl3 Cu+CI’″−+Cu、C1y 配線層の周囲に残るAlChやCu、CI、と大気中の
水分とが反応して、 AlCl3+11.O→Al(011) +HClCl
1.CI、 +1IZO−*Cu(011) +41C
I塩酸(HCI)が生じ、これがAl−Cu合金膜と反
応することによりアフタコロージョンが発生することが
多い。
従来、このアフタコロ−ジョンを防止する方法として、
合金膜のエツチング後、 ■減圧状態を破らずに連続して、ダウンフローアッシン
グにより、合金膜のパターニングのためのマスクとして
用いられたレジスト膜を除去し、反応ガスと塩素とを反
応させて塩素を除去する。
■純水リンス、又はアルカリ洗浄を行い、IIcI、K
Cl、Nacl等の塩素化合物を作り塩素を除去する。
■フッ素系ガスによりフッ素と塩素とを置換して塩素を
除去する。
■フッ素系ガスにより合金膜の表面を被覆し、llCl
と合金j漠との反応を防止してコロ−ジョンを防ぐ。
■ホントプレートにより加熱して、IIcI を蒸発さ
せる。
等の方法がある。
〔発明が解決しようとする課題〕
しかし、上記の方法を用いた場合でも、■CuXC1,
は渾気圧が低く除去が困雑である。
■アルカリによる汚染、又は)ICIが完全に除去でき
ない。
■CuXC1,の結合が比較的強固であるため、フッ素
と塩素との置換が不十分である。
■被覆が完全ではない。
■(IC1を十分に蒸発させることができない。
等、塩素の除去が不十分である。
このため、第5図に示すように、Al−Cu合金膜のエ
ンチング後に、残存するAlCl3やCu XCl 、
の塩素と大気中の水分(11,0)との反応により塩酸
(HCI )が生じ、形成されたAl−Cu配線3のコ
ロ−ジョンが発生する。そして、時間の経過とともにコ
ロ−ジョン部4が大きくなり、Al−Cu配M3が細く
なって抵抗が増大したり、最悪の場合、断線が起こった
りするという問題がある。
本発明は、かかる従来の問題点に鑑みてなされたもので
、At合金膜、特に^1.−Cu合金膜からなる配線の
アフターコロ−ジョンの防止に有効な半導体装置の製造
方法を提供することを目的とするものである。
〔課題を解決するための手段〕
上記&!!!題は、半導体基板上のAl膜又は^1合金
賎を塩素系の反応ガスによりドライエツチングする工程
と、前記半導体基板を減圧雰囲気中で水蒸気にさらす工
程とを有することを特徴とする半導体装置の製造方法に
よって解決される。
(作 用) 本発明の半導体装置の製造方法においては、At膜やA
l合金膜、例えば^トCυ合金膜のエンチングの後、減
圧雰囲気中で水蒸気にさらしている。
一般に、金属の塩素化合物、例えばMXClyは水分と
反応して加水分解し易く、金属の水酸化物と塩酸を生成
する。
従って、エツチングの際生した^IcI )やCuXC
1yは水分と容易に反応し、 ^1cI、 +H,O→A I (OH) +IIc 
lCu++CIy + HgO−+Cu(OH) + 
IIcIAl(OH)、 Cu(011)、 HCIが
生じる。
しかし、減圧雰囲気中では、これらの反応生成物は半導
体基板の表面から直ちに蒸発・離脱し、除去される。
このため、大気中と異なり、HCIが半導体基板の表面
にいつまでも残存することはないので、Al膜やAl合
金膜のコロ−ジョンを防止できる。
以上のことを確認するため、本願発明者は本発明の方法
により処理されたサンプルを用いてコロ−ジョンの加速
試験を行った。
サンプルとして、Si基板上のSiO□膜の上に幅2u
m’−厚さ0.8 μmのAl−Cu  (含有率4%
)からなる配yA層を形成した後、波圧雰囲気中で水草
系にさらす処理を行ったものを用いた。なお、比較のた
め、従来例のフッ素被覆処理を行ったサンプルについて
も同時に試験した。
試験は、常温で、飽和水草気圧を有する雰囲気中にサン
プルを放置することにより行った。そして、1日毎に配
線層の表面を観察した。
実験結果は、次のようであった。
即ち、従来例のフッ素被覆処理が行われたサンプルでは
、工日でコロ−ジョンが発生し、断線に至ったが、本発
明の方法により処理されたサンプルでは、1週間以上経
過してもコロ−ジョンが発生しなかった。
このように、本発明の製造方法によれば、Al膜や61
合金膜からなる配線層のコロ−ジョンの発生を十分に防
止できることが実験によって[li Lpされた。
(実施例) 次に、本発明の実施例について図を参照しながら具体的
に説明する。
第1図(a)〜(d)は、本発明のアフタコロ−ジョン
防止方法をAt−Cu合金膜からなる配線層を形成する
場合に適用した実施例を説明する断面図で、第2図はこ
の実施例に用いる製造装置の構成図である。
第2図において、9はAl−Cu合金膜のエンチング室
、10はエツチング室9に反応ガスをいれるためのガス
導入口、1工はエンチング室9の排気口、12はレジス
ト膜のアッシング室、13はアッシング室12に反応ガ
スをいれるためのガス導入口、14はアッシング室12
のIJF気口、15は入口側ロードロック室、16は人
口側ロードロック室15の排気口、17はエツチング室
9とアッシング室12との間のロードロック室、1日は
ロードロック室17の排気口、19は出口側ロードロッ
ク室、20は出口側ロードロング室19の排気口、21
は出口側ロードロック室19への水祭気導入口である。
第1図(a)は、Al−Cu合金膜のバターニングのた
めにレジスト膜が形成された後のSi基板の断面図で、
S【基板(ウェハ)5上に膜厚4000人の5i02膜
6/膜厚/膜厚8000l−Cu  (含有率4%)合
金膜7/レジスト膜8が順次形成されている。
まず、このSi基牛反5上のレジスト膜8を幅2μMに
バターニングし、レジストパターン8aを形成する。
次いで、Al−Cu合金膜7をエツチングするため、第
2図に示す大気圧になっている人口側ロードロック室1
5にSi基板5を入れた後、排気口16よりこの室15
内を減圧する。一定圧力に達した後、エツチング室9に
Si基板5を搬入する。
続いて、流量150scc?lの5iC14ガス/流量
20SCCMのChガスの混合ガスをガス導入口10よ
りエツチング室9に導入した後、室内の圧力を0.01
T。
rrに保つ。
次いで、第1図(b)に示すように、パターニングされ
たレジストパターン8aをマスクにして、5iC1a 
7cl□混合ガスを用いた反応性スパッタエツチング法
により、Al−Cu合金膜7をエツチングする。これに
より、幅が約2μmのAl−Cu配線7aが形成される
このとき、 Al+CI”→AlCl3 Cu+C1” −+Cu、lC1゜ の反応によりAlCL+やCu、CI、が発生し、レジ
ストパターン8a中及び表面に残存する。
その後、所定のエツチングが終了した後、減圧されたロ
ードロック室17に搬入する。続いて、マスクとして用
いたレジストパターン8aを除去するため、あらかしめ
減圧されているアッシング室12に搬入する。
次に、ア・7シング室12で行われるレジストパターン
8aのアッシングについて第3図を参照しながら詳細に
説明する。
第3図において、22はチャンバ、23はアッシングの
行われる反応室、24はマイクロ波により反応ガスを活
性化するプラズマ室、25は活性化された反応ガス中の
イオン粒子を捕獲し、ラジカル粒子のみを反応室23に
導入するためのパンチングボード、26はマイクロ波発
振器、27はマイクロ波発振器26より発生したマイク
ロ波をプラズマ室24に導くための導波管、28はマイ
クロ波伝達板、29はウェハ載置台、30はウェハを加
熱するためのヒータである。
なお、符号5は第1図の符号で示すものと同一のものを
示し、符号14は第2図の符号で示すものと同一のもの
を示す。
まず、この装置のウェハ載置台29にウェハ(Si基牟
反)5を′R置した後、流量503CCMのCF、ガス
/ i!lt1000sccMの0□ガスをガス導入口
20からプラズマ室24に導入し、チャンバ22内の圧
力をt Torrに保つ。
次に、ヒータ30によりウェハ5を加熱し、温度を70
°Cに保った後、マイクロ波発振器26によりマイクロ
波を発生させ、導波管277マイクロ波伝達板2日を介
してプラズマ室24に導く。
すると、反応ガスは活性化され、イオン粒子やラジカル
粒子が生成する。この反応ガスはガスの流れに従って反
応室23に導かれる。このとき、イオン粒子は接地され
たパンチングボード25により捕獲され、ラジカル粒子
のみが反応室23に導かれる。
このラジカル粒子はウェハ5上のレジスト膜8aと反応
し、その結果、レジストパターン8aは除去される(第
1図(C))。
このとき、同時に、レジストパターン8a中及び表面、
5tot!1!6の表面、或いはAl−Cu配線7a表
面に残存しているAlChやCuxClyの一部も反応
ガスと反応して除去される。
次に、ウェハ5をあらかじめ圧力I Torrに減圧さ
れている出口側ロードロック室19に搬入する。
ここで、出口側ロードロック室19内で行われる本発明
の実施例のアフタコロ−ジョン防止処理について第4図
を参照しながら詳細に説明する。
同図において、31はチャンバ、21は水蒸気をチャン
バ31内に導入するための水蒸気導入口、20はチャン
バ31の排気口、32はウェハ載置台、33はウェハ5
を加熱するためのヒータである。
まず、搬入したウェハをウェハ載置台32に載置した後
、ヒータ33でウェハ5を加熱し、温度を120℃に保
持する。
次に、水蒸気導入口21から流量11005CCの水茎
気をチャンバ31内に導入する(第1図(d))このと
き、水蒸気はウェハ5表面に残存しているAlChやC
u、CI、と反応し、AlCl、やCu、CI。
を容易に加水分解する。
AlCl+ +HtO→Al(OH) +HClCu、
CI 、 + IItO−Cu (0)1) + )I
cIこのため、ウェハ5表面にはIIcIが生じるが、
減圧雰囲気中なので、このHCI は直ちにウェハ5表
面から蒸発・離脱し、はぼ完全に除去される。
その後、この処理を3分間程度行った後、出口側ロード
ロック室19を大気圧に戻す。続いて、ウェハ5を出口
側ロードロツタ室1つから大気中に取り出す。
このようにして配線層の形成が終了する。
本願発明者はこのように処理されたサンプルを用いてコ
ロ−ジョンの加速試験を行った。
試験は、常温で、飽和水蒸気圧を有する雰囲気中にサン
プルを放置することによりマ〒った。そして、1日毎に
配線層の表面を観察した。
なお、比較のため、従来例のフッ素被覆処理を行ったサ
ンプルについても同時に試験した。
その結果、従来例のフッ素被覆処理が行われたサンプル
では、1日でコロ−ジョンが発生し、断線に到ったが、
第1の発明の方法により処理されたサンプルでは、1週
間以上経過してもコロ−ジョンが発生しなかった。
このように、本発明の実施例の処理方法によれば、Al
−Cu合金膜からなる配線層のコロ−ジョンの発生を十
分に防止できることが実験によって確認された。
〔発明の効果〕
以上のように本発明によれば、^1の合金膜、特にAl
−Cu合金膜からなる配線層の形成後、減圧したチャン
バ内でウェハを水茎気にさらしているので、ウェハの表
面に残存するAlC1,やCuXC1yを容易に加水分
解させることができ、かつ生成された塩酸を減圧雰囲気
中で直ちにウェハ表面から薫発・離脱させて、はぼ完全
に除去することができる。
これにより、Al−Cu配、線層のコロ−ジョンの発生
を防止できるので、半導体装置の信頼度の向上を図るこ
とができる。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の実施例のアフタコロ
−ジョン防止方法を説明する断面図、第2図は、本発明
の実施例に用いる製造装置の構成図、 第3図は、本発明の実施例に用いるレジストアッシング
装置断面図、 第4図は、本発明の実施例のアフタコロ−ジョン防止処
理に用いる出口側ロードロック室の断面図、 第5図は、従来例の問題点を説明する斜視図である。 (符号の説明) 1 ・・・Si基+反、 2.6・・・SiO2膜、 3 、7 a ”・Al−Cu配線、 4・・・コロ−ジョン部、 5・・・ウェハ(Si基板)、 7・・・旧−Cu合金膜、 8・・・レジスト膜、 8a・・・レジストパターン、 9・・・エンチング室、 10.13・・・ガス導入口、 11 14 16.18 20 12・・・アノソング室、 15・・・入口側ロードロック室、 17・・・ロードロソク室、 19・・・出口側ロードロック室、 21・・・水蒸気導入口、 22.31・・・チャンバ、 23・・・反応室、 24・・・プラズマ室、 ・・排気口、 5・・・パンチングボード、 6・・・マイクロ波発振器、 7・・・導波管、 8・・・マイクロ波伝達板、 9.32・・・ウェハ載置台、 0.33・・・ヒータ。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上のAl膜又はAl合金膜を塩素系の反応ガ
    スによりドライエッチングする工程と、前記半導体基板
    を減圧雰囲気中で水蒸気にさらす工程とを有することを
    特徴とする半導体装置の製造方法。
JP17681189A 1989-07-07 1989-07-07 半導体装置の製造方法 Pending JPH0341728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17681189A JPH0341728A (ja) 1989-07-07 1989-07-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17681189A JPH0341728A (ja) 1989-07-07 1989-07-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0341728A true JPH0341728A (ja) 1991-02-22

Family

ID=16020256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17681189A Pending JPH0341728A (ja) 1989-07-07 1989-07-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0341728A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0489179A1 (en) * 1990-06-27 1992-06-10 Fujitsu Limited Method of manufacturing semiconductor integrated circuit and equipment for the manufacture
US5427373A (en) * 1992-06-24 1995-06-27 Daiwa Golf Co., Ltd. Shaft for golf club
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
US6044850A (en) * 1996-11-01 2000-04-04 Fujitsu Limited Semiconductor device manufacturing method including ashing process
JP2003518768A (ja) * 1999-12-27 2003-06-10 ラム リサーチ コーポレーション 残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
JP4583533B2 (ja) * 1999-12-27 2010-11-17 株式会社半導体エネルギー研究所 金属配線の形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0489179A1 (en) * 1990-06-27 1992-06-10 Fujitsu Limited Method of manufacturing semiconductor integrated circuit and equipment for the manufacture
EP0489179B1 (en) * 1990-06-27 2001-11-14 Fujitsu Limited Method of manufacturing semiconductor integrated circuit
US5427373A (en) * 1992-06-24 1995-06-27 Daiwa Golf Co., Ltd. Shaft for golf club
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
US6044850A (en) * 1996-11-01 2000-04-04 Fujitsu Limited Semiconductor device manufacturing method including ashing process
JP2003518768A (ja) * 1999-12-27 2003-06-10 ラム リサーチ コーポレーション 残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程
JP4583533B2 (ja) * 1999-12-27 2010-11-17 株式会社半導体エネルギー研究所 金属配線の形成方法
JP2012023385A (ja) * 1999-12-27 2012-02-02 Lam Res Corp 残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method

Similar Documents

Publication Publication Date Title
KR950010044B1 (ko) 반도체 집적회로의 제조방법 및 그에 사용된 제조장치
US4094732A (en) Silicon etching process
US6080680A (en) Method and composition for dry etching in semiconductor fabrication
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JPH09251989A (ja) 水素ガスを用いた集積回路のプラズマ洗浄方法
JPH057862B2 (ja)
JPH0341728A (ja) 半導体装置の製造方法
JPH05267157A (ja) 配線形成法
KR950005351B1 (ko) 알루미늄 합금의 부식 방지 방법
KR100524450B1 (ko) 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물
JP3348454B2 (ja) 酸化防止方法
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
JP3381076B2 (ja) ドライエッチング方法
JP2001176859A (ja) アッシング方法
US6296988B1 (en) Method for forming a mental wiring pattern on a semiconductor device
JP2861785B2 (ja) 半導体装置の配線の形成方法
JP2001068454A (ja) エッチング方法およびプラズマ処理方法
JP2001196377A (ja) 半導体装置の製造方法
JP2746494B2 (ja) レジスト除去方法
JP3407410B2 (ja) ケミカルドライエッチング方法
JPH05109673A (ja) 半導体装置の製造方法
JP3314403B2 (ja) 半導体集積回路装置の製造方法
JPH05217965A (ja) 半導体装置の製造方法
JPH0436485A (ja) 半導体装置の製造方法
JPH04144136A (ja) 半導体装置の製造方法