JP2002500441A - 有機反射防止膜のエッチングプロセス - Google Patents

有機反射防止膜のエッチングプロセス

Info

Publication number
JP2002500441A
JP2002500441A JP2000526964A JP2000526964A JP2002500441A JP 2002500441 A JP2002500441 A JP 2002500441A JP 2000526964 A JP2000526964 A JP 2000526964A JP 2000526964 A JP2000526964 A JP 2000526964A JP 2002500441 A JP2002500441 A JP 2002500441A
Authority
JP
Japan
Prior art keywords
sccm
arc
plasma
photoresist
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000526964A
Other languages
English (en)
Other versions
JP4335441B2 (ja
JP2002500441A5 (ja
Inventor
ジェフリー ハン,
ブライアン リー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2002500441A publication Critical patent/JP2002500441A/ja
Publication of JP2002500441A5 publication Critical patent/JP2002500441A5/ja
Application granted granted Critical
Publication of JP4335441B2 publication Critical patent/JP4335441B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 1つ以上のフッ素含有化合物、塩素、任意の不活性ガスを用いる酸素フリープラズマを用いる半導体ICの製造法における反射防止膜(ARC)(18)を選択的に除去するプロセス。本プロセスは、前もって、エッチングされたフォトレジスト(12)の寸法制御を維持しながら反射防止膜の有効なエッチングを可能にする。

Description

【発明の詳細な説明】
【0001】 発明の分野 本発明は、集積回路(IC)の製造法において、有機反射防止膜をエッチング
するための改善された方法に関する。
【0002】 発明の背景 例えばコンピュータマイクロプロセッサのような電子回路固体マイクロチップ
は、それぞれがトランジスタ、抵抗、コンデンサのような何千もの個々の電子コ
ンポーネントから作られている何千もの個々のシステムで構成されている。固体
電子素子の製造は、要求された機能に応じた電子コンポーネントおよびシステム
を生み出すために選択的にエッチングされた精密なパターンと均一な厚さを有す
る半導体、導体あるいは絶縁材料からなる集合層に依存している。このコンポー
ネントとシステムは、すべて1つのチップまたは基板の中に作られて連結されて
いるため、これらの回路は、”集積回路(IC)”と呼ばれている。
【0003】 ICの製造は、非常に競争が激しい。それゆえ、製造工程の効率に関する改善
は、競争上利点となる。典型的には、ICを製造するためには、システムを形成
するためコンポーネントを連結し、回路を形成するためにシステムを連結する1
つ以上の導線によるネットワークを製造する必要がある。重要な製造工程は、フ
ォトリソグラフィーとエッチング(総合してこれらの処理は”パターニング”と
呼ばれる)を用いる半導体基板上での導線のネットワークの形成 すなわちネッ トワークの連結である。これは、典型的には、光感光膜、すなわち、フォトレジ
スト膜(”フォトレジスト”)を用いて、導体の金属層を被覆することによって
行われる。フォトレジストは、続いて、ネットワークを連結する導体を要求され
たパターンに一致するパターン中で光をさえぎるマスクを通して、光化学作用を
もつ光によって露光される。
【0004】 フォトレジスト膜は、続いて”現像”される、すなわち、光化学作用をもつ光
によって露光されたフォトレジスト膜の部分は、選択的に除去され、それによっ
てマスク中の開口部に対応するパターンが下の導体表面に露出する。通常、露光
された金属層は、望み通りの連結ネットワークを残しながらプラズマエッチング
によって除去されるが、湿式の化学エッチングによっても同様に除去可能である
【0005】 ICの超小型化に対する最近の要求によって、回路密度は増加をもたらし、フ
ォトレジストを露光するために、より短い波長の光、例えば、深紫外線(dee
p UV)のようなより短い波長が要求されている。短波長光は、理論的には、 高解像度の露光をもたらすはずであるが、不幸にして、その光は、フォトレジス
ト層を通過して後方の金属層で反射する傾向がある。この反射は、入射光と干渉
し解像度を低下させる。この現象の解説は、「VLSI時代のシリコン処理」(
S.Wolf et al."プロセス技術"第1巻 Lattice Press, Sunset Beach CA(1987))
で見いだすことができる。この問題を解決するために、反射防止膜(ARC)は
、典型的には不必要な反射とそれに伴う解像度の低下を低減するためにフォトレ
ジスト層の前の金属層の上に堆積される。IC工業界において広く用いられてい
るARCは、ポリイミド類であるが、他の有機反射防止膜材料も使用することが
できる。
【0006】 フォトレジストは、UVによって露光され、現像されてから、ARCは、下層
の導体の金属層や金属膜を露出させるためにエッチングによって除去されなけれ
ばならない。先行技術は、これがプラズマエッチングによってなされることを教
えている。しかしながら、ARCを効率よくエッチング除去するがフォトレジス
トを相対的に無傷のまま残すようなエッチング剤システムと条件が使用されなけ
ればならない。
【0007】 参考文献として組み入れられる米国特許第5,655,110号,"Krivokapic et al." は、大量生産される半導体ウェーハにおけるエッチング処理中の臨界寸法の維持
の重要性を解説している。米国特許第5,126,289号,"Ziger"は、エッチング剤と してイオン化したCClを用いて一度の処理で、フォトレジスト層と下層のア
ルミニウム層をエッチングする方法を教えている。しかしながら、Zigerは、フ ォトレジストの浸食(degradation)に関しては解説していない。
【0008】 参考文献として組み入れられるThuy B.Taの米国特許第5,308,742号("Ta"と称 す)は、CHF、必須の酸素(O)およびキャリアガスとしてアルゴンを用
いるポリイミドARCをエッチングするプラズマ工程を有するIC製造方法の権
利を主張している。この特許は、アルゴンがCHFによって形成されたポリマ
ーを除去するスパッタ成分として作用する一方で、CHFがポリマー形成を促
進すると断言している。スパッタ成分は、主に垂直方向に移動する。従って、フ
ォトレジストを通ってエッチングされた連結ネットワークの側壁上のポリマー材
料が除去されないため、これは、酸素による横の攻撃からフォトレジストの側壁
を保護する。ARCに対して選択的であるために、この方法は、いわゆる臨界寸
法制御を提供する。
【0009】 "Ta"では、酸素は、実際のエッチング剤のようにみえる。酸素は、攻撃的な酸
化剤であり、いくつかの固体の構成成分に対して特異性がなくかつ有害である傾
向にある。より穏やかな酸化剤は、ARCとフォトレジストとの間の選択性をよ
り高くし、それゆえ、"Ta"のプロセスを超えた改善法を提供する。選択性は重要
である。なぜなら、アルゴンスパッタリングがフォトレジスト表面に堆積したC
HFを除去する場合には、CHFは垂直方向の保護とならないからである。
過剰の浸食は、ARCおよび/または下層の導体膜エッチング時のフォトレジス
トのマスキング特性を損なう。
【0010】 我々は、 酸素を用いずに、それゆえフォトレジストの浸食(degradation)を
低減し、ARCを選択的にしかも効率的に除去する改善されたプロセスを見いだ
した。
【0011】 発明の要約 本発明の第1の特徴は、金属層の上にある有機ARCを除去するプロセスであ
って、プラズマ発生装置の反応チャンバー中で、前記ARCをイオン化した状態
の酸素フリーエッチング剤システム中に曝す工程を有し、前記エッチング剤シス
テムは、1つ以上のフッ素含有成分、塩素、任意の不活性キャリアガスを有する
プロセスである。このプロセスは、IC製造時における有機ARCの露光領域を
除去する際に、フォトレジストの臨界寸法を維持するために特に有用である。
【0012】 第2の特徴は、第1の特徴のプロセスで用いられる1つ以上のフッ素含有成分
、不活性なキャリアガスおよび塩素を明確にしたことである。1つの実施例では
、前記フッ素含有成分は、CF、CHF、C、CH、SF
たはCn+4からなるグループから選択されることを明確にした。特別の実
施例においては、フッ素含有成分はCHFであり、不活性キャリアガスはアル
ゴンである。
【0013】 好適な実施の形態の詳細な説明 図1aにおいて、フォトレジスト12が露光され、現像された後の製造中の半
導体複合チップ10の拡大された部分の斜視図は、回路パターン15を形成する
連結ネットワークを示している。すなわち、フォトレジストが露光されていない
部分に対応する導体膜16の領域は、コンポーネントやシステムを連結する導線
のネットワークとなる。導体膜や層は、半導体基板17を被覆する。図1bは、
図1aに対応する断面図であり、フォトレジストが現像された後にARC18の
一部が連結ネットワークの底部を覆っていることをより明確に示している。AR
Cのこの部分は、下層の導体膜16がエッチングによって除去される前に除去さ
れなければならない。
【0014】 図1aと図1bは、フォトレジスト12の露光と現像によって形成された連結
ネットワーク14は、精密であることを留意されたい。しかしながら、連結ネッ
トワーク14の底部において、ARCを除去するために使用される剤システムが
フォトレジスト12のエッチングされていない部分を攻撃する場合は、連結ネッ
トワーク14の精密さは非常に低減される。
【0015】 前世代のICにおいては、導体膜をエッチングすることによって形成された導
線は、ある程度良く分離されていたので、フォトレジストの浸食(degradation )は一般的に許容することができた。しかしながら、現世代のICにおいては、
導線はしばしば互いに非常に接近しているので、たとえ小量の浸食(degradatio
n)であっても危険である。更に、深UV(deepUV)フォトレジストによ る露光と現像において高解像度を達成するために、フォトレジストの厚さは、1
2000Åのあたりから7000〜8000Åのあたりまで薄くされる。これに
よって、ARCのエッチング時に下層膜を保護するフォトレジストが少なくなる
【0016】 図2は、プラズマ発生機中にイオン化されたOを含む剤システムによって、
ARCを除去した結果の概要図である。例えば、OとNの混合ガスを用いた
システムである。このOを含む剤システムは、効率的にARCを除去する時に
フォトレジスト12も同様に攻撃して一般的に薄膜化と、図2における20の点
で示したような浸食(degradation)を起こす。図2に示したように、浸食(deg
radation)は、連結ネットワーク14の精密さを低減し、他の位置で下層の好ま
しくない露出を引き起こす。薄くなり浸食(degradation)された導体膜からエ ッチング除去された連結ネットワーク14は、導線中にボイドまたはIC機能に
おける不良をもたらす接続不良を生じさせる。
【0017】 図3は、本発明の剤システムを用いたARC除去結果の概要図である。フォト
レジスト12は、最小限の影響を受けるに過ぎず、精密なパターンは残されてい
ることを銘記すべきである。それゆえ、精密なパターンは、露出した導体膜16
がエッチング除去されたときに次の工程における導線の形成に反映される。
【0018】 本プロセスに対し、キャリアガスは、不活性ガス、希ガスであり、好ましくは
、アルゴンであるが、他の希ガス、例えば、ヘリウム、ネオン、クリプトン、ゼ
ノンやそれらの混合ガスを使用することができる。塩素源は、好ましくは、化学
的に純粋な単一の塩素(Cl)である。その代わりに、HCl、BClのよ
うな塩素含有ガスを用いることも可能である。同様に、CHFは、好ましいフ
ッ素源であるが、他のフッ化炭素やそれらのガスを合わせて使うことも可能であ
る。
【0019】 図4は、高密度プラズマを用いて基板を処理することができるECR反応器1
00を示している。その反応器は、反応チャンバー102を有しており、その中
で、プラズマガスによって基板が処理される。高密度のプラズマを発生するため
に、反応器は、プラズマ発生チャンバー103を有しており、その中で、マイク
ロ波ガイド104を通過してきたマイクロ波エネルギーと電磁コイル105によ
って発生された磁気エネルギーとの結合によって高密度プラズマが発生する。高
密度プラズマは、適当なガスまたは混合ガスによって発生し、イオンビームは、
オリフィス103aを通してプラズマチャンバーから引き出される。好ましくは
、オリフィス103aは、チャンバー103と同じ直径を有する。基板106は
、その中に基板温度を制御する機構を有する静電チャックのような基板保持台1
07上に保持される。
【0020】 チャンバー103中で発生した高密度プラズマは、電磁コイル118によって
ホルン(角状物)108の内部に閉じこめられ、RFバイアスをRF源109お
よびインピーダンスマッチングなどの関連電気回路110によって基材に加える
ことにより、基板106方向に向けられる。反応チャンバー102は、一般的に
排気口111によって示されるような適当な真空装置によって真空排気される。
高密度プラズマ中にエッチング用反応物を導入するために、ホルン118は内部
表面上にガス散布環のような1つ以上のガス注入装置を有し、それによってFや
Clのような反応物を高密度プラズマ中に導入させられる。1つあるいは複数の
反応物は、一般的に112で示される1つ以上の通路を通って供給される。プラ
ズマ発生チャンバー103中でプラズマを発生するために、アルゴンが一般的に
113で示される1つ以上の通路を用いてプラズマ発生チャンバー103中に導
入される。
【0021】 114の矢印で示されるマイクロ波エネルギーは、絶縁窓115を通って進行
し、水供給用導管117で壁が水冷されているプラズマ発生チャンバー103中
に入る。基板ホルダー107の下の電磁コイル118は、基板106に近接して
磁場を作るために使われ得る。直流電源119は、静電的に基板106を固定す
るための電力を基板ホルダー107に供給する。
【0022】 図5は、高密度プラズマで基板を処理することのできるTCP(登録商標)反
応器120を示している。反応器は、プロセスチャンバー121を有し、その中
で、基材123に近接してプラズマ122が発生される。基板は、水冷式の基板
保持台124上に保持されており、基板の温度制御は、基板と基板支持台の間の
空間に導管125を通して供給されるヘリウムガスによって行われる。基板支持
台は、アルミニウム製の電極またはその中に電極が埋め込まれたセラミックス材
料を有しており、その電極は、RF電源126およびRFマッチングなどを行う
結合回路127によって、電力が供給される。処理中の基板温度は、温度計12
9に取り付けられた温度計測装置128によって、計測される。同様の温度計測
装置もまた、図4に示されたECR反応器中で利用することができる。
【0023】 チャンバー121中に真空を供給するために、ターボポンプが出口130に接
続されており、要求された真空を維持するために使用される。F,Clや任意の
不活性ガス、例えばArを含む処理ガスは、絶縁窓133の下部の周りに広がっ
ているガス散布環に反応ガスを供給する導管131,132によってチャンバー
内に供給される。上記の代わりに、処理ガスは、絶縁性のシャワーヘッド窓また
は他の適当なガス分配システムを通して供給されることも可能である。らせん状
TCP(登録商標)コイル134のアンテナのような電磁誘導エネルギー源は、
RF源135およびおよびインピーダンスマッチングなどを行う結合回路136
によって、RF電力が供給される。基板がチャンバー中で処理されるときに、R
F源135はTCP(登録商標)コイル134に13.6MHzのRF電流を供
給し、RF源126は、低い電極に400kHzのRF電流を供給する。
【0024】 本発明のプロセスは、上記のECRまたはTCP(登録商標)反応器あるいは
、プラズマ発生機の適当な反応チャンバーの中において遂行される。ARCは、
半導体ウェーハのような半導体基板、平板のディスプレイなどの上に存在できる
。上記プロセスは、以下の範囲内で行うことができる。
【0025】 圧力 約1〜約500ミリtorr 温度 約0〜約100℃ Cl流量 約2.5〜200sccm 不活性ガス流量 約0〜200sccm フッ素含有成分の流量 約5〜200sccm より好ましいのは、以下の範囲内で行うことができる。
【0026】 圧力 約1〜約10ミリtorr 温度 約30〜約80℃ Cl流量 約5〜60sccm Ar流量 約5〜80sccm CHF流量 約5〜80sccm。
【0027】 プロセスの時間は、組成、反応物および、より重要な有機ARCの厚さによっ
て変化する。処理の終了点、すなわち、被覆されたARCの全てが除去される点
は、標準のマイクロチップ製造装置を用いる本技術の標準方法によって決定され
ることが可能である。例えば、光学的な信号またはフッ素濃度を計測する。
【0028】 本発明は、特定の実施例に関して例示されたが、IC製造における当業者が通
常なし得る本実施例の変形は、本発明の範囲内に含まれる。
【図面の簡単な説明】
【図1(a)】 フォトレジスト膜がエッチングされているがARCが除去される前の半導体複
合チップの一部の概要を示す斜視図である。
【図1(b)】 図1(a)で示されたチップの一部の概要を示す断面図である。
【図2】 Oを使用するプロセスによってARCが除去された後の図1(a)に似た図
である。
【図3】 本発明のプロセスによってARCが除去された後の図1(a)に似た図である
【図4】 本発明に一致したプロセスを実施するために利用することができる高密度プラ
ズマECR反応器の概要図である。
【図5】 本発明に一致したプロセスを実施するために利用することができる高密度プラ
ズマTCP(登録商標)反応器の概要図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リー, ブライアン アメリカ合衆国 カリフォルニア州 95070, サラトガ, プロスペクト ロ ード 20904 Fターム(参考) 5F004 AA05 BA16 BA20 CA02 CA04 DA04 DA16 DA23 DB23 EA22

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 金属層の上にある有機ARCを除去するプロセスであって、 プラズマ発生装置の反応チャンバー中で、前記ARCをイオン化した状態の酸
    素フリーエッチング剤システム中に曝す工程を有し、 前記エッチング剤システムは、1つ以上のフッ素含有成分、塩素、任意の不活
    性キャリアガスを有するプロセス。
  2. 【請求項2】 前記1つ以上のフッ素含有成分は、CF、CHF、C、CH、SFまたはCn+4からなるグループから選択される
    ことを特徴とする請求項1に記載のプロセス。
  3. 【請求項3】 前記ARCは、前記ARCを被覆するフォトレジスト中で前
    もってエッチングされた連結ネットワークを形成している溝によって露出してい
    ることを特徴とする請求項1に記載のプロセス。
  4. 【請求項4】 前記エッチング剤システムは、CHF、ArおよびCl を主成分とすることを特徴とする請求項1に記載のプロセス。
  5. 【請求項5】 圧力が約1ミリtorrから100ミリtorr、温度が約30℃か
    ら約80℃、Cl流量が約5sccmから約60sccm、Ar流量が約5sccmから約
    80sccm、CHF流量が約5sccmから約80sccm、の範囲内になるように制御
    されていることを特徴とする請求項4に記載のプロセス。
  6. 【請求項6】 前記金属層の上にある前記ARCは、フォトエッチング処理
    中に、光化学作用をもつ光がフォトレジストを完全に通過して後方の前記金属層
    から反射されることを防ぐために使われることを特徴とする請求項3に記載のプ
    ロセス。
  7. 【請求項7】 前記プラズマ発生装置は、前記エッチング剤によって前記A
    RCをエッチングする間、100ミリtorr以下の圧力に排気されていることを特
    徴とする請求項1に記載のプロセス。
  8. 【請求項8】 前記プラズマ発生装置は、ECR反応器と半導体基板上にあ
    る前記ARCとを有すことを特徴とする請求項1に記載のプロセス。
  9. 【請求項9】 前記ARCは、半導体ウェーハの上にあることを特徴とする
    請求項1に記載のプロセス。
  10. 【請求項10】 前記プラズマ発生装置は、前記反応チャンバー中に電磁結
    合のRF(Radio Frequency)エネルギーによってプラズマを形
    成するアンテナを有することを特徴とする請求項1に記載のプロセス。
  11. 【請求項11】 IC(集積回路)の製造中の有機ARCの露光領域を除去
    する際のフォトレジストを十分に維持する方法であって、 プラズマ発生装置の反応チャンバー中で、前記ARCをイオン化した状態のエ
    ッチング剤システム中に曝す工程を有し、 前記エッチング剤システムは、1つ以上のフッ素含有成分、不活性キャリアガ
    ス、塩素を有するエッチング剤システムを有することを特徴とする方法。
  12. 【請求項12】 前記1つ以上のフッ素を含む構成成分はトリフルオルメタ
    ンであり、不活性なキャリアガスはアルゴンであることを特徴とする請求項11
    に記載の方法。
  13. 【請求項13】 圧力が、約1ミリtorrから約100ミリtorr、温度が、約
    30℃から約80℃、Cl流量が、約5sccmから約60sccm、Ar流量が、約
    5sccmから約80sccm、CHF流量が、約5sccmから約80sccm、の範囲内に
    なるように制御されていることを特徴とする請求項12に記載の方法。
  14. 【請求項14】 1つ以上のフッ素含有成分、任意の不活性キャリアガス、
    塩素、を有することを特徴とする金属層の上にある有機ARCを除去するための
    酸素フリープラズマエッチングガス剤。
  15. 【請求項15】 前記1つ以上のフッ素を含む構成成分はCHFであり、
    不活性なキャリアガスはアルゴンであることを特徴とする請求項14に記載のガ
    ス剤。
JP2000526964A 1997-12-31 1998-12-21 有機反射防止膜のエッチングプロセス Expired - Fee Related JP4335441B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/002,007 1997-12-31
US09/002,007 US6391786B1 (en) 1997-12-31 1997-12-31 Etching process for organic anti-reflective coating
PCT/US1998/026226 WO1999034425A1 (en) 1997-12-31 1998-12-21 Etching process for organic anti-reflective coating

Publications (3)

Publication Number Publication Date
JP2002500441A true JP2002500441A (ja) 2002-01-08
JP2002500441A5 JP2002500441A5 (ja) 2006-03-09
JP4335441B2 JP4335441B2 (ja) 2009-09-30

Family

ID=21698819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000526964A Expired - Fee Related JP4335441B2 (ja) 1997-12-31 1998-12-21 有機反射防止膜のエッチングプロセス

Country Status (6)

Country Link
US (2) US6391786B1 (ja)
EP (1) EP1042798A1 (ja)
JP (1) JP4335441B2 (ja)
KR (1) KR100562399B1 (ja)
TW (1) TW434454B (ja)
WO (1) WO1999034425A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140106108A (ko) * 2013-02-26 2014-09-03 삼성전자주식회사 반도체 소자의 박막 패턴 형성 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461970B1 (en) * 1998-06-10 2002-10-08 Micron Technology, Inc. Method of reducing defects in anti-reflective coatings and semiconductor structures fabricated thereby
US6316165B1 (en) * 1999-03-08 2001-11-13 Shipley Company, L.L.C. Planarizing antireflective coating compositions
US6617257B2 (en) 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US6580545B2 (en) * 2001-04-19 2003-06-17 E Ink Corporation Electrochromic-nanoparticle displays
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US6890859B1 (en) * 2001-08-10 2005-05-10 Cypress Semiconductor Corporation Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
US7083903B2 (en) * 2003-06-17 2006-08-01 Lam Research Corporation Methods of etching photoresist on substrates
US8043470B2 (en) * 2007-11-21 2011-10-25 Lam Research Corporation Electrode/probe assemblies and plasma processing chambers incorporating the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910122A (en) * 1982-09-30 1990-03-20 Brewer Science, Inc. Anti-reflective coating
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
JPH0336723A (ja) 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法及び電子サイクロトロン共鳴エッチング装置
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
KR950011563B1 (ko) 1990-11-27 1995-10-06 가부시끼가이샤 도시바 반도체장치의 제조방법
US5302240A (en) 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH04348032A (ja) 1991-05-24 1992-12-03 Nec Corp 半導体装置およびその製造方法
JP2913918B2 (ja) * 1991-08-26 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5269879A (en) 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
EP0570609B1 (de) 1992-05-20 1999-11-03 International Business Machines Corporation Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
US5308742A (en) * 1992-06-03 1994-05-03 At&T Bell Laboratories Method of etching anti-reflection coating
US5443941A (en) * 1993-03-01 1995-08-22 National Semiconductor Corporation Plasma polymer antireflective coating
KR100264445B1 (ko) * 1993-10-04 2000-11-01 히가시 데쓰로 플라즈마처리장치
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
CA2137861A1 (en) 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
US5486493A (en) 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
US5554560A (en) * 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
US5646870A (en) 1995-02-13 1997-07-08 Advanced Micro Devices, Inc. Method for setting and adjusting process parameters to maintain acceptable critical dimensions across each die of mass-produced semiconductor wafers
US5591480A (en) 1995-08-21 1997-01-07 Motorola, Inc. Method for fabricating metallization patterns on an electronic substrate
US5693691A (en) 1995-08-21 1997-12-02 Brewer Science, Inc. Thermosetting anti-reflective coatings compositions
US5846443A (en) * 1996-07-09 1998-12-08 Lam Research Corporation Methods and apparatus for etching semiconductor wafers and layers thereof
US5753418A (en) * 1996-09-03 1998-05-19 Taiwan Semiconductor Manufacturing Company Ltd 0.3 Micron aperture width patterning process
US5883007A (en) * 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US5980768A (en) * 1997-03-07 1999-11-09 Lam Research Corp. Methods and apparatus for removing photoresist mask defects in a plasma reactor
US5919599A (en) * 1997-09-30 1999-07-06 Brewer Science, Inc. Thermosetting anti-reflective coatings at deep ultraviolet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140106108A (ko) * 2013-02-26 2014-09-03 삼성전자주식회사 반도체 소자의 박막 패턴 형성 방법
KR102011446B1 (ko) 2013-02-26 2019-10-14 삼성전자주식회사 반도체 소자의 박막 패턴 형성 방법

Also Published As

Publication number Publication date
TW434454B (en) 2001-05-16
WO1999034425A1 (en) 1999-07-08
JP4335441B2 (ja) 2009-09-30
EP1042798A1 (en) 2000-10-11
US20020106902A1 (en) 2002-08-08
KR100562399B1 (ko) 2006-03-17
US6391786B1 (en) 2002-05-21
KR20010033655A (ko) 2001-04-25

Similar Documents

Publication Publication Date Title
KR100491199B1 (ko) 반도체 웨이퍼 에칭에 의한 집적 회로
CN101032003B (zh) 从蚀刻晶片脱模光致抗蚀剂的方法
KR101887723B1 (ko) 다층 마스크에서의 패턴의 cd 및 무결성을 제어하기 위한 에칭 프로세스
JP4865564B2 (ja) 誘電体レイヤにフィーチャをエッチングするための方法及び装置
EP1077476A2 (en) Oxygen free plasma stripping process
JP2002509353A (ja) 有機マスク積層体を用いたパターン層の高温エッチング方法
JP2001526463A (ja) 基板から有機反射防止皮膜をエッチングするためのシステムと方法
US6080680A (en) Method and composition for dry etching in semiconductor fabrication
JP4024636B2 (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
US6911346B2 (en) Method of etching a magnetic material
JP2001110784A (ja) プラズマ処理装置および処理方法
KR20070097408A (ko) 균일성 제어를 구비한 에칭
JP4335441B2 (ja) 有機反射防止膜のエッチングプロセス
US6649532B1 (en) Methods for etching an organic anti-reflective coating
US6900139B1 (en) Method for photoresist trim endpoint detection
JP2003526897A (ja) 後続のエッチング中のマスキングとして有用な、またはダマシン構造に有用な、パターニングされた層のエッチング方法
TW202234140A (zh) 極紫外光(euv)光阻的圖案化顯影方法
US6921493B2 (en) Method of processing substrates
KR20010033102A (ko) 전이금속함유층 엣칭방법
JP3172340B2 (ja) プラズマ処理装置
JP3304309B2 (ja) 金属含有構造を形成する方法
JPH05109673A (ja) 半導体装置の製造方法
JPH11150103A (ja) コンタクトホールの形成方法
JPH05121310A (ja) レジスト・パターンの形成方法
JP2000269220A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees