TW582072B - Method for fabrication semiconductor device - Google Patents

Method for fabrication semiconductor device Download PDF

Info

Publication number
TW582072B
TW582072B TW090113332A TW90113332A TW582072B TW 582072 B TW582072 B TW 582072B TW 090113332 A TW090113332 A TW 090113332A TW 90113332 A TW90113332 A TW 90113332A TW 582072 B TW582072 B TW 582072B
Authority
TW
Taiwan
Prior art keywords
mentioned
etching
products
semiconductor device
layer
Prior art date
Application number
TW090113332A
Other languages
English (en)
Inventor
Ken Tokashiki
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Application granted granted Critical
Publication of TW582072B publication Critical patent/TW582072B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Description

582072 五、發明說明（l) 發明領域： 本發明係關於半導體裝置的製造方法，尤其是關於一 種半導體裝置的製造方法，可以有效地移除一乾式餘刻製 程中’沈積於電極之側壁上的蝕刻副產物，不會有微粒擴 散0
近幾年來，貴重金屬或其氧化物，例如銥、鉑、或二 氧化錶被用來作電極的電容器及微裝置，例如使用鳃鈦酸 鹽層（STO layer)或鋇鳃鈦酸鹽層（BTS iayer)，作鐵電絕 緣層之電容的隨機存取記憶體；或者是使用前述貴金屬及 前述絕緣層’例如锆鈦酸鉛層（pzT layers)或锶鉍钽氧化 層（Y1 layer)的鐵電存取記憶體FRAM快速地發展。 第1 A、1 B圖表示貴重金屬使用於微裝置之細部流程。 如第1A圖中所示，於鉑或銥製成的貴重屬層2上形成 一光阻1 ’而且當作蝕刻副產物的沈積層3會設置於上述光 阻罩幕1及上述貴重金屬層2的兩側壁上。上述蝕刻副產物 3會根據下列之賤鍍形式且預置於一鉑層上之鉑離子，變 成一個始及氣混合化合物的副產品所製成。
接著，、將說明用以圖案化上述貴重金屬的一蝕刻製 程。於上述具有既定圖案之光阻罩幕丨，形成於上述貴重 金屬層2的表面上後，透過_素氣體（halogenous gas)， 例如氣氣及氩氣之混合氣體來乾式姓刻上述貴重金屬層 於前述的 上述光阻遮罩 步驟結純’灰化且剝除已經變成沒有用的 上述光阻1被移除的情形如第1B圖中所
582072 五、發明說明（2) 示0 如第1 A圖中所示，於上述乾式蝕刻結束後，由於上述 貴重金屬函化物的飽和蒸氣壓很低，貴重金屬及其函化物 構成之沈積薄膜會黏貼到上述光阻遮罩之側壁上，作為蝕 刻副產物3。即使上述光阻遮罩透過氧電漿被灰化及剝 除，上述蝕刻副產物很難移除，且會留一個像籬笆的殘留 物。從前上述蝕刻副產物必須透過例如洗淨（scrub cleans ing)的物理方法移除，且上述半導體基板的表面會 被直接清洗。 於日本公開公報編號7-1 30702中 此外
’ 一，Μ 1氏、判必U . X ^ V | V ^ T 7 促® 一 I 列的方法。就是說，使用氣氣及氬氣混合之蝕刻氣體濺袭 蝕刻後、’由氣化鉑（ptcl4)構成，且附著於上述光阻之側 壁上之沈積材料或上述蝕刻副產物，會同步地透過使用2 醇（ethyl alcohol/C2H5〇H)、乙醚（C2h5〇C2H5)或丙酮 (acet〇ne/CH3COCH3)來移除。 =而，根據前述之傳統方法，當透過洗淨處理上述办 ϊίϊ /Λ?副產物)時，於此時微粒的擴散，會強无 :料導體裝置的良率，且很難完美地移除上述沈泡 丹考
四氣化鈕它於日本公開公報編號7- 1 3070 2中有4 物不會形成金i、1會Γ化於乙醇或丙酮中，既然這些化 餘刻副產物的 鹽，所以透過此方法是很難移除- 發明概述：
第6頁 582072 五、發明說明（3) 、、 本發明之一目的，係提供一個半導體裝置之製造方 法’可以有效地移除沈積於一電極側表面上之蝕刻副產 物’不會有微粒擴散，且可以提昇半導體裝置之良率 產率。 王 、 根據上述目的，本發明係提供一形成半導體裝置之方 法’步驟包括形成一具有既定圖案之光阻遮罩於一擇自 2、銦及氧化銦（ir〇2)中之一者所構成之一電極之表面 依據上述光阻遮罩的圖案，使用蝕刻氣體乾式餘刻 4電極。 、从a工 藉由灰化以移除上述光阻遮罩；以及 j由軟化以移除上述乾式蝕刻後，沈積於上述電 兩側表面上之蝕刻副產物。 的 ，據此方法’當鉑或銦構成之電極被 2 由灰化被移除後，沈積於上述電極側表 述蝕刻副產物可以確實地被纟、 由於上 述半導體穿置的户至Ϊ 不會有微粒擴散，上 簡單圖示說明： ⑺且其生產率也可以提昇。 :發明將隨著所附圖示加以詳細解釋，其中： 第1 A、1 Β圖顯示傳統之半導體 第1圖表示沈積一貴重金屬：導極之製：方法，其中 灰化及剝除後，殘留於_ A 以不上述光阻遮罩被 基板上如籬琶之上述蝕刻副產物 2157-4055-Pf.ptd 第7頁 582072 五、發明說明（4) 的狀態。 驟。第2A〜2D圖，用以表示本發明之半導體裝置的製造步 造方ί3中圖估為田—剖面圖，用以表示本發明半導體裝置之製 咕认 使用的一飯刻設備。 符號說明： 2 :貴重金屬層 1 〇 :真空晶舟； 1 2 ··石英板； 1 4 :偏壓電極； 21 :矽基板； 23 :鈦層； 1、2 5 :光阻遮罩； 3、2 6 ··蝕刻副產物 11 :金屬晶舟； RF天線； 半導體基板； 氧化矽層； 始層。 較佳實施例： 本發明之較佳實施例將參考上述圖示加以說明。 第一實施例 第2Α〜2D圖顯示本發明之半導體裝置之製造 一實施例。 成即乐 使用氣氣乾式蝕刻鉑層後，沈積於上述鉑電極側壁上 及一光阻上之上述蝕刻副產物的構成要素為氣化鉑 (PtCld及金屬鉑（Pt)。於上述蝕刻製程實施後，因為上 述餘刻副產物的飽和蒸氣壓很低，所以儘管過上述氧電衆 灰化及剝除上述光阻遮罩，上述蝕刻副產物還是難以移 除，且於上述基板上留下像籬笆的殘留物。於灰化銦或氧 2157-4055-Pf.ptd 第8頁 582072
=叫的例子中，由氣化銦構成之餘刻副產物會沈積 广述：極及光阻的側壁上，且和前述例子中相同無法移 Ί 下來，本發明將採用一濕式製程，移除氣化銦構 成之餘刻副產物的方法，以解決這個懸而未決的問題。 本發明的大綱，係於灰化上述光阻後，保留於上述基 、上，主要由氣化鉑（Pt c丨2)構成之蝕刻副產物，透過浸 /包於乙醯丙酮（hexafluoroacetylacetone)及乙醯乙醯丙
酮（&(：4〇&〇^1^1扣4〇11〇之任一者與氨水（&_〇111&/〇3) ，混合溶液中，上述蝕刻副產物可以輕易地軟化及移除。 氨水當作一催化劑，然後提升上述蝕刻副產物的軟化。 第3圖表示本發明之半導體裝置製造方法中，使用的 一個乾式蝕刻的設備。 真空器皿10 (vacuum vessel)用以產生電漿，包括一 具有圓琦型狀的金屬器皿ll(metallic vessel),以及一 與其頂部表面裝有螺旋射頻天線（RF antennas)的石英板 12。一偏壓電極14設置於上述真空器皿1〇的底部上，對著 上述石英板12，然後，一半導體基板15被置於上述偏壓 極1 4上。
上述金屬器皿11的直徑例如為3 5 7mm，且其高度舉例 為12 5mm、上述石英板12的直徑為35 7mm，且其高度舉度為 20 mm。上述金屬器皿11中的氣體壓力，於上述餘刻時會^ 持少於10mTorr，蝕刻用的電漿是由一電感耦合式放電 (inductively coupled discharge)所產生，上述電咸耗 合式放電（inductively coupled discharge)係由供應有
2157-4055-Pf.ptd 第9頁 582072
=:z之=電功率之上述射步天線13產生的感應電 %所激發。同樣地，13·56 MHZ2高頻率電功率也同樣 應到上述偏壓電極1 4，上述偏壓電極丨4具有於電漿 八 中，根據上述半導體基板控制離子能量的一個作用。 之後，本發明之半導體裝置之製造方法， 到第2D圖加以仔細說明。 ^ 3 首先，透過加熱氧化上述矽基板21的表面，因此， 上述矽基板21的表面上，形成一具有2〇〇nm*度之氧化矽、 層22 (Si 〇2)。此外，使用濺鍍法相繼地於上述氧化矽層 上，形成一具有2〇ηιη厚度的鈦層23 ,以及一具有2〇〇iJ 度的鉑層24。接著，於一光阻被形成用於上述鉑層24之一 蝕刻遮罩後，用一微影裝置照射及顯影上述光阻7形 第2A圖中所示之光阻遮罩25。 接下來，相繼乾式餘刻由上述翻24及上述欽層12構成 :上述貝重金屬層，上述提及之蝕刻製程會根據以下情況 來實施，氣氣及氬氣之混合物用以當作一蝕刻氣體，上 氣氣的流量為5SCCM，且上述氬氣為145SCCM，上述蝕 體的壓力保持在5mT〇rr，上述電漿源的高頻率功率X 、 1 300w，且供應到上述偏壓電極的高頻率功率為35〇w。上 述石夕基板的溫度保持在20 t，根據前述之情況，可以 對上述#層24具有250nm/min的蝕刻速率。如第2β中所 不，由鉑層及氣化鉑構成上述蝕刻副產物2 6，會如 般地沈積於上述遮罩2 5之側壁上。 然後，為了移除變成沒有必要的上述光阻遮罩25，上
582072 五、發明說明（7) 述石夕基板會運送到一反應艙（未附於圖中），其中上述光阻 遮罩25會藉由真空轉換搶（vacuum transportation chamber，未示於圖中）被灰化，於上述反應艙中，上述光 阻遮罩25被氧電漿給灰化及清除。於上述灰化製程中，上 述氣氣的流量為20 00SCCM，壓力為3Torr，上述矽基板21 的溫度為200 °C。於是儘管上述光阻遮罩25於3nm/m in的灰 化速率下被灰化，上述蝕刻副產物2 6不會被移除，且保留 在上述氧化矽層22之上，如第2C圖中示。 後來，上述留有上述蝕刻副產物2 6之上述矽基極板 21 ,會浸到一個由乙醯丙酮、氨水以及去離子水組成當作 一溶劑，混合溶液中，於前述製程中，上述混合溶液之溫 度為8 0 °C。於是，上述蝕刻副產物隨著乙醯丙酮，變成 Pt(hafc)2然後軟化，於此方法中，可以有效地移除上述 餘刻副產物2 6，如第2D圖中所示。 以下為解釋使用上述濕式製程移除上述蝕刻副產物“ 現象的敘述。 當氣化鉑或氣化銦浸到上述由乙醯丙酮及乙醯乙醯丙 酮之一者，與氨水以及去離子水組成之混合溶液中時，會 發生下到化學式子所述之化學反應。 、氣化鉑浸到上述由乙醯丙酮、去離子水以及氨水組 成之混合溶液中時，氣化鉑會根據下列化學式子軟化。 Ptcl2 + 2H(hfac) + 2NH3 = Pt(hafc)2 + 2NH4C1 此外’ s I rC I4浸到上述由乙醯丙酮、去離子水以及氨水 組成之混合溶液中時，氣化銦會根據下列化學式子軟化。 2157-4055-Pf.ptd 582072 五、發明說明（8)
IrCl4 + 3H(hfac) + 2NH3 = Ir(hafc)3 + 3NH4C1 + (1/2)C12 雖然’上述描述是以乙醢丙酮做解釋，亦可以用其乙醢乙 醢丙酮取代乙醯丙酮來做相似的反應。 如以上所提及，於上述光阻灰化後，由PtCl2 iIrCl4 構成’且留在上述基板上像籬笆之殘留物的上述蝕刻副產 物2 6，藉由浸到上述由乙醯丙酮及乙醯乙醯丙酮之一者， 與氨水組成之混合溶液，可以輕易地軟化。本發明可以使 用其他的卣素氣體（halo gen os)，例如溴氣及氟氣，來乾 式餘刻上述鉑層，由銦或氧化銦構成之上述蝕刻副產物可 以被相同方法移除。 雖然以上使用氣氣之乾式蝕刻製程作例子，本發明亦 可以實施使用溴氣、氣化氫、溴化氫（HBr)、SFe以及氟氣 之乾式蝕刻製程。 第二實施例 接著’將解釋本發明之第二實施例。於此第二實施例 中’因為於上述鉑層被灰化後，上述光阻變成沒有用之製 程’會與第一實施例中相同，一樣的解釋將被省略。 於此實施例中，為了移除由鉑及氣化鉑構成之蝕刻副 產物2 6 ’上述蝕刻副產物2 6會浸到一個由乙醯乙醯丙酮 (a c a c )、氣水以及去離子水組成當作一溶劑之混合溶液 中’於前述製程中，上述混合溶液之溫度為8〇 〇c。於是， 上述餘刻副產物隨著乙醯乙醯丙酮反應，變成具有高飽合 蒸氣壓力的？1:(&〇&〇)2然後軟化，使得留在上述基板上，
2157-4055-Pf.ptd 582072 五、發明說明（9) 如蘇琶狀之上述餘刻副產物2 6，可以有效地被移除。 第三實施例 接著’將解釋第三實施例，於此實施中，使用溴化氫 氣代替氣氣作為一蝕刻氣體。上述溴化氫的流量為 4 5SCCM ’且上述氬氣為155SCCM，上述蝕刻氣體的壓力保 持在5mTorr ’上述電漿源的高頻率功率ii〇〇w，且供應到 上述偏墨電極的高頻率功率為35 〇w。上述矽基板21的溫度 保持在2 0 °C ’根據前述之情況，可以得到對上述鉑層2 4具 有32 0nm/min的餘刻速率。
接著’為了移除變成沒有必要之上述光阻遮罩，透過 相同的製程以及與前述實施例相同之條件，灰化上述光阻 遮罩’以及留在上基板2 1上如一籬笆狀之上述蝕刻副產 物。接著，其上有蝕刻副產物26之上述基板21會浸到一個 由乙醯丙酮、氨水以及去離子水組成當作一溶劑之混合溶 液中，於此情況中，上述混合溶液之溫度為8 〇 °c。於是， 上述蝕刻副產物隨著乙醯丙酮反應，變成Pt(hf ac)2然後 軟化，使得留在上述基板上，如籬笆狀之上述蝕刻副產物 2 6，可以有效地被移除。 第四實施例 接著，將解釋第四實施例，因為於上述鉑層被灰化 後，上述光阻變成沒有用之製程，會與前述實施例相同， 一樣的解釋將被省略。為了移除由及溴化麵構成，且留 在上述基板21上如一籬笆狀之蝕刻副產物26，留有上述餘 刻副產物2 6之上述基板2 1會浸到一個由乙醢乙醢丙_
2157-4055-Pf.ptd 第13頁 582072 五、發明說明（ίο) (acac)、氨水以及去離子水組成當作一溶劑之混合溶液 中’於前述製程中，上述混合溶液之溫度為8 〇 。於是， 上述餘刻副產物隨著乙醯乙醯丙酮反應，變成具有高飽合 蒸氣壓力的Pt(acac)2然後軟化，使得留在上述基板上， 如籬琶狀之上述蝕刻副產物2 6，可以有效地被移除。 20nm/mi η的蝕刻速率0 接著’為了移除變成沒有必要之上述光阻遮罩，透過 相同的製程以及與前述實施例相同之條件，灰化上述光阻 遮罩’以及留在上基板2 1上如一籬笆狀之上述蝕刻副產 物。接著’其上有蝕刻副產物26之上述基板21會浸到一個 由乙酿丙_、氨水以及去離子水組成當作一溶劑之混合溶 液中’於此情況中，上述混合溶液之溫度為8 〇 〇c。於是， 上述蚀刻副產物隨著乙醯乙醯丙酮（acac)反應，變成具有 高飽和蒸氣壓力之Pt(acac)2然後軟化，使得上述蝕刻副 產物2 6，可以有效地被移除。 雖然’於上述麵層24被鹵素氣體灰化後，移除上述鉑 及鉑的鹵化物構成之蝕刻副產物，已經於前述中解釋過 了，亦可以使用前述乾式蝕刻銦或氧化銦的方法，移除上 述餘刻副產物。 如以上所提及，根據本發明之半導體裝置之製造方 法，因為沈積於上述電極側壁上之蝕刻副產物，可以於乾 式餘刻貴重金屬的方法下被軟化，可以被有效地移除形成 在電極側壁上之餘刻副產物，不會產生微粒擴散。於是半 導體裝置的良率可以提昇，然後上述半導體裝置的生產率
582072 五、發明說明（11) 也可以提高。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
2157-4055-Pf.ptd 第15頁

Claims (1)

  1. 582072 六、申請專利範圍 1· 一種半導體裝置之製造方沐 形成-具有既定圖=::罩於包= 步驟麵 化鋼⑽2)中之一者所構成之一電二表面擇上自•、銷及氧 述電；據上述先阻遮罩的㈣，使用蚀刻氣體乾式钱刻上 藉由灰化以移除上述光阻遮罩； 藉由軟化以移降卜；+、# 4 ^ , 兩側表面上之㈣副產;乾式㈣後，沈積於上述電極的 其中2上in::第1項所述之半導體裝置之製造方法， Id上述電極的步驟，包括提供由一或多種 Ξ氣乳、HC1、BR2、SF6以及F身混合之上述钱“種 其中3上ίΠί:第1項所述之半導體裝置之製造方法， 、提供I個2乙=移除上述姓刻副產物包括τ列步驟： 捉供 個由乙酿乙_点 水之混合溶液，當作—溶劑酿丙綱之-者與去離子 其中 項所述之半導體裝置之製造方法， 上述混合溶液包括氨水。 其中5.如申請專利第3項所述之半導體裝置之製造方法， 上述混合溶液的溫度為室溫8(rc
TW090113332A 2000-06-07 2001-06-01 Method for fabrication semiconductor device TW582072B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000169953A JP2001351898A (ja) 2000-06-07 2000-06-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW582072B true TW582072B (en) 2004-04-01

Family

ID=18672733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090113332A TW582072B (en) 2000-06-07 2001-06-01 Method for fabrication semiconductor device

Country Status (5)

Country Link
US (1) US20010055884A1 (zh)
EP (1) EP1164633A2 (zh)
JP (1) JP2001351898A (zh)
KR (1) KR20010112086A (zh)
TW (1) TW582072B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457479B1 (en) * 2001-09-26 2002-10-01 Sharp Laboratories Of America, Inc. Method of metal oxide thin film cleaning
JP4196371B2 (ja) * 2002-08-20 2008-12-17 キヤノンアネルバ株式会社 ハロゲンガスの製造方法、ハロゲンガスの製造装置及びハロゲンガスの回収・循環システム
JP6199250B2 (ja) * 2014-07-25 2017-09-20 東京エレクトロン株式会社 被処理体を処理する方法
CN113054068B (zh) * 2019-12-27 2022-04-05 山东浪潮华光光电子股份有限公司 一种砷化镓基发光二极管粗化后取管芯的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221070A (ja) * 1994-01-28 1995-08-18 Sony Corp ドライエッチング方法
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
JP3340586B2 (ja) * 1995-04-28 2002-11-05 ローム株式会社 エッチング方法
JP2000138202A (ja) * 1998-10-30 2000-05-16 Nec Corp 半導体装置の製造方法及び製造装置
JP4123620B2 (ja) * 1999-02-12 2008-07-23 ヤマハ株式会社 配線形成法

Also Published As

Publication number Publication date
JP2001351898A (ja) 2001-12-21
KR20010112086A (ko) 2001-12-20
US20010055884A1 (en) 2001-12-27
EP1164633A2 (en) 2001-12-19

Similar Documents

Publication Publication Date Title
TW506019B (en) A method of simultaneously etching a substrate and cleaning a chamber
TW512447B (en) Method for preventing corrosion of a dielectric material
TW540114B (en) Substrate cleaning apparatus and method
TWI230415B (en) Electrode for dry etching a semiconductor wafer
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
TW380285B (en) Methods for reducing plasma-induced charging damage
TW201248720A (en) Remotely-excited fluorine and water vapor etch
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
US20030077843A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
TWI774790B (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
JPH09266200A (ja) 半導体装置の製造方法
JP2003282844A (ja) ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング
JP3318801B2 (ja) ドライエッチング方法
CN101189709A (zh) 具有降低的蚀刻率微负载的钨硅化物蚀刻处理
TW200532790A (en) Chamber cleaning method
TW582072B (en) Method for fabrication semiconductor device
US20030047532A1 (en) Method of etching ferroelectric layers
JP4292502B2 (ja) ルテニウムシリサイド処理方法
KR101127778B1 (ko) 구리 표면의 표면 환원, 패시베이션, 부식 방지 및 활성화 시스템과 방법
KR100338808B1 (ko) 이리듐(Ｉｒ) 전극의 건식 식각방법
JP2006060203A (ja) ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス
JP2007109718A (ja) 半導体装置の製造方法
JP4228424B2 (ja) 半導体装置の製造方法
TW554389B (en) Method for plasma etching of Ir-Ta-O electrode and for post-etch cleaning
JP2000138202A (ja) 半導体装置の製造方法及び製造装置